专利名称：同步显示装置、同步显示方法及叠加拼接显示系统的制作方法
技术领域：
本发明涉及图像显示技术领域，特别涉及一种同步显示装置、同步显示方法、叠加 显示系统及拼接显示系统。
背景技术：
申请号为200810198074. 5、公开号为CN101383913A的专利申请公开了一种显示 叠加控制系统及其控制方法，该系统包括有叠加控制电路、帧同步控制电路、显示器以及至 少两个显示信号输出装置，各显示信号输出装置的显示输出端与叠加控制电路电气连接， 帧同步控制电路与各显示信号输出装置的控制信号输入端、叠加控制电路电气连接，叠加 控制电路与显示器电气连接，帧同步控制电路根据各显示信号输出装置的帧同步信号进行 动态调整(通过采用调整显示回扫时间参数进行调整)，使各显示信号输出装置的帧同步 信号保持动态的同步，叠加控制电路将各显示信号输出装置的视频信号叠加后输出。该申 请实现了一种多个显示信号与基准同步信号同步的方法，对于多个显示器拼接时，只要这 多个显示信号的各基准信号之间是同步的，那么，整个拼接显示系统的显示就会是同步的。但是，在该申请所公开的方案中，各显示卡的晶体振荡器是分别基于各自独立的 时钟信号来工作，而振荡器的基本指标都是与输出频率相关的，与理想频率相比，振荡器的 输出频率总是会存在一定的误差，以行业振荡器士 IOppm相当于百万分之十的频率误差计 算，一个小时的累计误差为3600秒*10/1000000 = 0. 036秒，而目前大部分的显示器的帧 频率为60Hz，周期为1/60秒，即0. 017秒，0. 036秒的误差已经远远大于0. 017秒的帧周期， 为了让系统运行连续一天8小时，而且帧同步累计误差小于帧周期0.017秒的10%以内，这 是相当困难的。因此需要经常采用申请号为200810198074. 5中所公开的方式进行同步修 正。但是，对于各种各样成熟的显示卡，尤其是对于GPU显示卡来说，对他们的参数进行修 改是极不容易的事情，大部分的厂家也不允许客户修改局部参数，只能通过整体的显示参 数的设置来完成，因此响应时间也不及时，而且输出会瞬间终端，倒是显示图像抖动或者瞬 间黑屏或者瞬间花屏。
发明内容
针对上述现有技术中存在的问题，本发明的目的在于提供一种同步显示装置、同 步显示方法、叠加显示系统以及拼接显示系统，其可以实现显示信号之间同步的准确性。为达到上述目的，本发明采用以下技术方案一种同步显示装置，包括至少两个显示信号输出装置、叠加控制电路、帧同步控制 电路，还包括时钟同步控制电路，各所述显示信号输出装置的显示信号输出端与所述叠加 控制电路的显示信号输入端电气连接，所述叠加控制电路的帧同步信号输出端与所述帧同 步控制电路的帧同步信号输入端电气连接，所述帧同步控制电路的信号输出端与所述时钟 同步控制电路的信号输入端电气连接，所述时钟同步控制电路的各时钟输出端分别与各显 示信号输出装置的时钟输入端电气连接，所述帧同步控制电路测量各显示信号输出装置的帧同步信号与基准帧同步信号的到达时间的时间差，根据所述时间差生成向时钟同步控制 电路发出调节指令，所述时钟同步控制电路根据所述调节指令调整各显示信号输出装置相 应的时钟输出通道的时钟频率，所述基准帧同步信号为预定显示信号输出装置的帧同步信号。一种叠加显示系统，，包括如上所述的同步显示装置、以及与叠加控制电路的显示 输出端电气连接的显示装置，所述叠加控制电路将各所述显示信号叠加后传输至所述显示 装置进行显示。一种拼接显示系统，包括如上所述的同步显示装置、以及与叠加控制电路的显示 输出端电气连接的拼接墙，各所述显示信号输出装置通过所述叠加控制电路与所述拼接墙 中的至少一个拼接单元对应连接。一种如上所述的同步显示装置的同步显示方法，包括步骤至少两个显示信号输出装置分别向叠加控制电路传输包含有帧同步 信号的显示 信号，叠加控制电路提取所述显示信号中的帧同步信号并将该些帧同步信号传输至帧同步 控制电路；所述帧同步控制电路测量各所述帧同步信号与基准帧同步信号的到达时间的时 间差，根据所述时间差生成并向时钟同步控制电路发出调节指令，所述基准帧同步信号为 预定显示信号输出装置的帧同步信号；所述时钟同步控制电路接收所述调节指令，根据所述调节指令对显示信号输出装 置相应的时钟输出通道的时钟频率进行调整。根据上述本发明方案，所有的显示信号输出装置是分别与同一个时钟同步控制电 路的各时钟输出通道来相连接，是通过同一个时钟同步控制电路的基准时钟信号产生多个 与基准时钟同频同相的时钟输出，使各显示卡的时钟信号同步，由于是采用同一个基准时 钟信号，不会产生时钟误差，也不会产生累计误差，从而提高了显示信号之间同步的准确 性。
图1是本发明的同步显示装置的实施例的结构示意图；图2是帧同步信号的示意图；图3是本发明的叠加显示系统的结构示意图。
具体实施例方式以下针对具体实施例对本发明方案进行详细阐述。如图1所示，是本发明的同步显示装置的一个具体实施例的结构示意图，本实施 例中的同步显示装置包括有两个以上的显示信号输出装置1、叠加控制电路2、以及同步控 制电路3，其中，在本实施例中，以显示信号输出装置1为PC处理器进行说明，同步控制电路 3包括帧同步控制电路5和时钟同步控制电路6，各显示信号输出装置1的显示信号输出端 均与叠加控制电路2的显示信号输入端电气连接，叠加控制电路2的帧同步信号输出端与 帧同步控制电路5的帧同步信号输入端电气连接，帧同步控制电路5的信号输出端与时钟 同步控制电路6的信号输入端电气连接，时钟同步控制电路6的各时钟输出端分别与各显示信号输出装置1的时钟输入端电气连接。具体工作时，显示信号输出装置1向叠加控制电路2传输包含有帧同步信号的显 示信号，叠加控制电路2将其中的帧同步信号传输至帧同步控制电路5，帧同步控制电路5 测量各显示信号输出装置1的帧同步信号与基准帧同步信号的到达时间的时间差，根据时 间差向时钟同步控制电路6发出调节指令，时钟同步控制电路6根据该调节指令对各显示 信号输出装置相应的时钟输出通道的时钟频率进行调整，其中，这里的基准帧同步信号为 预定显示信号输出装置的帧同步信号，该预定显示信号输出装置从各显示信号输出装置中 予以选择确定。根据上述本发明的同步显示装置，本发明还提供一种同步显示方法，本发明的同步显示方法具体包括以下步骤各显示信号传输装置1分别向叠加控制电路2传输包含有帧同步信号的显示信号；叠加控制电路2接收到该些显示信号后，将其中的帧同步信号传输至帧同步控制 电路5 ；帧同步控制电路5选择或者指定其中一个显示信号输出装置1为预定显示信号输 出装置，将该预定显示信号输出装置的帧同步信号作为基准帧同步信号，并测量该基准帧 同步信号以及其他各显示信号输出装置1的帧同步信号的到达时间，从而可以得到个显示 信号输出装置1的帧同步信号与基准帧同步信号的到达时间的时间差，帧同步控制电路5 根据该些时间差向时钟同步控制电路6发送调节指令；时钟同步控制电路6接收到该调节指令后，对相应的显示信号输出装置对应的时 钟输出通道进行调整，以使各显示信号输出装置1的输出帧同步信号的到达时间基本一 致，即各显示信号输出装置的帧同步信号与基准帧同步信号的时间差在预设范围之内。当 相应的显示信号输出装置的帧同步信号的到达时间慢于或者快于基准帧同步信号的到达 时间的程度超过预设范围时，时钟同步控制电路6加快或者减慢相应的时钟输出通道的时 钟频率，当相应的显示信号输出装置1的帧同步信号的到达时间与基准帧同步信号的到达 时间的时间差在预设范围内时，再将对应的时钟输出通道的时钟通道恢复至时钟频率初始 值。其中，在上述各显示信号输出装置向叠加控制电路传输显示信号之前，还包括有 步骤将各显示信号输出装置的初始分辨率、初始刷新率、初始行回程时间、初始场回程 时间设置为一致。其中，由于在对时间差超出预设范围的相应的时钟输出通道的时钟频率进行调 整之后，若时间差达到了设定范围时，还需要将相应的时钟输出通道的时钟频率恢复至时 钟频率初始值，而每次需要调整或者恢复的时钟输出通道通常不会包括全部的时钟输出通 道，因此，在具体进行处理时，可以有不同的处理方式。在其中一种处理方式中，帧同步控制电路5测量并得到各显示信号输出装置的帧 同步信号与基准帧同步信号的到达时间的时间差后，向时钟同步控制电路6发送调节指 令，在该调节指令中针对到达时间慢于基准帧同步信号的程度超过预设范围的显示信号输出装置对应的时钟输出通道，设定为加快其时钟频率，在调节指令中包含有将该时钟频率调整为预设高频率值的信息；针对到达时间快于基准帧同步信号的程度超过预设范围的显示信号输出装置对 应的时钟输出通道，设定为减慢其时钟频率，在调节指令中包含有将该时钟频率调整为预 设低频率值的信息；对于时间差在预设范围内的显示信号输出装置对应的时钟输出通道，则默认为不 需要调整，无需在调节指令中包含有关于该些时钟输出通道的信息，同时，在帧同步控制电 路中保存需要进行调节的显示信号输出装置的信息、或者无需调节的显示信号输出装置的 信息、或者是保存经过该次调节指令调节后的各显示信号输出装置对应的时钟输出通道的 状态信息；从而，在进行下一次的测量并得到各时间差之后，针对时间差在预设范围内的显 示信号输出装置，判断该显示信号输出装置的时钟频率是否进行过调整或者该显示信号输 出装置对应的时钟输出通道的当前状态是否与初始状态相同，若进行过调整或者与初始状 态不相同，则在调节指令中包含对该些显示信号输出装置的时钟输出通道的时钟频率恢复 至时钟频率初始值的信息，若未进行过调整或者与初始状态相同，则无需在调节指令中包 含有关于该些时钟输出通道的信息。在另外一种处理方式中，帧同步控制电路5测量并得到各显示信号输出装置的帧 同步信号与基准帧同步信号的到达时间的时间差后，向时钟同步控制电路6发送调节指 令，在该调节指令中针对时间差在预设范围内的显示信号输出装置对应的时钟输出通道，设定为将其 时钟频率调整为时钟频率初始值，在调节指令中包含有将该时钟频率调整为时钟频率初始 值的信息；针对到达时间慢于基准帧同步信号的程度超过预设范围的显示信号输出装置对 应的时钟输出通道，设定为加快其时钟频率，在调节指令中包含有将该时钟频率调整为预 设高频率值的信息；针对到达时间快于基准帧同步信号的程度超过预设范围的显示信号输出装置对 应的时钟输出通道，设定为减慢其时钟频率，在调节指令中包含有将该时钟频率调整为预 设低频率值的信息。根据实际需要，也可以采用其他的实现方式，只要能够对时间差超出预设范围的 时钟输出通道的时钟频率进行调整，并在时间差在预设范围之后，能够将该时钟输出通道 的时钟频率恢复至时钟频率初始值即可。针对上述本发明的同步显示方法，以下就以具体实现方式进行举例说明设定有三个显示信号输出装置，且这三个显示信号输出装置为3台PC处理器(分 别为PC101、PC102、PC103)，每台PC处理器输出一个显示通道，并假设已选定将PClOl输出 的帧同步信号作为基准帧同步信号，PC102、PC103需要与PClOl进行帧同步。假设3台PC处理器的显示输出都是2048*1536*60Hz，帧频率为60Hz (帧扫描周期 Tv为16. 667ms)，显示扫描线数为1536线，帧回程扫描线数为164线，即显示一帧需要扫描 1700线。线扫描周期Th为16. 667/1700 = 9. 8us (微秒)，行扫描线频率为1000000/9. 8 = 102.4KHZ。为此，可以设定监测时钟T。为1微秒，上述帧频率和扫描线频率等参数可以通过帧同步控制电路监测计算得到。开始工作时，帧同步控制电路5不断监测3个帧同步信号输入端的情况，当监测到 3个帧同步信号输入端都有符合规格的帧同步信号时，首先监测PC101的基准帧同步信号， 记录基准帧同步信号的到达时间T101，然后，监测PC102、PC103的帧同步信号的到达时间， 分别记录为T102、T103，实际上，3台PC处理器的帧同步信号的到达时间可以同时监测，不 需要分先后监测。由于线扫描周期为Th，设定预设范围为Th/2。在收到3个帧同步信号的 到达时间后，就可以进行比较当|T102_T101| < Th/2时，不需要对PC102的帧同步进行调整，即无需对PC102对 应的时钟输入通道的时钟频率进行调整；
当|T103_T101| < Th/2时，不需要对PC103的帧同步进行调整，即无需对PC103对 应的时钟输入通道的时钟频率进行调整；当T102-T101彡Th/2时，说明PC102的帧同步信号比PC101的帧同步信号来的慢， 需要对PC102的帧同步进行加快调整，通过加快PC102对应的时钟输入通道的时钟频率，可 以加快PC102的帧同步输出，具体实现时可将其时钟频率调整为预设高频率值；当T103-T101彡Th/2时，说明PC103的帧同步信号比PC101的帧同步信号来的慢， 需要对PC103的帧同步进行加快调整，调节方法可同上；当T102-T101彡_Th/2时，说明PC102的帧同步信号比PC101的帧同步信号来的 快，需要对PC102的帧同步进行减慢调整，通过减慢PC102对应的时钟输入通道的时钟频 率，可以减慢PC102的帧同步输出，具体实现时可将其时钟频率调整为预设低频率值；当T103-T101彡_Th/2，说明PC103的帧同步信号比PC101的帧同步信号来的快， 需要对PC103的帧同步进行减慢调整，调节方法同上。在帧同步调整完成之后，还需要不断监测比较帧同步信号的到达时间的偏差情 况，如果时间差在预设范围之内，则将相应的时钟频率恢复至初始的基准时钟频率，如果时 间差在预设范围之外，则还需要进行调整，一直维系3个PC处理器所输出的帧同步信号大 致同步。对显示信号输出装置的时钟输入通道的时钟频率加快以及减慢的方法可通过下 述方式来实现以显示信号输出装置为PC处理器为例，PC处理器的标准时钟输入通常为27MHz， 因此，在时钟同步控制电路6中采用27MHz作为默认的时钟输入源，即作为基准时钟频率， 同时可备份有25MHz及28MHz的时钟输入源，这里的25MHz称之为预设低频率值，28MHz称 之为预设高频率值，27MHz的时钟输入到时钟同步控制电路6，通过时钟同步控制电路6的 内部扇出电路，输出多个同频同相的27MHz的时钟通道，这多个同频同相的27MHz的时钟通 道用于各显示信号输出装置的默认时钟源。通过时钟同步控制电路6内部的时钟倍频电 路，可以将27MHz倍频到108MHz时钟，该108MHz作为时钟控制电路6内部的参考工作时钟， 在需要对相应的时钟通道的时钟频率做减慢处理时，可以以108MHz时钟为参考，在108MHz 时钟的上升沿或者下降沿将原来的27MHz时钟输出切换至25MHz输出，当相应的显示信号 输出装置的帧同步信号与基准帧同步信号的到达时间之间的差距小于Th/2时，时钟同步控 制电路6将相应的时钟输出通道切换为27MHz的时钟输出，采用时钟同步控制电路6内部 的多路开关电路可以完成时钟切换的功能。
同理，在需要对相应的时钟通道的时钟频率做加快处理时，可以在108MHz时钟的 上升沿或者下降沿将原来的27MHz输出切换为28MHz。上述采用的备份时钟为25MHz及28MHz，接近显示信号输出装置的标准工作时钟 27MHz，保障了显示信号输出装置在时钟输入通道的时钟频率切换之后仍然能够正常工作， 25MHz与28MHz为稳定可靠的时钟输入源，保障了显示信号输出装置时钟频率调整过程中 的稳定可靠工作。对时钟频率进行调整的方法不局限于上述一种，也可以是对27MHz时钟倍频后的 216MHz或者其他的频率，然后对216MHz进行9分频得到24MHz，最为预设低频率值，7分频 可得到30MHz，最为预设高频率值，具体的时钟切换方式可与上述相同，在此不予赘述。根据上述本发明的同步显示装置和同步显示方法，本发明还提供一种叠加显示系 统、拼接显示系统。图3中示出了本发明的叠加显示系统的结构示意图，在本发明的叠加显示系统 中，包括有如上所述的同步显示装置，还包括有与叠加控制电路2的显示输出端电气连接 的显示装置4，包含有帧同步信号的显示信号传输至叠加控制电路2后，叠加控制电路2将 各显示信号叠加后传输至显示装置4进行显示。其中，这里的显示装置可以是一个或者多 个。在本发明的拼接显示系统中，包括有如上所述的同步显示装置，还包括与叠加控 制电路2的显示输出端电气连接的拼接墙，各显示信号输出装置1通过叠加控制电路2与 拼接墙中的至少一个拼接单元对应连接，包含有帧同步信号的显示信号传输至叠加控制电 路2后，叠加控制电路2将各显示信号传输至对应的拼接单元进行显示。叠加显示系统、拼接显示系统中的具体同步显示方式如上述同步显示方法中所 述，在此不予赘述。以上所述的本发明实施方式，并不构成对本发明保护范围的限定。任何在本发明 的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明的权利要求保护范 围之内。
权利要求
一种同步显示装置，包括至少两个显示信号输出装置、叠加控制电路、帧同步控制电路，其特征在于，还包括时钟同步控制电路，各所述显示信号输出装置的显示信号输出端与所述叠加控制电路的显示信号输入端电气连接，所述叠加控制电路的帧同步信号输出端与所述帧同步控制电路的帧同步信号输入端电气连接，所述帧同步控制电路的信号输出端与所述时钟同步控制电路的信号输入端电气连接，所述时钟同步控制电路的各时钟输出端分别与各显示信号输出装置的时钟输入端电气连接，所述帧同步控制电路测量各显示信号输出装置的帧同步信号与基准帧同步信号的到达时间的时间差，根据所述时间差生成向时钟同步控制电路发出调节指令，所述时钟同步控制电路根据所述调节指令调整各显示信号输出装置相应的时钟输出通道的时钟频率，所述基准帧同步信号为预定显示信号输出装置的帧同步信号。
2.根据权利要求1所述的同步显示装置，其特征在于，所述时钟同步控制电路包括多 路开关电路和时钟倍频电路。
3.根据权利要求1或2所述的同步显示装置，其特征在于，所述显示信号输出装置包括 PC处理器。
4.一种叠加显示系统，其特征在于，包括如上权利要求1至3任意一项所述的同步显示 装置、以及与所述叠加控制电路的显示输出端电气连接的显示装置，所述叠加控制电路将 各所述显示信号叠加后传输至所述显示装置进行显示。
5.一种拼接显示系统，其特征在于，包括如上权利要求1至3任意一项所述的同步显示 装置、以及与所述叠加控制电路的显示输出端电气连接的拼接墙，各所述显示信号输出装 置通过所述叠加控制电路与所述拼接墙中的至少一个拼接单元相对应。
6.一种同步显示方法，其特征在于，包括步骤至少两个显示信号输出装置分别向叠加控制电路传输包含有帧同步信号的显示信号， 叠加控制电路提取所述显示信号中的帧同步信号并将该些帧同步信号传输至帧同步控制 电路；所述帧同步控制电路测量各所述帧同步信号与基准帧同步信号的到达时间的时间差， 根据所述时间差生成并向时钟同步控制电路发出调节指令，所述基准帧同步信号为预定显 示信号输出装置的帧同步信号；所述时钟同步控制电路接收所述调节指令，根据所述调节指令对显示信号输出装置相 应的时钟输出通道的时钟频率进行调整。
7.根据权利要求6所述的同步显示方法，其特征在于，所述调节指令的生成方式包括当T-T0≤Th/2时，在所述调节指令中包含有将该显示信号输出装置对应的时钟输出通 道的时钟频率值调整为预设低频率值的信息；当T-T0≥Th/2时，在所述调节指令中包含有将该显示信号输出装置对应的时钟输出通道的时钟频率值调整为预设高频率值的信息；其中，T表示显示信号输出装置的帧同步信号的到达时间，T0表示基准帧同步信号的到 达时间，Th/2表示预设范围，Th表示线扫描周期。
8.根据权利要求7所述的同步显示方法，其特征在于当<formula>formula see original document page 3</formula>时，在所述调节指令中包含有将该显示信号输出装置对应的时钟输出通道的时钟频率值调整为时钟频率初始值的信息。
9.根据权利要求7所述的同步显示方法，其特征在于，所述帧同步控制电路保存各显 示信号输出装置对应的时钟输出通道的状态信息，所述调节指令的生成方式还包括；当<formula>formula see original document page 3</formula>时，判断该显示信号输出装置对应的时钟输出通道的当前状态是否与初始状态相同，若不相同，在所述调节指令中包含有将该显示信号输出装置对应的时钟输出 通道的时钟频率值调整为时钟频率初始值的信息。
10.根据权利要求7或8或9所述的同步显示方法，其特征在于，所述时钟频率初始值 为27MHz，所述预设低频率值为25MHz或者24MHz，所述预设高频率值为29MHz或者30MHz。
全文摘要
同步显示装置、同步显示方法及叠加拼接显示系统，各显示信号输出装置的帧同步信号通过叠加控制电路传输至帧同步控制电路，帧同步控制电路测量各帧同步信号与基准帧同步信号的到达时间的时间差，根据时间差生成并向时钟同步控制电路发出调节指令，时钟同步控制电路根据调节指令调整相应显示信号输出装置对应的时钟输出通道的时钟频率。本发明是各显示信号输出装置分别与同一个时钟同步控制电路的各时钟输出通道相连接，是通过同一个时钟同步控制电路的基准时钟信号产生多个与基准时钟同频同相的时钟输出，使各显示卡的时钟信号同步，由于是采用同一个基准时钟信号，不会产生时钟误差，也不会产生累计误差，提高了显示信号之间同步的准确性。
文档编号G09G5/00GK101815177SQ20101012467
公开日2010年8月25日 申请日期2010年3月11日 优先权日2010年3月11日
发明者卢如西, 郑金发 申请人:广东威创视讯科技股份有限公司