电平转换电路、信号驱动电路、显示装置和电子装置的制作方法

专利名称：电平转换电路、信号驱动电路、显示装置和电子装置的制作方法
技术领域：
本发明涉及输出比输入信号的振幅大的信号的电平转换电路以及具有该电平转 换电路的信号驱动电路、显示装置和电子装置。
背景技术：
近年来，通常将能够形成N沟道金属氧化物半导体(下文中可简称为“M0S”)晶体 管和P沟道MOS晶体管的互补金属氧化物半导体工艺用于制造集成电路的工艺。使用CMOS 工艺制造的MOS电路允许N沟道MOS晶体管和P沟道MOS晶体管互补地操作。由于直通电 流不在电源和地之间流动，所以这种CMOS电路能够实现低功耗。存在一些仅能够形成N沟道MOS晶体管或P沟道MOS晶体管的工艺。例如，在许 多情况下，诸如氧化物半导体工艺、微硅(μ-Si)工艺和非晶硅(A-Si)工艺之类的工艺仅 能够形成N沟道MOS晶体管，而诸如有机薄膜晶体管(TFT)工艺之类的工艺仅能够形成P 沟道MOS晶体管。并且，诸如单晶硅工艺和低温多晶硅工艺之类的工艺通常能够形成N沟 道MOS晶体管和P沟道MOS晶体管，但为了降低与费用相关的步骤数目有时可能采用这些 工艺仅形成N沟道MOS晶体管或P沟道MOS晶体管。因此，如在例如日本未审查专利申请 公开公报2005-149624 (JP2005-149624A)中所披露，在这些情况下，通过单沟道的MOS晶体 管构成(即，通过相同传导类型的MOS晶体管构成)电路。例如，JP2005-149624A提出了使用单沟道的MOS晶体管的转换电阻电路。所披露 的电路以互补的方式操作在电源和地之间串联的两个单沟道的MOS晶体管，以防止直通电 流流动，由此实现了功耗的降低。—般而言，鉴于稳定操作，期望在诸如信号处理电路之类的电路中应用具有恰当 或良好形状的波形的输入信号。例如，输入具有稳定的高电平电压和稳定的低电平电压的 波形能使电路呈现期望的功能而不会导致故障或错误。因而，当系统配置有多级电路时，期 望前级中的电路输出恰当或良好形状的波形。当通过单沟道的MOS晶体管构成电路时，电路内部的节点可能成为易受噪声影响 的浮动状态。因而，例如，电路外部的信号可能通过寄生电容等传播到浮动节点，可导致该 节点的波形(内部波形)失真。因此，可能在电路中出现故障。即使在电路本身中不出现 故障，该电路的输出波形可能失真。因此，在从导致故障或输出失真波形的电路接收信号的 后级电路中，电路的操作可能变得不稳定，例如由于恶化的输入波形而导致故障或错误。

发明内容
因此，期望提供能够在实现恰当或良好形状的内部波形、恰当或良好形状的输出 波形或两者的同时实现低功耗的电平转换电路、信号驱动电路、显示装置和电子装置。根据实施例的电平转换电路包括第一输出晶体管，其被驱动至导通以输出源自 第一电源电压的电压；第二输出晶体管，其被驱动至导通以输出源自第二电源电压的电压； 第一输入晶体管，其具有输出端，基于第一输入脉冲信号将所述第一输入晶体管驱动至导 通以输出第一电压，所述第一电压是使所述第一输出晶体管导通的驱动电压的基础；第二 输入晶体管，其具有输出端，基于所述第一输入脉冲信号将所述第二输入晶体管驱动至导 通以输出第二电压，所述第二电压是使所述第二输出晶体管截止的驱动电压的基础；第三 输入晶体管，其具有连接至所述第一输入晶体管的所述输出端的输出端，基于第二输入脉 冲信号将所述第三输入晶体管驱动至导通以输出第三电压，所述第三电压是使所述第一输 出晶体管截止的驱动电压的基础；第四输入晶体管，其具有连接至所述第二输入晶体管的 所述输出端的输出端，基于所述第二输入脉冲信号将所述第四输入晶体管驱动至导通以输 出第四电压，所述第四电压是使所述第二输出晶体管导通的驱动电压的基础；第一自举电 路，其放大所述第一电压的振幅，将所放大的第一电压提供到所述第一输出晶体管；及第一 电压补偿电路，其基于第三输入脉冲信号使电压变化，所述电压变化的方向与所述第一电 压中由于所述第一输入晶体管中的寄生电容在所述第一输入脉冲信号的结束时刻所引起 的电压波动的方向相反。根据实施例的电平转换电路包括第一晶体管，其具有连接至第一信号供应器的 栅极，所述第一信号供应器提供源自第一输入信号的信号；第二晶体管，其具有被提供有第 二输入信号的栅极、连接至所述第一晶体管的源极的漏极和连接至第一电源的源极；第三 晶体管，其具有连接至第二信号供应器的栅极，所述第二信号供应器提供源自所述第二输 入信号的信号；第四晶体管，其具有被提供有所述第一输入信号的栅极、连接至所述第三晶 体管的源极的漏极和连接至所述第一电源的源极；第五晶体管，其具有连接至第二电源的 漏极和连接至第三信号提供器的栅极，所述第三信号提供器提供源自所述第三晶体管的所 述源极所输出信号的信号；第六晶体管，其具有连接至所述第一晶体管的所述源极的栅极、 连接至所述第五晶体管的源极的漏极和连接至所述第一电源的源极；第一电容元件，其具 有被提供有与所述第二输入信号同步的第三输入信号的第一端和连接至所述第三晶体管 的所述源极的第二端；第二电容元件，其在所述第三晶体管的所述源极和所述第一电源之 间；及第三电容元件，其在所述第五晶体管的所述栅极和所述源极之间。所述第五晶体管的 所述源极输出等于或大于所述第一输入信号至所述第三输入信号的振幅的信号。根据实施例的电平转换电路包括第一输入电路，其被提供有第一输入信号和第 二输入信号；第二输入电路，其被提供有所述第一输入信号和所述第二输入信号；第一电 容元件，其具有被提供有与所述第一输入信号同步的第三信号的第一端和连接至所述第二 输入电路的输出端的第二端；第二电容元件，其在所述第二输入电路的所述输出端和电源 之间；及输出电路，其基于所述第一输入电路的输出电压和所述第二输入电路的输出电压 产生振幅大于所述第一输入信号至所述第三输入信号的输出信号。通过所述第三输入信号 与所述第一电容元件和所述第二电容元件的组合补偿在所述第二输入电路的输出中由所 述第二输入信号所导致的振幅波动。如在此所使用的，词语“补偿”是指在与所述第二输入信号所导致的振幅波动的方向相反的方向上应用振幅变化。在这里，相反方向上的所述振幅 变化的量不必与由所述第二输入信号所导致的所述振幅波动的量相同。相反方向上的所述振 幅变化的所述量可等于、小于或大于由所述第二输入信号所导致的所述振幅波动的所述量。根据实施例的信号驱动电路包括移位寄存器电路，其基于提供的控制信号产生 脉冲信号，以向多个信号线以时分(time-divisional)方式依次输出所产生的脉冲信号； 及电平转换电路，其基于一个或多个所述脉冲信号产生驱动信号，以向多个驱动信号线中 的一个驱动信号线输出所产生的驱动信号，所述驱动信号的电压振幅等于或大于为所述驱 动信号的基础的所述脉冲信号的电压振幅。所述电平转换电路包括第一输出晶体管，其被 驱动至导通以输出源自第一电源电压的电压；第二输出晶体管，其被驱动至导通以输出源 自第二电源电压的电压；第一输入晶体管，其具有输出端，基于第一输入脉冲信号将所述第 一输入晶体管驱动至导通以输出第一电压，所述第一电压是使所述第一输出晶体管导通的 驱动电压的基础；第二输入晶体管，其具有输出端，基于所述第一输入脉冲信号将所述第二 输入晶体管驱动至导通以输出第二电压，所述第二电压是使所述第二输出晶体管截止的驱 动电压的基础；第三输入晶体管，其具有连接至所述第一输入晶体管的所述输出端的输出 端，基于第二输入脉冲信号将所述第三输入晶体管驱动至导通以输出第三电压，所述第三 电压是使所述第一输出晶体管截止的驱动电压的基础；第四输入晶体管，其具有连接至所 述第二输入晶体管的所述输出端的输出端，基于所述第二输入脉冲信号将所述第四输入晶 体管驱动至导通以输出第四电压，所述第四电压是使所述第二输出晶体管导通的驱动电压 的基础；第一自举电路，其放大所述第一电压的振幅，将所放大的第一电压提供到所述第一 输出晶体管；及第一电压补偿电路，其基于第三输入脉冲信号使电压变化，所述电压变化的 方向与所述第一电压中由于所述第一输入晶体管中的寄生电容在所述第一输入脉冲信号 的结束时刻所引起的电压波动的方向相反。根据实施例的显示装置包括显示部件；及具有电平转换电路的显示控制部件， 所述电平转换电路输出大于所提供的一个或多个信号的振幅的控制信号，所述显示控制部 件基于所述控制信号驱动所述显示部件。所述电平转换电路包括第一输出晶体管，其被驱 动至导通以输出源自第一电源电压的电压；第二输出晶体管，其被驱动至导通以输出源自 第二电源电压的电压；第一输入晶体管，其具有输出端，基于第一输入脉冲信号将所述第一 输入晶体管驱动至导通以输出第一电压，所述第一电压是使所述第一输出晶体管导通的驱 动电压的基础；第二输入晶体管，其具有输出端，基于所述第一输入脉冲信号将所述第二输 入晶体管驱动至导通以输出第二电压，所述第二电压是使所述第二输出晶体管截止的驱动 电压的基础；第三输入晶体管，其具有连接至所述第一输入晶体管的所述输出端的输出端， 基于第二输入脉冲信号将所述第三输入晶体管驱动至导通以输出第三电压，所述第三电压 是使所述第一输出晶体管截止的驱动电压的基础；第四输入晶体管，其具有连接至所述第 二输入晶体管的所述输出端的输出端，基于所述第二输入脉冲信号将所述第四输入晶体管 驱动至导通以输出第四电压，所述第四电压是使所述第二输出晶体管导通的驱动电压的基 础；第一自举电路，其放大所述第一电压的振幅，将所放大的第一电压提供到所述第一输出 晶体管；及第一电压补偿电路，其基于第三输入脉冲信号使电压变化，所述电压变化的方向 与所述第一电压中由于所述第一输入晶体管中的寄生电容在所述第一输入脉冲信号的结 束时刻所引起的电压波动的方向相反。
根据实施例的电子装置包括显示部件；处理部件，其执行预定处理；及显示控制 部件，其具有电平转换电路，所述电平转换电路输出大于所述处理部件所提供的一个或多 个信号的振幅的控制信号，所述显示控制部件基于所述控制信号驱动所述显示部件。所述 电平转换电路包括第一输出晶体管，其被驱动至导通以输出源自第一电源电压的电压； 第二输出晶体管，其被驱动至导通以输出源自第二电源电压的电压；第一输入晶体管，其具 有输出端，基于第一输入脉冲信号将所述第一输入晶体管驱动至导通以输出第一电压，所 述第一电压是使所述第一输出晶体管导通的驱动电压的基础；第二输入晶体管，其具有输 出端，基于所述第一输入脉冲信号将所述第二输入晶体管驱动至导通以输出第二电压，所 述第二电压是使所述第二输出晶体管截止的驱动电压的基础；第三输入晶体管，其具有连 接至所述第一输入晶体管的所述输出端的输出端，基于第二输入脉冲信号将所述第三输入 晶体管驱动至导通以输出第三电压，所述第三电压是使所述第一输出晶体管截止的驱动电 压的基础；第四输入晶体管，其具有连接至所述第二输入晶体管的所述输出端的输出端，基 于所述第二输入脉冲信号将所述第四输入晶体管驱动至导通以输出第四电压，所述第四电 压是使所述第二输出晶体管导通的驱动电压的基础；第一自举电路，其放大所述第一电压 的振幅，将所放大的第一电压提供到所述第一输出晶体管；及第一电压补偿电路，其基于第 三输入脉冲信号使电压变化，所述电压变化的方向与所述第一电压中由于所述第一输入晶 体管中的寄生电容在所述第一输入脉冲信号的结束时刻所引起的电压波动的方向相反。如 在这里所使用的，词语“电子装置”是指任何期望提供恰当或良好形状的波形的装置。所述 电子装置可以是例如但不限制为电视装置、数码相机、包括台式个人计算机和便携式个人 计算机的计算机、包括手机的手持终端装置、摄像机及其它适当的装置。在根据上述实施例的所述电平转换电路、所述信号驱动电路、所述显示装置和所 述电子装置中，在所述第一输入脉冲信号开始的时刻通过所述电平转换电路的输出电压的 转变执行设定操作，在所述第二输入脉冲信号开始的时刻通过所述输出电压的另一转变执 行复位操作以将其返回。换句话说，基于所谓的SR(设定/复位)锁存功能进行操作。在 所述设定操作中，响应于所述第一输入脉冲信号的开始导通所述第一输入晶体管，并将所 述第一输入晶体管的所述输出电压设定为所述第一电压。通过所述第一自举电路放大所述 第一电压，从所述电平转换电路的输出输出与所述第一输入脉冲信号的电压相比具有经放 大电压的输出。此后，当所述第一输入脉冲信号结束时，所述第一输入晶体管截止，由此所 述第一输入晶体管的输出变成浮动状态。在这里，通过所述第一输入晶体管中的所述寄生 电容，将所述第一输入脉冲信号结束时的所述电压转变传输到所述第一输入晶体管的所述 输出，由此导致所述电压波动。此时，当提供所述第三输入脉冲信号时，通过所述第一电压 补偿电路将所述第三输入脉冲信号传输到所述第一输入晶体管的所述输出，由此在与所述 电压波动的所述方向相反的方向上形成所述电压变化。由此，补偿了由所述第一输入脉冲 信号的结束所导致的所述电压波动。所以，所述电平转换电路的所述输出也保持了所述输 出电压。较佳地，所述第一电压补偿电路包括第一电压补偿电容，其具有被提供有所述第 三输入脉冲信号的第一端及连接至所述第一输入晶体管的所述输出端和所述第三输入晶 体管的所述输出端的第二端；及第二电压补偿电容，其具有连接至所述第一输入晶体管的 所述输出端和所述第三晶体管的所述输出端的第一端及被提供有所述第二电源电压的第
10二端。较佳地，所述第一电压补偿电容和所述第二电压补偿电容中的每一电压补偿电容均 使用晶体管的栅极氧化膜电容构成。较佳地，所述第三输入脉冲信号的结束时刻与所述第一输入脉冲信号的所述结束 时刻相一致或在其之后。较佳地，通过反相所述第一输入脉冲信号或通过反相所述第一输 入脉冲信号并延迟所反相的第一输入脉冲信号的相位产生所述第三输入脉冲信号。较佳地，所述电平转换电路还包括第二电压补偿电路，所述第二电压补偿电路基 于第四输入脉冲信号使电压变化，所述电压变化的方向与所述第四电压中由于所述第四输 入晶体管中的寄生电容在所述第二输入脉冲信号的结束时刻所引起的电压波动的方向相 反。尤其是，所述第二电压补偿电路可应用到所述复位操作中。在所述复位操作中，响 应于所述第二输入脉冲信号的开始导通所述第四输入晶体管，所述第四输入晶体管的所述 输出电压设定成所述第四电压，响应于此，复位所述电平转换电路的所述输出电压。此后， 当所述第二输入脉信号结束时，所述第四输入晶体管截止，借此所述第二输入晶体管的输 出变成浮动状态。在这里，通过所述第四晶体管中的所述寄生电容将所述第二输入脉冲信 号的结束时的所述电压转变传输至所述第四输入晶体管的所述输出，由此导致电压波动。 此时，当提供所述第四输入脉冲信号时，通过所述第二电压补偿电路将所述第四输入脉冲 信号传输至所述第四输入晶体管的所述输出，由此产生与所述电压波动的所述方向相反的 所述电压变化。于是，补偿了所述第二输入脉冲信号的结束所导致的电压波动。因此，所述 电平转换电路的所述输出也保持了所述输出电压。较佳地，所述第一自举电路包括在所述第一输出晶体管的控制端和所述输出端之 间的第一自举电容。较佳地，所述第一自举电路还包括具有控制端的第一自举晶体管，所述 第三电源电压提供到所述第一自举晶体管的所述控制端，所述第一自举晶体管在导通状态 下向所述第一输出晶体管提供所述第一输入晶体管的输出电压或所述第三输入晶体管的 输出电压。根据上述实施例的所述电平转换电路，所述信号驱动电路、所述显示装置和所述 电子装置，提供所述第三输入脉冲信号，并设有所述第一电压补偿电路。因此，能够实现恰 当或良好形状的内部波形、恰当或良好形状的输出波形或两者的同时实现低功耗。能够理解，前面的总体说明和后面的详细说明均是示范性的，旨在对所保护的发 明进行说明。


所包含的附图是为更好地理解本发明，并构成说明书的一部分。附图与说明书一 起说明了本发明的实施例并用于解释本发明的原理。图1是示出根据本发明的第一实施例的电平转换器的结构示例的电路图。图2是示出图1中所示电平转换器的操作示例的时序波形图。图3是示出根据对比示例的电平转换器的结构示例的电路图。图4是示出图3中所示电平转换器的操作示例的时序波形图。图5是示出根据第一实施例的第三变形的电平转换器的结构示例的电路图。图6是示出根据第一实施例的第四变形的电平转换器的结构示例的电路图。
图7是示出根据第一实施例的第五变形的电平转换器的结构示例的电路图。图8是示出图7中所示电平转换器的操作示例的时序波形图。图9是示出根据第一实施例的第六变形的电平转换器的结构示例的电路图。图10是示出图9中所示电平转换器的操作示例的时序波形图。图11是示出N沟道MOS晶体管的静态特性的示例的特性图。图12是示出根据第一实施例的第七变形的电平转换器的结构示例的电路图。图13是示出图12中所示电平转换器的操作示例的时序波形图。图14是示出根据第二实施例的电平转换器的操作示例的时序波形图。图15示出图14中所示电平转换器的详细操作的时序波形图。图16示出图1中所示电平转换器的详细操作的时序波形图。图17示出图3中所示电平转换器的详细操作的时序波形图。图18是示出根据本发明的第三实施例的电平转换器的结构示例的电路图。图19是示出图18中所示电平转换器的操作示例的时序波形图。图20是示出根据第三实施例的变形的电平转换器的结构示例的电路图。图21是示出图20中所示电平转换器的操作示例的时序波形图。图22是示出根据本发明的第四实施例的电平转换器的结构示例的电路图。图23是示出图22中所示电平转换器的操作示例的时序波形图。图M是示出根据本发明的第五实施例的电平转换器的结构示例的电路图。图25是示出图M中所示电平转换器的操作示例的时序波形图。图沈是示出根据应用示例的显示装置的结构示例的框图。图27是示出图沈中所示像素的结构示例的电路图。图观是示出根据第一应用示例的扫描线驱动电路的结构示例的框图。图四是示出图观中所示的扫描线驱动电路的操作示例的时序波形图。图30是示出根据第二应用示例的扫描线驱动电路的结构示例的框图。图31是示出图30中所示的扫描线驱动电路的操作示例的时序波形图。图32是示出根据第三应用示例的扫描线驱动电路的结构示例的框图。图33是示出图32中所示的扫描线驱动电路的操作示例的时序波形图。图34是示出根据第四应用示例的扫描线驱动电路的结构示例的框图。图35是示出图34中所示的扫描线驱动电路的操作示例的时序波形图。图36是示出图34中所示的电平转换器的结构示例的电路图。图37是示出根据第五应用示例的扫描线驱动电路的结构示例的框图。图38是示出图37中所示的扫描线驱动电路的操作示例的时序波形图。图39是示出第一运用示例的外形的立体图。图40A是示出第二运用示例的外形的前视图，图40B是示出第二运用示例的外形 的后视图。图41是示出第三运用示例的外形的立体图。图42是示出第四运用示例的外形的立体图。图43A是第五运用示例的打开状态下的前视图，图4 是打开状态下的侧视图，图 43C是关闭状态下的前视图，图43D是左侧视图，图43E是右侧视图，图43F是俯视图，图43G是仰视图。
具体实施例方式此后，将参照附图详细说明本发明的一些实施例。以如下顺序给出说明。1.第一实施例2.第二实施例3.第三实施例4.第四实施例5.第五实施例6.应用示例(应用到显示装置)7.运用示例(应用到电子装置)1.第一实施例结构示例图1示出本发明的第一实施例的电平转换器的结构示例。作为由单沟道的MOS晶 体管构成的电路的一个实施例，第一实施例描述了电平转换器10，电平转换器10使用N沟 道MOS晶体管并基于所提供的信号输出大于该输入信号的振幅的信号。电平转换器10设 有MOS晶体管11至17和电容元件21至25。MOS晶体管11包括连接至输入端R的栅极、连接至电源PVDDl的漏极和连接至节 点A的源极。MOS晶体管11在栅极和源极之间具有未图示的寄生电容。MOS晶体管12包 括连接至输入端S的栅极、连接至节点A的漏极和连接至电源PVSS的源极。MOS晶体管13 包括连接至输入端S的栅极、连接至电源PVDDl的漏极和连接至节点B的源极。MOS晶体 管13在栅极和源极之间具有未图示的寄生电容。MOS晶体管14包括连接至输入端R的栅 极、连接至节点B的漏极和连接至电源PVSS的源极。MOS晶体管15包括漏极、源极和连接 至电源PVDDl的栅极，MOS晶体管15的漏极和源极中的一方连接至节点B而另一方连接至 节点C。MOS晶体管16包括连接至节点C的栅极、连接至电压为VDD2的电源PVDD2的漏极 和连接至输出端Out的源极，电压VDD2高于电源PVDDl的电压VDDl。MOS晶体管17包括 连接至节点A的栅极、连接至输出端Out的漏极和连接至电源PVSS的源极。MOS晶体管11 至17中每一晶体管均是由N沟道MOS晶体管构成。电容元件21在MOS晶体管16的栅极和源极之间。电容元件21构成自举部件B 1。自举部件B 1用于执行自举操作，下面将更详细说明。更具体地，电容元件21允许MOS 晶体管16的栅极(即，节点C)的电压高于电压VDD2，以便当电平转换器10的输出电压处 于高电平时允许将电源PVDD2的电压VDD2作为电压电平输出。电容元件22在输入端釙和节点B之间。电容元件23在节点B和电源PVSS之间。 电容元件22和23构成电压补偿部件B2。如下面将更加详细说明的，当节点B在浮动状态 时，电压补偿部件B2用作仅以与电容元件22和电容元件23的电容值之比相对应的振幅量 将从Sb端输入的反相设定信号VSb传输到节点B。该电容比设定成如下值，即在该值下，如 下面所说明的，反相设定信号VSb抵消由设定信号VS的下降所导致的出现在节点B中的电 压变化(电压波动)。电容元件M在输入端Rb和节点A之间。电容元件25在节点A和电源PVSS之间。
13电容元件M和25构成电压补偿部件B3。如下面将更加详细说明的，当节点A在浮动状态 时，电压补偿部件B3用作仅以与电容元件M和电容元件25的电容值之比相对应的振幅量 将从Rb端输入的反相复位信号VRb传输到节点A。该电容比设定成如下值，即在该值下，如 下面所说明的，反相复位信号VRb抵消由复位信号VR的下降所导致的出现在节点A中的电 压变化(电压波动)。输入端S被提供有设定信号VS，输入端R被提供有复位信号VR。输入端Sb被提供 有反相设定信号VSb，输入端Rb被提供有反相复位信号VRb。在该实施例中，这些信号的高 电平电压VIH与电源PVDDl的电压VDDl相同，这些信号的低电平电压VIL与电源电压PVSS 的电压VSS相同。电源PVDDl向电平转换器10中除输出部件(即，MOS晶体管16和17)之外的部 件提供功率，电源PVDD2向这些输出部件提供功率。电源PVDD2用于设定电平转换器10的 输出信号VOut的高电平电压，及驱动在后级中连接的电路。使用上述结构，电平转换器10基于输入信号操作，输出振幅(电压VDD2-电压 VSS)比输入信号的振幅(电压VDDl-电压VSQ大的信号。更具体地，如下所述，电平转 换器10操作以在从设定信号VS的上升到复位信号VR的上升的时间周期期间输出电压 VDD2 (即，高电平)，而除此之外则操作以输出电压VSS (即，低电平)。在这里，MOS晶体管16和MOS晶体管17分别对应于“第一输出晶体管”和“第二输 出晶体管”的说明性示例。MOS晶体管13和MOS晶体管12分别对应于“第一输入晶体管” 和“第二输入晶体管”的说明性示例。MOS晶体管14和MOS晶体管11分别对应于“第三输 入晶体管”和“第四输入晶体管”的说明性示例(这些示例是说明性的而非限制性的)。自举部件B 1对应于“第一自举电路”的说明性示例。MOS晶体管15和电容元件 21分别对应于“第一自举晶体管”和“第一自举电容”的说明性示例(这些示例是说明性的 而非限制性的)。电压补偿部件B2对应于“第一电压补偿电路”的说明性示例。电容元件22和电 容元件23分别对应于“第一电压补偿电容”和“第二电压补偿电容”的说明性示例。电压 补偿部件B3对应于“第二电压补偿电路”的说明性示例(这些示例是说明性的而非限制性 的)。电源PVDD2的电压VDD2对应于“第一电源电压”的说明性示例。电源PVSS的电 压VVSS对应于“第二电源电压”的说明性示例。电源PVDDl的电压VDDl对应于“第三电源 电压”的说明性示例(这些示例是说明性的而非限制性的)。设定信号VS和复位信号VR分别对应于“第一输入脉冲信号”和“第二输入脉冲信 号”的说明性示例。反相设定信号VSb和反相复位信号VRb分别对应于“第三输入脉冲信 号”和“第四输入脉冲信号”的说明性示例(这些示例是说明性的而非限制性的)。操作和效果操作概要首先，将说明根据第一实施例的电平转换器10的操作和效果。图2示出电平转换器10的操作的时序波形图，其中，(A)示出设定信号VS的波形， (B)示出复位信号VR的波形，(C)示出反相设定信号VSb的波形，(D)示出反相复位信号 VRb的波形，(E)示出节点A的电压VA的波形，(F)示出节点B的电压VB的波形，(G)示出节点C的电压VC的波形，(H)示出输出信号VOut的波形。首先，设定信号VS上升(图2的(A))以执行自举操作，节点C的电压VC(图2的 (G))上升或升高至比电压VDD2高的电位，输出信号VOut处于电压VDD2 (即，处于高电平) (图2的(H))。当设定信号VS下降时(图2的(A))，相应地节点C的电压VC出现电压变化 (电压波动)，但由于反相设定信号VSb的紧接着的上升而在反方向上出现电压变化，并由 此抵消这些电压变化(图2的(G))。由此，输出信号VOut保持在电压VDD2(图2的(H))。接着，复位信号VR的上升(图2的(B))使节点C的电压VC降至电压VSS(图2的 (G))，节点A的电压VA增加(图2的(E))，输出信号VOut处于电压VSS (即，低电平)(图2 的(H))。当复位信号VR下降时(图2的⑶)，相应地节点A的电压VA出现电压变化(电 压波动)，但由于反相复位信号VRb的紧接着的上升而在反方向上出现电压变化，并由此抵 消这些电压变化(图2的(E))。由此，输出信号VOut保持在电压VSS(图2的(H))。详细操作将参照图1和图2详细说明电平转换器10的操作。首先，当设定信号VS从电压VSS上升到电压VDDl时(图2的(A))，MOS晶体管 12导通，节点A的电压VA降低至电压VSS (图2的(E))。此时，MOS晶体管13导通，节点B 的电压VB上升至仅比电压VDDl低如下量的电压(VDDl-Vth (13))，该量对应于MOS晶体管 13的阈值电压Vth(13)(图2的(F))。由此，MOS晶体管17截止且MOS晶体管16导通，使 得输出信号VOut的电压上升。此时，电荷对电容元件21充电，电容元件21两端之间的电 压差变成大于MOS晶体管16的阈值电压Vth (16)。当输出信号VOut进一步上升时，由于电 容元件21两端之间的电压差保持(即，自举操作)，节点C的电压VC同时上升，则MOS晶体 管15截止。节点C的电压VC最终上升到电压VOboot，电压VOboot高于MOS晶体管16的 阈值电压Vth (16)和电压VDD2的电压和(VDD2+Vth(16))(图2的(G))。因此，输出信号 VOut上升到电压VDD2 (图2的(H))。由下面的表达式⑴表示上述自举操作中MOS晶体管16的自举增益(iboot Gboot= (Cg+C21)/(Cg+C21+CC) 表达式(1)其中，Cg是MOS晶体管16的栅极电容，C21是电容元件21的电容值，CC是节点C 上除Cg和C21之外的电容。自举操作随着自举增益(iboot变大则更加可靠地操作。为了 增加自举增益(iboot，优选地，栅极电容Cg和电容元件21的电容C21的和充分大于节点C 的电容CC。并且，在这个实施例中配置MOS晶体管15，MOS晶体管15在自举操作时截止。 因此，与未配置MOS晶体管15的情况相比，未连接电容元件23的电容C23、MOS晶体管13 的源极电容Cs、M0S晶体管14的漏极电容Cd和节点B的电容。因此，能够降低表达式(1) 中的电容CC，并由此增加自举增益(iboot。此后，当设定信号VS从电压VDDl降低至电压VSS (图2的(A))时，MOS晶体管12 截止，节点A转变成浮动状态，使得节点A的电压VA保持在之前的电压(S卩，电压VSQ (图 2的(E))。此时，MOS晶体管13也截止，节点B转变成浮动状态，使得节点B的电压VB也 试图保持之前的电压(即，VDDl-Vth (13))。然而，由于MOS晶体管13的栅极和源极之间的 寄生电容，节点B的电压VB随着设定信号VS的电压降低而稍微降低(图2的(F))。由此， 节点C的电压VC也稍微降低(图2的(G))，输出信号VOut的电压也开始稍微降低(图2 的(H))。
然而，紧接着，反相设定信号VSb从电压VSS上升到电压VDDl(图2的(C))。通过 电容元件22将电压的这种上升传输到节点B，因而节点B的电压VB稍微上升，以抵消节点 B的之前的电压降低的对应量(图2的(F))。由此，同样地抵消了节点C的电压VC的电压 降低的量(图2的(G))，输出信号VOut保持在电压VDD2(图2的(H))。然后，当复位信号VR从电压VSS上升至电压VDDl时(图2的⑶)，M0S晶体管14 导通以使节点B的电压VB降低至电压VSS(图2的(F))，M0S晶体管15导通以同样使节点 C的电压VC降低至电压VSS (图2的⑷))。此时，MOS晶体管11导通，节点A的电压VA上 升至仅比电压VDDl低如下量的电压(VDD I-Vth(Il))，该量对应于MOS晶体管11的阈值电 压Vth(Il)(图2的(E))。因此，MOS晶体管17导通，MOS晶体管16截止，由此使输出信号 VOut降低至电压VSS(图2的(H))。此后，当复位信号VR从电压VDDl降低至电压VSS时(图2的(B))，M0S晶体管14 截止，节点B和C均转变成浮动状态，使得节点B的电压VB和节点C的电压VC中每一个电 压均保持在之前的电压(即，电压VSS)(图2的(F)和(G))。此时，MOS晶体管11也截止， 节点A转变成浮动状态，使得节点A的电压VA也试图保持之前的电压(即，VDDl-Vth (11))。 然而，由于MOS晶体管11的栅极和源极之间的寄生电容，节点A的电压VA随着复位信号VR 的电压降低而稍微降低(图2的(E))。此时，在由于节点A的电压VA转变成小于MOS晶 体管17的阈值电压Vth(17)而MOS晶体管17不再足以保持导通状态的情况下，输出信号 VOut可能依赖于电平转换器10的输出端Out中的负载状态而稍微上升(图2的(H))。然而，紧接着，反相复位信号VRb从电压VSS上升到电压VDDl (图2的(D))。通 过电容元件M将电压的这种上升传输到节点A，因而节点A的电压VA稍微上升，以抵消节 点A的之前的电压降低的对应量(图2的(E))。由此，输出信号VOut保持在电压VSS(图 2 的(H))。因此，在电平转换器10中，通过紧接着输入的反相设定信号VSb的上升抵消了在 输入设定信号VS的下降中出现的节点B的电压VB、节点C的电压VC和输出信号VOut的电 压变化(图2的(F)至(H))。同样，通过紧接着输入的反相复位信号VRb的上升抵消了在 输入复位信号VR的下降中出现的节点A的电压VA和输出信号VOut的电压变化(图2的 (E)和(H))。通过反相设定信号VSb、反相复位信号VRb和电容元件22至25实现了上述抵消操 作。在下文中，将详细说明反相设定信号VSb和反相复位信号VRb的时序及电容元件22至 25的电容值。反相设定信号VSb和反相复位信号VRb的时序首先，将说明反相设定信号VSb和反相复位信号VRb的时序。参照图2，反相设定信号VSb的上升时刻设定成就在设定信号VS的降落之后。在 这里，由于当反相设定信号VSb上升时设定信号VS处于电压VSS，所以MOS晶体管13处于 截止状态，节点B处于浮动状态。因而，通过电容元件22将反相设定信号VSb的上升传输 至节点B，节点B的电压VB出现电压变化。因此，在节点B的电压VB中，由反相设定信号 VSb所导致的在反方向上的电压变化就在由设定信号VS的下降所导致的电压变化之后出 现，以抵消这些电压变化(图2的(F))。这能够最大程度地抑制电平转换器10的内部波形 和输出波形的恶化。
另外，在从设定信号VS的下降到反相设定信号VSb的上升的时间周期期间，在节 点B的电压VB、节点C的电压VC和输出信号VOut上出现电压变化(图2的(F)至(H))。 因此，优选地，反相设定信号VSb的上升与设定信号VS的下降是同时的或是就在其之后。例如，如果反相设定信号VSb的上升的时刻设定成就在设定信号VS的下降之前， 则当反相设定信号VSb上升时设定信号VS仍处于电压VDD。因此，MOS晶体管13处于导通 状态，节点B处于低阻抗状态。结果，即使当反相设定信号VSb上升时，在节点B的电压VB 上也几乎不出现该信号。因此，仅保持由设定信号VS的下降所导致的电压变化，由此使电 平转换器10的内部波形和输出波形恶化。对于反相复位信号VRb的上升的时序也是如此。也就是说，参照附图2，反相复位 信号VRb上升的时刻设定成就在复位信号VR下降之后。在这里，由于在反相复位信号VRb 上升时复位信号VR处于电压VSS，所以MOS晶体管11处于截止状态，节点A处于浮动状态。 因此，通过电容元件M将反相复位信号VRb的上升传输到节点A，在节点A的电压VA上出 现电压变化。结果，在节点A的电压VA中，由于反相复位信号VRb所导致的在反方向上的 电压变化就在由复位信号VR的下降所导致的电压变化之后出现，以抵消这些电压变化(图 2的(E))。这能够最大程度地抑制电平转换器10的内部波形和输出波形的恶化。另外，在从复位信号VR的下降到反相复位信号VRb上升的时间周期期间，在节点 A的电压VA和输出信号VOut上出现电压变化(图2的(E)和(H))。因此，优选地，反相复 位信号VRb的上升与复位信号VR的下降是同时的或是就在其之后。例如，如果反相复位信号VRb的上升的时刻设定成就在复位信号VR的下降之前， 则当反相复位信号VRb上升时复位信号VR仍处于电压VDD。因此，MOS晶体管11处于导通 状态，节点A处于低阻抗状态。结果，即使当反相复位信号VRb上升时，在节点A的电压VA 上也几乎不出现该信号。因此，仅保持由复位信号VR的下降所导致的电压变化。由此，使 电平转换器10的内部波形和输出波形恶化。由于上述原因，期望反相设定信号VSb的上升的时刻与设定信号VS的下降是同时 的或在其之后(即，同时发生或跟随其后)，优选地，反相设定信号VSb的上升的时刻就在 设定信号VS的下降之后。并且，期望反相复位信号VRb的上升的时刻与复位信号VR的下 降是同时的或在其之后(即，同时发生或跟随其后)，优选地，反相复位信号VRb的上升的 时刻就在设定信号VS的下降之后。为实现此目的，优选地，例如，使用反相器等将设定信号 VS反相，以产生反相设定信号VSb。类似地，优选地，例如，使用反相器等将复位信号VR反 相，以产生反相复位信号VRb。电容元件22至25的电容值下面说明电容元件22至25的电容值。如上文已说明，反相设定信号VSb的上升操作以抵消由于设定信号VS的下降所导 致的节点B的电压VB的变化。这意味着通过电容元件22出现在节点B上的由反相设定信 号VSb的上升所导致的电压变化的量期望设定成几乎等于由设定信号VS的下降所导致的 节点B的电压变化的量。对于设定由反相设定信号VSb的上升所导致的节点B的电压变化 量的方式，例如，可使用电容元件22和23的电容比。由下面的表达式(2)表示反相设定信号VSb对节点B的电压VB的传输量TS TS = C22/(C22+C23) 表达式 O)
其中，C22是电容元件22的电容值，C23是电容元件23的电容值。也就是说，由电 容元件22和23的电容比确定传输量TS。因此，执行下面的内容通过如下方式获得传输 量TS，S卩，使将反相设定信号VSb的振幅(S卩，电压VDDl-电压VSS)与传输量TS相乘而获 得的量与由设定信号VS所导致的节点B的电压变化量相等；及基于所获得的传输量TS和 表达式( 确定电容元件22和23的电容值。这些电容元件22和23的使用能够借助由反 相设定信号VSb的上升所导致的节点B的电压变化量抵消由设定信号VS的下降所导致的 节点B的电压变化量。注意，表达式O)中省略了诸如MOS晶体管上的寄生电容之类的寄生电容。也就 是说，为了精确地建立表达式O)，优选地，电容C22和C23应当充分大于这些寄生电容。或 者，也可适当考虑这些寄生电容来确定表达式O)中的电容C22和C23。对于电容元件M和25的电容值也是如此。也就是说，例如，对于设定由反相复位 信号VRb的上升所导致的节点A的电压变化量的方式，例如，可使用电容元件M和25的电 容比。由下面的表达式(3)表示反相复位信号VRb对节点A的电压VA的传输量TR TR = C24/ (C24+C25) 表达式(3)其中，CM是电容元件M的电容值，C25是电容元件25的电容值。也就是说，由电 容元件M和25的电容比确定传输量TR。因此，执行下面的内容通过如下方式获得传输 量TR，S卩，使将反相复位信号VRb的振幅(S卩，电压VDDl-电压VSS)与传输量TR相乘而获 得的量与由复位信号VR所导致的节点A的电压变化量相等；及基于所获得的传输量TR和 表达式C3)确定电容元件M和25的电容值。这些电容元件M和25的使用能够借助由反 相复位信号VRb的上升所导致的节点A的电压变化量抵消由复位信号VR的下降所导致的 节点A的电压变化量。注意，表达式(3)中省略了诸如MOS晶体管上的寄生电容之类的寄生电容。也就 是说，为了精确地建立表达式(3)，优选地，电容CM和C25应当充分大于这些寄生电容。或 者，也可适当考虑这些寄生电容来确定表达式(3)中的电容CM和C25。因此，电容元件22至25的电容值的适当设定能够抵消由设定信号VS的下降和复 位信号VR的下降所导致的内部波形的电压变化。而且，在电源PVDDl和电源PVSS之间及电源PVDD2和电源PVSS之间串联连接的 MOS晶体管以互补的方式工作。也就是说，在MOS晶体管11和12的组合、晶体管13和14 的组合以及晶体管16和17的组合的每一组合中，当MOS晶体管中的一方处于导通状态时 另一方处于截止状态，MOS晶体管中的两个MOS晶体管不同时转变成导通状态。因此，由于 不流动静态直通电流，所以能够实现低功耗。抗泄露现在，将说明对电容元件21中所充电电荷的抗泄露。通过在输出信号VOut处于高电平时将节点C的电压VC设定成高于电压VDD2与 MOS晶体管16的阈值电压Vth(16)的电压和(VDD2+Vth(16))，将对电容元件21中所充电 电荷的抗泄露增加相应的量。在下文中，将对其做出说明。图16示出输出信号VOut上升至高电平时电平转换器10的操作的时序波形图，其 中㈧示出节点C上的电压VC的波形，⑶示出输出信号VOut的波形。图16示出节点C的电压VC随时间推移而降低的情况下的操作，例如，节点C的电压VC的降低是基于如下假 定，即电容元件21中所充电电荷通过MOS晶体管15泄露。为了便于说明，在图16中重点
强调其泄露量。电平转换器10能够在输出信号VOut处于高电平时保持电压VDD2。也就是说，如 图16的(A)所示，尽管电压VC通过自举操作从电压VSS上升至高电平之后由于泄露而逐 渐降低，但节点C的电压VC总大于电压(VDD2+Vth(16))。因此，如图16的⑶所示，输出 信号VOut能够在整个超越周期内保持电压VDD2。这是因为当反相设定信号VSb上升时(图2的(C))节点C的电压VC也上升或抬 升(图2的(G))。也就是说，在电平转换器10中，节点C的电压VC设定成相对高的电平， 使得即使当泄露使电压VC降落时，电压VC降低至电压(VDD2+Vth(16))也需要较长的时 间。因此，改善了抗泄露。对于当输出信号VOut处于低电平时的情况也是如此。也就是说，在电平转换 器10中，如图2所示，在反相复位信号VRb的上升中，节点A的电压VA设定成高于电压 (VDDl+Vth(ID)0此时，在图1中，例如处于浮动状态的节点A中的电荷通过MOS晶体管12 泄露时，节点A的电压VA随时间推移而逐渐降低。然而，节点A的电压VA设定成相对高， 使得即使当泄露使电压VA降落时，电压VA降低至MOS晶体管17的阈值电压Vth (17)也需 要较长的时间。因此，改善了抗泄露。对比示例现在，将说明根据对比示例的电平转换器10R。对比示例与上述第一实施例的不 同在于不输入反相设定信号和反相复位信号。也就是说，在上述第一实施例中，使用反相 设定信号VSb抵消由设定信号VS所导致的节点B上的电压变化，使用反相复位信号VRb抵 消由复位信号VR所导致的节点A上的电压变化。然而，在这个对比示例中，不抵消这些电 压。注意，使用相同的附图标记来表示与上述第一实施例的电平转换器10中的元件相同或 等同的元件，不对其做详细的说明。图3示出根据对比示例的电平转换器IOR的结构示例。在根据上述第一实施例的 电平转换器10中，配置电容元件22至25，然而，在根据对比示例的电平转换器IOR中，不配 置或省略电容元件22至25。对比示例中的其它结构与图1中所示的上述第一实施例的结 构相类似。图4示出电平转换器IOR的操作的时序波形图，其中，(A)示出设定信号VS的波 形，(B)示出复位信号VR的波形，(C)示出节点A上的电压VA的波形，(D)示出节点B上的 电压VB的波形，(E)示出节点C上的电压VC的波形，(F)示出输出信号VOut的波形。在电平转换器IOR中，在设定信号VS上升且输出信号VOut上升至高电平之后设 定信号VS下降时，通过MOS晶体管13的栅极和源极之间的寄生电容将设定信号VS的下降 传输到节点B。因此，节点B的电压VB从之前的电压(VDD1-Vth(13))稍微降低，此后仍保 持该低电压(图4的⑶中的波形L2)。由此，在节点C的电压VC稍微降低之后，节点C的 电压VC也保持稍微降低后的电压(图4的(E)中的波形L2)，同样地，在输出信号VOut的 电压稍微降低之后，输出信号VOut的电压也随之保持稍微降低后的电压(图4的(F)中的 波形L2)。此后，在复位信号VR上升且输出信号VOut降低至低电平之后复位信号VR下降时(图4的(B))，通过MOS晶体管11的栅极和源极之间的寄生电容将复位信号VR的下降传 输到节点A。因此，节点A上的电压VA从之前的电压(VDDl-Vth(Il))稍微降低，此后仍保 持该低电压(图4的(C)中的波形L2)。由此，在由于节点A的电压VA转变成低于MOS晶 体管17的阈值电压Vth (17)而MOS晶体管17不再足以保持导通状态的情况下，输出信号 VOut依赖电平转换器IOR的输出端Out上的负载状态而稍微上升(图4的(F)中的波形 L2)。由于上述原因，在电平转换器IOR中，当所输入的设定信号VS下降时，在节点B的 电压VB、节点C的电压VC和输出信号VOut上出现电压变化，且随之保持这些状态。并且， 当所输入的复位信号VR下降时，在节点A的电压VA和输出信号VOut上出现电压变化，且 随之保持这些状态。在其每个波形L2中，在高电平电压和低电平电压之间出现变化，例如， 振幅在中间过程降低。因此，在其每个波形L2中，与基于理想操作的波形Ll相比，波形的 品质恶化。因而，在电平转换器IOR中，由于内部信号的波形的恶化而降低了噪声容限，可 能会导致故障或错误。并且，在电平转换器IOR中，输出信号的波形的恶化可能会在后级连 接的电路中导致故障或错误。相对比的是，在根据第一实施例的电平转换器10中，在所输入的设定信号VS下降 时发生的节点B的电压VB、节点C的电压VC和输出信号VOut上的电压变化通过紧接着输 入的反相设定信号VSb的上升来抵消。并且，在所输入的复位信号VR下降时发生的节点A 的电压VA和输出信号VOut上的电压变化通过紧接着输入的反相复位信号VRb的上升来抵 消。因而，电平转换器10能够使内部信号的波形具有恰当或良好形状的波形，以防止故障 或错误，实现稳定操作。并且，电平转换器10能够使输出信号的波形具有恰当或良好形状 的波形，以防止在后级连接的电路中的故障或错误。现在，将说明抗泄露。如上所述，电平转换器IOR并不具有通过反相设定信号VSb 改变节点C的电压VC的功能。因此，如下所述，电平转换器IOR的抗泄露性低。图17示出输出信号VOut上升至高电平时电平转换器IOR中的操作的时序波形 图，其中，㈧示出节点C的电压VC的波形，⑶示出输出信号VOut的波形。如图17的㈧所示，在节点C的电压VC通过自举操作从电压VSS上升至高 电平之后，由于泄露而逐渐降低。然后，在某个时候，节点C的电压VC降低至低于电压 (VDD2+Vth(16))。对于输出信号VOut，如图17的(B)所示其电压电平就从那时起相应地逐 渐降低，输出振幅逐渐降低。对于输出信号VOut处于低电平时的情况也是如此。也就是说，在电平转换器IOR 中，如图4所示，复位信号VR下降时，节点A的电压VA稍微降低，此后保持该稍微下降的电 压(图4的(C))。此时，在图3中，当处于浮动状态的节点A中的电荷例如通过MOS晶体 管12泄露时，节点A的电压VA随时间推移逐渐降低。此时，在由于节点A的电压VA转变 成低于MOS晶体管17的阈值电压Vth (17)而MOS晶体管17不再足以保持导通状态的情况 下，输出信号VOut可能依赖电平转换器IOR的输出端Out上的负载状态而从电压VSS稍微 上升，同样输出振幅可能降低。由于这些原因，在根据对比示例的电平转换器IOR中，当节点C和A中的电荷泄露 时，输出信号VOut的振幅可能随时间推移而降低。因此，电平转换器IOR可能会在后级连 接的电路中导致故障或错误。也就是说，根据对比示例的电平转换器IOR抗泄露性低。
相比之下，与根据对比示例的电平转换器IOR相比，根据第一实施例的电平转换 器10抗泄露性高，输出振幅不会降低。因此，不会在后级连接的电路中发生故障或错误。结论因此，根据所述第一实施例，配置电容元件22至25，通过电容元件22将反相设定 信号传输到节点B，通过电容元件M将反相复位信号传输到节点A。于是，抵消了由于设定 信号和复位信号所导致的内部信号和输出信号的电压变化。因此，能够实现恰当或良好形 状的内部波形和恰当或良好形状的输出波形。并且，在电源PVDDl和电源PVSS之间及电源PVDD2和电源PVSS之间串联连接的 MOS晶体管以互补的方式工作。因而，不流动静态直通电流。因此，能够实现低功耗。再者，使输出部件执行自举操作。因此，能够输出振幅比输入信号的振幅大的信号。第一变形在所述第一实施例中，反相设定信号VSb和反相复位信号VRb的高电平电压VIH 设定成电压VDDl，其低电平电压VIL设定成电压VSS，但并未将其限制为此。其高电平电压 VIH和低电平电压VIL例如均可设定成代替电压VDDl和VSS的可选择电压。在这个变形 中，如在上述第一实施例中所述，使用表达式( 和( 确定电容元件22至25的电容值， 以抵消由于设定信号和复位信号所导致的内部信号和输出信号的电压变化。根据这种结构，例如在制造电路之后，能够调整反相设定信号VSb和反相复位信 号VRb的高电平电压VIH和低电平电压VIL，以改变内部信号和输出信号的电压变化量。也 能够实现如下结构，即总是监视电平转换器的输出波形并控制反相设定信号VSb和反相复 位信号VRb的高电平电压VIH和低电平电压VIL，使得不出现波形的恶化。第二变形在上述第一实施例中，反相设定信号VSb是通过使设定信号VS反相而获得的信 号，但并未将其限制为此。反相设定信号VSb可以是任何信号，只要该信号满足如下条件 反相设定信号VSb的上升与设定信号VS的下降是同时的或在其之后；及反相设定信号VSb 的下降处于设定信号VS为高电平的周期内。相似地，在上述第一实施例中，反相复位信号 VRb是通过使复位信号VR反相而获得的信号，但并未将其限制为此。反相复位信号VRb可 以是任何信号，只要该信号满足如下条件反相复位信号VRb的上升与复位信号VR的下降 是同时的或在其之后；及反相复位信号VRb的下降处于复位信号VR为高电平的周期内。因 而，没有必要必须通过分别将设定信号VS和复位信号VR反相来产生反相设定信号VSb和 反相复位信号VRb，例如可使用满足所述条件的现有可选择信号。因此，能够增加选择反相 设定信号VSb和反相复位信号VRb的自由度。第三变形在所述第一实施例中，利用电容元件22至25实现用于将反相设定信号VSb和反 相复位信号VRb传输到电路中的电容，但并未将其限制为此。例如，可使用MOS晶体管配置 替代电容元件22至25的电容。图5示出根据第三变形的电平转换器IOA的结构示例，其 使用MOS晶体管作为电容。该第三变形的电平转换器IOA利用MOS晶体管2 至25a的栅 极氧化膜电容来配置电容。通常，MOS晶体管的寄生电容随着利用MOS晶体管的电容因过程变化而变化。如
21图5所示的使用MOS晶体管的电容的配置使MOS晶体管的寄生电容和利用MOS晶体管的电 容类似变化。因此，对特性的影响较小。也就是说，使用图5所示的结构能够提高耐过程变 化的能力。第四变形在上述第一实施例中，使用单栅极MOS晶体管，但并未将其限制为此。例如，也可 使用代替单栅极MOS晶体管的双栅极MOS晶体管或三栅极MOS晶体管。图6示出了根据第 四变形的电平转换器IOB的结构示例，其使用双栅极MOS晶体管。在根据该变形的电平转 换器IOB中，由双栅极MOS晶体管代替第一实施例的电平转换器10中的MOS晶体管11至 15。由此，能够减小MOS晶体管的截止状态下的泄露电流，实现低功耗。第五变形在上述第一实施例中，使用MOS晶体管15以允许在自举操作时电绝缘节点B和节 点C，但并未将其限制为此。例如，如图7所示，可不配置MOS晶体管15。由此，能够使用降 低数目的元件实现电平转换器。图8示出了电平转换器IOC的操作的时序波形图，其中，㈧示出设定信号VS的波 形，(B)示出复位信号VR的波形，(C)示出反相设定信号VSb的波形，(D)示出反相复位信 号VRb的波形。而且，(E)示出节点A上的电压VA的波形，(F)示出节点B上的电压VB的 波形，(G)示出输出信号VOut的波形。在根据第五变形的电平转换器IOC中，设定信号VS 的上升使输出信号VOut处于电压VDD2 (高电平)，即使当如在根据上述第一实施例的电平 转换器10中设定信号VS已下降时，也基本上保持输出信号VOut的电压电平。此后，复位 信号VR的上升使输出信号VOut处于电压VSS (低电平)，即使当复位信号VR已下降时，也 基本上保持输出信号VOut的电压电平。在根据第五变形的电平转换器IOC中，取消了 MOS晶体管15。因而，增加了 MOS晶 体管13和14的电容负载，运行速度可能稍微变慢。因此，优选地，但非需要，应将电平转换 器IOC应用到不需要高速运行的场合。因而，电平转换器IOC是由降低数目的元件构成。因 此，能够实现减小电路的尺寸。第六变形在上述第一实施例中，为了改善节点A和节点B的波形的恶化而配置电容元件22 至25。例如，还可进一步增加元件。图9示出了根据第六变形的电平转换器IOD的结构示 例，其中，将MOS晶体管新加入到节点A和节点B。根据第六变形的电平转换器IOD设有MOS 晶体管18和MOS晶体管19。MOS晶体管18包括连接至节点A的栅极、连接至节点B的漏 极和连接至电源PVSS的源极。MOS晶体管19包括连接至节点B的栅极、连接至节点A的漏 极和连接至电源PVSS的源极。在如图3所示的根据比较示例的电平转换器IOR中，如上所述，通过MOS晶体管13 的栅极和源极之间的寄生电容将设定信号VS传输到节点B，通过MOS晶体管11的栅极和源 极之间的寄生电容将复位信号VR传输到节点A，据此，节点A和节点B上的波形恶化。同 时，类似的现象可能出现在MOS晶体管12和14中。也就是说，通过MOS晶体管12的漏极 和栅极之间的寄生电容将设定信号VS传输到节点A，通过MOS晶体管14的漏极和栅极之间 的寄生电容将复位信号VR传输到节点B，可改变节点A和节点B上的电压。如下所述，即使在图1所示的根据第一实施例的电平转换器10中，通过MOS晶体管12和MOS晶体管14中每一晶体管的漏极和栅极之间的寄生电容，电压变化也同样可能 出现在节点A和节点B中的每个节点上。在考虑到MOS晶体管12和14中每一晶体管的漏极和栅极之间的寄生电容的情况 下，图10示出根据第一实施例的电平转换器10的操作的时序波形图，其中，(A)示出设定 信号VS的波形，⑶示出复位信号VR的波形，(C)示出反相设定信号VSb的波形，⑶示出 反相复位信号V·的波形。而且，(E)示出节点A上电压VA的波形，(F)示出节点B上的电 压VB的波形，(G)示出节点C上的电压VC的波形，(H)示出输出信号VOut的波形。在根据第一实施例的电平转换器10中，在设定信号VS上升且输出信号VOut上升 至高电平之后，设定信号VS下降(图10的(A))时，可通过MOS晶体管12的漏极和栅极之 间的寄生电容将设定信号VS的下降传输到节点A。因而，节点A的电压VA从之前的电压 VSS稍微降低，此后仍保持该稍微降低的电压(图10的(E)中的波形L3)。也就是说，由如 上所述的紧接着输入的反相设定信号VSb的上升抵消节点B的电压VB (图10的(F))，但是 不抵消节点A的电压VA而因此维持其状态。此后，在复位信号VR上升且输出信号VOut下降至低电平之后，复位信号VR下降 (图10的(B))时，可通过MOS晶体管14的漏极和栅极之间的寄生电容将复位信号VR的下 降传输到节点B。因而，节点B的电压VB从之前的电压VSS稍微降低，此后仍保持该稍微降 低的电压(图10的(F)中的波形L3)。也就是说，由如上所述的紧接着输入的反相复位信 号VRb的上升抵消节点A的电压VA (图10的(E))，但是不抵消节点B的电压VB而因此维 持其状态。节点A上的电压变化(图10的(E)中的波形L3)和节点B上的电压变化(图10 的(F)中的波形U)均是如下电压变化，即该电压变化增加了其内部波形的振幅。因而，保 证了噪声容限，且未降低电路的稳定性。而且，其电压变化并未影响输出信号VOut的波形。另一方面，节点A的电压VA和节点B的电压VB下降至低于电压VSS意味着当 MOS晶体管16和17截止时，其栅极和源极之间的电压Vgs变成负值。因而，在截止状态下 漏极和源极之间会出现漏电流。图11表示普通N沟道MOS晶体管的静态特性(Ids-Vgs特性)。在栅极-源极电 压Vgs为正值的区域中，漏极-源极电流Ids以指数方式增加，特别是，当栅极-源极电压 超过阈值电压Vth时MOS晶体管导通。另一方面，在栅极-源极电压Vgs为负值的区域中， 随着栅极-源极电压Vgs降低得越多，漏极-源极电流Ids易于通过泄露电流增加越大。参照图9，在电源PVDD2和电源PVSS之间串联连接的MOS晶体管16和17如上所 述互补地工作。也就是说，MOS晶体管16和17中的一方处于导通状态时MOS晶体管16和 17中的另一方处于截止状态。因而，当处于截止状态的MOS晶体管的漏极和源极之间存在 泄露电流时，与泄露电流对应的量的直通电流在电源PVDD2和电源PVSS之间流动，由此增 加了功耗。因而，注意到节点A上的电压和节点B(节点C)上的电压中的一个电压处于高电 平时，节点A上的电压和节点B(节点C)上的电压中的另一个电压处于低电平，根据第六变 形的电平转换器IOD利用MOS晶体管18和19以在节点A的电压VA处于高电平时将节点 B的电压VB (节点C的电压VC)设定成电压VSS，在节点B的电压VB (节点C的电压VC)处 于高电平时将节点A的电压VA设定成电压VSS(图10中的特性L4)。由此，能够防止由于泄露电流所导致的功耗的增加。第七变形在上述第一实施例中，N沟道MOS晶体管用作MOS晶体管，但并未将其限制为此。 例如，代替N沟道MOS晶体管的P沟道MOS晶体管可用作MOS晶体管。图12示出根据第七变形的电平转换器IOE的结构示例。电平转换器IOE具有如 下结构，即直接使用PMOS晶体管代替根据第一实施例的电平转换器10的NMOS晶体管，因 此输入-输出信号波形和内部信号波形的电压轴反转。电平转换器IOE与根据第一实施例 的电平转换器10相似地操作。MOS晶体管31包括连接至输入端R的栅极、连接至电源PVSS 1的漏极和连接至节 点A的源极。MOS晶体管31在栅极和源极之间具有未图示的寄生电容。MOS晶体管32包 括连接至输入端S的栅极、连接至节点A的漏极和连接至电源PVDD的源极。MOS晶体管33 包括连接至输入端S的栅极、连接至电源PVSSl的漏极和连接至节点B的源极。MOS晶体管 33在栅极和源极之间具有未图示的寄生电容。MOS晶体管34包括连接至输入端R的栅极、 连接至节点B的漏极和连接至电源PVDD的源极。MOS晶体管35包括漏极、源极和连接至电 源PVSSl的栅极，其中，漏极和源极中的一方连接至节点B而另一方连接至节点C。MOS晶 体管36包括连接至节点C的栅极、连接至电源PVSS2的漏极和连接至输出端Out的源极， 电源PVSS2的电压VSS2低于电源PVSS 1的电压VSSl。MOS晶体管107包括连接至节点A 的栅极、连接至输出端Out的漏极和连接至电源PVDD的源极。电容元件41在MOS晶体管36的栅极和源极之间。电容元件42在输入端Sb和节 点B之间。电容元件43在节点B和电源PVDD之间。电容元件44在输入端Rb和节点A之 间。电容元件45在节点A和电源PVDD之间。电源PVSS 1向电平转换器IOE的除输出部件(S卩，MOS晶体管36和37)之外的部 件提供功率，电源PVSS2向这些输出部件提供功率。电源PVSS2用于对电平转换器IOE的 输出信号VOut设定低电平电压，及驱动在后级中连接的电路。图13示出电平转换器IOE的操作的时序波形图，其中，(A)示出设定信号VS的波 形，(B)示出复位信号VR的波形，(C)示出反相设定信号VSb的波形，(D)示出反相复位信 号VRb的波形。而且，(E)示出节点A上电压VA的波形，(F)示出节点B上的电压VB的波 形，(G)示出节点C上的电压VC的波形，(H)示出输出信号VOut的波形。首先，设定信号VS下降(图13的(A))以执行自举操作，节点C的电压VC下降至 比电压VSS2低的电位(图13的(G))，输出信号VOut处于电压VSS2 (即，处于低电平)(图 13的(H))。当设定信号VS上升时(图13的(A))，相应地在节点B的电压VB和节点C的 电压VC中出现电压变化，但由于反相设定信号VSb的紧接着的下降而在反方向上出现电压 变化，由此抵消这些电压变化(图13的(G))。由此，输出信号VOut保持在电压VSS2(图 13的⑶)。接着，复位信号VR的下降(图13的(B))使节点C的电压VC上升(图13的(G))， 节点A的电压VA降低(图13的(E))，输出信号VOut处于电压VDD (即，处于高电平)(图 13的(H))。当复位信号VR上升时，相应地在节点A的电压VA中出现电压变化，但由于反 相复位信号VRb的紧接着的下降而在反方向上出现电压变化，由此抵消这些电压变化(图 13的(E))。由此，输出信号VOut保持在电压VDD (图13的(H))。
因而，以与上述第一实施例类似的方式，根据第七变形，设置电容元件42至45，通 过电容元件42将反相设定信号VSb传输到节点B，通过电容元件44将反相复位信号VRb传 输到节点A。因此，抵消了由于设定信号VS和复位信号VR而在内部信号和输出信号中所导 致的电压变化。因此，能够防止故障或错误，实现稳定操作。2.第二实施例此后，将说明根据第二实施例的电平转换器。在第二实施例中，由反相设定信号和 反相复位信号所实现的内部波形的电压变化量大于所述第一实施例中的电压变化量。也就 是说，在第二实施例中，例如，修改图1所示的根据上述第一实施例的电平转换器10中的电 容元件22和23的电容比以及电容元件M和25的电容比以构成电平转换器20。设定电 容元件22和23的电容比，使得表达式O)中表示的传输量TS大于第一实施例中的传输量 TS。并且，设定电容元件对和25的电容比，使得表达式(3)中表示的传输量TR大于第一 实施例中的传输量TR。其它结构与图1所示的上述第一实施例的结构相类似。因此，参照 图1对根据该实施例的电平转换器20的电路结构进行说明，不再详述。操作和效果图14示出电平转换器20的操作的时序波形图，其中，㈧示出设定信号VS的波 形，(B)示出复位信号VR的波形，(C)示出反相设定信号VSb的波形，(D)示出反相复位信 号VRb的波形。而且，(E)示出节点A上电压VA的波形，(F)示出节点B上的电压VB的波 形，(G)示出节点C上的电压VC的波形，(H)示出输出信号VOut的波形。在电平转换器20中，在设定信号VS上升且输出信号VOut上升至高电平之后，设 定信号VS下降(图14的(A))时，可通过MOS晶体管13的栅极和源极之间的寄生电容将 设定信号VS的下降传输到节点B。因而，节点B的电压VB从之前的电压(VDDl-Vth (13)) 稍微降低(图14的(F))，这使节点C的电压VC也从之前的电压VOboot稍微降低(图14 的(G))。当反相设定信号VSb此后立即上升(图14的(C))时，通过电容元件22将电压的 这种上升传输到节点B，因而节点B的电压VB上升以抵消之前的电压降低的对应量，并进一 步稍微上升(图14的(F))。类似地，节点C的电压VC上升以抵消之前的电压降低的对应 量，并进一步稍微上升(图14的(G)中的波形L6)。因此，输出信号VOut基本上保持电压 VDD2 (图 14 的(H))。此后，在复位信号VR上升且输出信号VOut下降至低电平之后，复位信号VR下降 (图14的(B))时，可通过MOS晶体管11的栅极和源极之间的寄生电容将复位信号VR的下 降传输到节点A。因而，节点A的电压VA从之前的电压(VDD I-Vth(Il))稍微降低(图14 的(E))。当反相复位信号VRb此后立即上升(图14的(D))时，通过电容元件M将电压的 这种上升传输到节点A，因而节点A的电压VA上升以抵消之前的电压降低的对应量，并进一 步稍微上升(图14的(E)中的波形L6)。因此，输出信号VOut基本上保持电压VSS(图14 的(H))。现在，将说明电容元件21中所充电电荷的抗泄露。图15示出当输出信号VOut上升至高电平时电平转换器20中的操作的时序波形 图，其中，㈧示出节点C上的电压VC的波形，⑶示出输出信号VOut的波形。如图15的㈧中所示，尽管节点C的电压VC在通过自举操作从电压VSS上升至 高电平之后由泄露逐渐地降低，但电压VC总是超过电压(VDD2+Vth(16))。由此，如图15的(B)所示，输出信号VOut能够在整个超越周期内保持电压VDD2。这是因为当反相设定信号VSb上升时(图14的(C))节点C的电压VC也上升或 抬升(图14的(G))。也就是说，在电平转换器20中，节点C的电压VC设定成相对高的电 平，使得即使当泄露使电压VC降落时，电压VC降低至电压(VDD2+Vth(16))也需要较长的 时间。因此，改善了抗泄露。对于输出信号VOut处于低电平时的情况也是如此。也就是说，在电平转换器 20中，如图14所示，在反相复位信号VRb的上升中，节点A的电压VA设定成高于电压 (VDDl+Vth(ID)0此时，在图1中，例如处于浮动状态的节点A中的电荷通过MOS晶体管12 泄露，节点A的电压VA随时间推移而逐渐降低。然而，节点A的电压VA设定成相对高，使 得即使当泄露使电压VA降落时，电压VA降低至MOS晶体管17的阈值电压Vth (17)也需要 较长的时间。因此，改善了抗泄露。因而，在根据第二实施例的电平转换器20中，在反相设定信号VSb的上升中节点C 的电压VC的上升量大于根据第一实施例的电平转换器10的上升量。由此，即使当泄露使 电压VC降落时，电压VC降低至电压(VDD2+Vth(16))所需的时间也更长。结果，能够进一 步提高抗泄露性。结论根据第二实施例，由反相设定信号和反相复位信号所实现的内部波形的电压变化 量变得更大。因此，能够提高抗泄露性。第二实施例实现的其它效果与上述第一实施例的 效果相类似。3.第三实施例此后，将说明根据第三实施例的电平转换器。在第三实施例中，不仅在输出部件上 执行自举操作，而且在输入部件上执行自举操作。注意，使用相同的附图标记来表示与上述 实施例及变形的电平转换器中的元件相同或等同的元件，不对其做详细的说明。结构示例图18示出根据第三实施例的电平转换器30的结构示例。电平转换器30设有MOS 晶体管51和52以及电容元件53和M。MOS晶体管51包括漏极、源极和连接至电源PVDDl的栅极，其中漏极和源极中的 一方连接至输入端R而漏极和源极中的另一方通过节点Rl连接至MOS晶体管11的栅极。 MOS晶体管52包括漏极、源极和连接至电源PVDDl的栅极，其中漏极和源极中的一方连接至 输入端S而漏极和源极中的另一方通过节点Sl连接至MOS晶体管13的栅极。电容元件53在MOS晶体管11的栅极和源极之间。电容元件53用于执行自举操 作。更具体地，电容元件53用作使MOS晶体管11的栅极(S卩，节点Rl)的电压VRl高于电 压VDD1，以便当复位信号VR处于高电平时使MOS晶体管11的源极的电压输出电源PVDDl 的电压VDD1。电容元件M在肌5晶体管13的栅极和源极之间。如同电容元件53，电容元件M 用于执行自举操作。更具体地，电容元件M用作使MOS晶体管13的栅极(S卩，节点Si)的 电压VSl高于电压VDDl，以便当设定信号VS处于高电平时使MOS晶体管13的源极的电压 输出电源PVDDl的电压VDDl。操作和效果
图19示出电平转换器30的操作的时序波形图，其中，㈧示出设定信号VS的波 形，(B)示出复位信号VR的波形，(C)示出反相设定信号VSb的波形，(D)示出反相复位信 号VRb的波形。而且，(E)示出节点Sl上电压VS 1的波形，(F)示出节点Rl上的电压VRl 的波形，(G)示出节点A上的电压VA的波形，(H)示出节点B上的电压VB的波形，(I)示出 节点C上的电压VC的波形，(J)示出输出信号VOut的波形。首先，当设定信号VS从电压VSS上升至电压VDDl (图19的(A))时，MOS晶体管 12导通，节点A的电压VA下降至电压VSS(图19的(G))。此时，MOS晶体管13导通，节点 B的电压VB上升。此时，电荷对电容元件M充电，电容元件M的两端之间的电压差变成 大于MOS晶体管13的阈值电压Vth (13)。即使在MOS晶体管52截止之后节点B的电压VB 也持续上升，同时节点Sl的电压VSl也上升，这是因为保持了电容元件M的两端之间的电 压差(即，输入部件中的自举操作)。节点Sl的电压VSl最终上升至高于电压VDDl和MOS 晶体管13的阈值电压Vth(13)的电压和(VDD1+Vth(13))的电压VSboot (图19的(E))，节 点B的电压VB上升至电压VDDl (图19的(H))。此后，节点C的电压VC通过输出部件的 自举操作也上升至电压VOboot (图19的(I))，因而输出信号VOut上升至电压VDD2(图19 的(J))。此后，当设定信号VS从电压VDDl下降至电压VSS(图19的(A))时，MOS晶体管 52导通，节点Sl的电压VSl下降至电压VSS (图19的(E) )，MOS晶体管13截止。此时，通 过电容元件讨和MOS晶体管13的栅极和源极之间的寄生电容，节点B的电压VB和节点C 的电压VC上出现电压变化，但是由于紧接着的反相设定信号VSb的上升而所导致的电压变 化在反方向上出现，由此抵消这些电压变化(图19的(H)和(I))。因此，输出信号VOut保 持在电压VDD2(图19的(J))。然后，当复位信号VR从电压VSS上升至电压VDDl (图19的(B))时，MOS晶体管 14导通，节点B的电压VB下降至电压VSS (图19的(H))，节点C的电压VC也相应地下降 至电压VSS (图19的(I))。此时，MOS晶体管11导通，节点A的电压VA上升。此时，电 荷对电容元件53充电，电容元件53的两端之间的电压差变成大于MOS晶体管11的阈值 电压Vth(Il)。即使在MOS晶体管51截止之后节点A的电压VA也持续上升，同时节点Rl 的电压VRl也上升，这是因为保持了电容元件53的两端之间的电压差(即，输入部件中的 自举操作)。节点Rl的电压VRl最终上升至高于电压VDDl和MOS晶体管11的阈值电压 Vth(Il)的电压和(VDD1+Vth(ll))的电压VRboot (图19的(F))，节点A的电压VA上升至 电压VDDl (图19的(G))。由此，输出信号VOut下降至电压VSS(图19的(J))。此后，当复位信号VR从电压VDDl下降至电压VSS(图19的(B))时，MOS晶体管 51导通，节点Rl的电压VRl下降至电压VSS(图19的(F))，M0S晶体管11截止。此时，通 过电容元件53和MOS晶体管11的栅极和源极之间的寄生电容，节点A的电压VA上出现 电压变化，但是由于紧接着的反相复位信号VRb的上升而所导致的电压变化在反方向上出 现，由此抵消这些电压变化(图19的(G))。因此，输出信号VOut保持在电压VSS (图19的 (J))。结论因而，根据上述第三实施例，也在输入部件中执行自举操作。这能够增加节点A和 节点B上的内部波形的振幅，由此使电路稳定地操作。第三实施例所实现的其它效果与上述第一实施例的效果相类似。第三实施例的变形在上述第三实施例中，MOS晶体管51和52的每一晶体管的栅极均连接至电源 PVDD1，但并未将其限制为此。例如，可新设置电源PVDD3，其电压VDD3比电源PVDDl的电压 VDDl低，如图20所示，MOS晶体管51和52的每一晶体管的栅极可连接至电源PVDD3。而 且，四个输入信号的高电平电压VIH中的每一高电平电压均可设定成电压VDD3，其低电平 电压VIL可设定成电压VSS。图21示出根据第三实施例的变形的电平转换器30A的操作的时序波形图。在上 述第三实施例中，包括设定信号VS、反相设定信号VSb、复位信号VR和反相复位信号VRb的 四个输入信号中的每一输入信号的高电平电压是电压VDD1。在图21所示的这个变形中，四 个输入信号中的每一输入信号的高电平电压VIH是低于电压VDDl的电压VDD3。这个变形 中的其它操作与上述操作相同。在根据第三实施例的变形的电平转换器30A中，即使当四个输入信号的高电平电 压VIH降低时，通过输入部件中的自举操作也保持了节点A和B上的电压振幅(VDDl-VSS)。 因此，能够在保持电路的操作的稳定性的同时降低提供四个输入信号的前级电路的功耗。4.第四实施例此后，将说明根据第四实施例的电平转换器。在第四实施例中，采用如下结构，即， 除输出部件之外，功率是由输入信号提供。注意，使用相同的附图标记来表示与上述实施例 及变形的电平转换器中的元件相同或等同的元件，不对其做详细的说明。结构示例图22示出根据第四实施例的电平转换器40的结构示例。电平转换器40与图7 所示的根据第一实施例的变形的电平转换器IOC的不同在于，为取消电源PVDD1，MOS晶体 管11的漏极连接到代替电源PVDDl的MOS晶体管11的栅极，MOS晶体管13的漏极连接到 代替电源PVDDl的MOS晶体管13的栅极。其它结构与图7所示的上述第一实施例的变形 的结构相类似。包括设定信号VS、复位信号VR、反相设定信号VSb和反相复位信号VRb的四个输 入信号的高电平电压VIH彼此相同，其低电平电压VIL是电压VSS。对于这种结构，电平转换器40的功率是由提供设定信号VS和复位信号VR的前级 中的电路通过这些输入信号提供。也就是说，电平转换器40操作，使得设定信号VS和复位 信号VR处于高电平，则其电压VIH作为功率提供。操作和效果图23示出电平转换器40的操作的时序波形图，其中，(A)示出设定信号VS的波 形，(B)示出复位信号VR的波形，(C)示出反相设定信号VSb的波形，(D)示出反相复位信 号VRb的波形。而且，(E)示出节点A上的电压VA的波形，(F)示出节点B上的电压VB的 波形，(G)示出输出信号VOut的波形。首先，当设定信号VS从电压VSS上升至电压VIH (图23的(A))时，MOS晶体管12 导通，节点A的电压VA下降至电压VSS (图23的(E))。此时，MOS晶体管13导通，通过设 定信号VS提供功率，节点B的电压VB通过自举操作上升至电压VOboot (图23的(F))，输 出信号VOut上升至电压VDD2(图23的(G))。
28
此后，当设定信号VS下降(图23的(A))时，在节点B的电压VB上相应地出现 电压变化，但是由于紧接着的反相设定信号VSb的上升而所导致的电压变化在反方向上出 现，由此抵消这些电压变化(图23的(F))。因此，输出信号VOut保持在电压VDD2(图23 的(G))。然后，当复位信号VR从电压VSS上升至电压VIH(图23的(B))时，MOS晶体管14 导通，节点B的电压B下降至电压VSS (图23的(F))。此时，MOS晶体管11导通，通过复 位信号VR提供功率，节点A的电压VA上升至仅比电压VIH低对应于MOS晶体管11的阈值 电压Vth(Il)的量的电压(VIH-Vth(Il))。由此，输出信号VOut降低至电压VSS (图23的 (G))。此后，当复位信号VR下降(图23的(B))时，在节点A的电压VA上相应地出现 电压变化，但是由于紧接着的反相复位信号VRb的上升而所导致的电压变化在反方向上出 现，由此抵消这些电压变化(图23的(E))。因此，输出信号VOut保持在电压VSS(图23的 (G))。因而，根据上述第四实施例，除了输出部件之外，功率是从输入信号提供。这能够 取消其电源布线，使电路布局的尺寸紧凑。第四实施例所实现的其它效果与上述第一实施 例的效果相类似。5.第五实施例此后，将说明根据第五实施例的电平转换器。第五实施例简化了用于抵消由设定 信号和复位信号所导致的内部信号和输出信号的电压变化的设计图。也就是说，在上述第 一实施例中，设置电容元件22至25，通过电容元件22将反相设定信号传输到节点B，通过 电容元件M将反相复位信号传输到节点A。在第五实施例中，仅设置电容元件22和23，通 过电容元件22将反相设定信号传输到节点B。注意，使用相同的附图标记来表示与上述实 施例及变形的电平转换器中的元件相同或等同的元件，不对其做详细的说明。结构示例图M示出根据第五实施例的电平转换器50的结构示例。根据第五实施例的电平 转换器50与图1所示的根据第一实施例的电平转换器10的不同在于，取消了电容元件24 和25。其它结构与图1所示的第一实施例的结构相类似。操作和效果图25示出电平转换器50的操作的时序波形图，其中，(A)示出设定信号VS的波 形，(B)示出复位信号VR的波形，(C)示出反相设定信号VSb的波形。而且，(D)示出节点 A上的电压VA的波形，(E)示出节点B上的电压VB的波形，(F)示出节点C上的电压VC的 波形，(G)示出输出信号VOut的波形。首先，设定信号VS上升以执行自举操作(图25的(A))，节点C的电压VC上升至 比电压VDD2更高的电位(图25的(F))，输出信号VOut输出电压VDD2 (图25的(G))。当 设定信号VS下降时(图25的(A))，在节点B的电压VB和节点C的电压VC上均相应地出 现电压变化，但是由于紧接着的反相设定信号VSb的上升而所导致的电压变化在其反方向 上出现，由此抵消这些电压变化(图25的(E)和(F))。因此，输出信号VOut保持在电压 VDD2 (图 25 的(G))。然后，复位信号VR的上升(图25的(B))使节点C的电压VC降低至电压VSS (图25的(F))，节点A的电压VA上升(图25的⑶)，输出信号VOut输出电压VSS(图25的 (G))。当复位信号VR下降时，在节点A的电压VA上相应地出现电压变化(图25的(D))， 但是只要这个电压大于MOS晶体管17的阈值电压Vth (17)，MOS晶体管17能够继续保持在 导通状态。因此，输出信号VOut保持在电压VSS (图25的(G))。结论因而，根据上述第五实施例，取消了电容元件M和25，在对用于抵消由设定信号 和复位信号所导致的内部信号和输出信号的电压变化的方案中仅设置电容元件22和23。 因此，能够在实现稳定操作的同时减少组件的数量。6.显示装置的应用示例此后，将说明上述实施例和变形中所描述的电平转换器的应用示例。例如，可将根 据实施例和变形中的电平转换器用于基于小振幅信号产生大振幅信号的应用中。特别是， 根据实施例和变形的电平转换器优选地但非限制用于使用单沟道MOS晶体管实现结构的 应用中。在下面，将参照在显示装置中，或特别在显示装置的扫描线驱动电路中使用任一上 述电平转换器的示例来说明应用示例。总体结构图沈示出应用有根据实施例和变形的任一电平转换器的显示装置1的结构示例。 显示装置1设有显示面板60和驱动电路70。显示面板60显示面板60包括像素阵列部分63，多个像素61在像素阵列部分63中以矩阵形式 布置。基于从外部输入的图像信号70A和同步信号70B，显示面板60可通过有源矩阵驱动 方法执行像素显示。在应用示例中，像素61中的每一个像素是由红色像素61R、绿色像素 61G和蓝色像素61B构成，但是并未将颜色的数量和颜色的类型限制为此。注意，在下面，在 适当的情况下，像素61R、61G和6IB可统称为像素61。像素阵列部分63包括N个以行布置的扫描线WSL、N个以列布置的信号线DTL和 N个沿着扫描线WSL以行布置的电源线DSL。扫描线WSL、信号线DTL和电源线DSL的一端 分别连接至下面将更详细说明的驱动电路70。像素61R、61G和61B以行和列布置(即，以 矩阵形式布置)在与扫描线WSL和信号线DTL的交叉点相对应的位置上。注意，在下面，在 适当的情况下，表示相应的N个扫描线WSL的词语“扫描线WSL(I)至WSL(N)，，可用于指N 个扫描线WSL。图27示出像素61的内部结构的示例。像素61中设有有机电致发光(在下文中 将简称为“EL”)元件62和像素电路64。有机EL元件62是发光元件，其以对应于所提供的驱动电流的亮度发出光。由将 在下面说明的驱动电路64提供驱动电流。像素电路64设有写入晶体管Trl、驱动晶体管Tr2和电容元件Cpix，因而具有称 为所谓的“2TrlC”的电路结构。例如，写入晶体管Trl和驱动晶体管Tr2均可由N沟道MOS 薄膜晶体管(TFT)构成。在像素电路64中，写入晶体管Trl包括连接至扫描线WSL的栅极、连接至信号线 DTL的源极和连接至驱动晶体管Tr2的栅极并连接至电容元件Cpix的第一端的漏极。驱动 晶体管Tr2的漏极连接至电源线DSL，源极连接至电容元件Cpix的第二端并连接至有机EL元件62的阳极。有机EL元件62的阴极设定成固定电位。这里，有机EL元件62的阴极连 接至接地线GND以将阴极设定成地(设定成地电位)。有机EL元件62的阴极可充当有机 EL元件62中的每一有机EL元件的公共电极。例如，有机EL元件62的阴极可连续形成在 显示面板60的整个显示区域中，因而可以是类似于平板的电极。驱动电路70驱动电路70驱动(执行显示驱动)像素阵列部分63 (显示面板60)。更具体地， 驱动电路70依次选择像素阵列部分63中的多个像素61，并基于图像信号70A向所选择的 像素61写入信号电压，以对多个像素61执行显示驱动。如图沈所示，驱动电路70设有图 像信号处理电路71、时序产生电路72、扫描线驱动电路73、信号线驱动电路74和电源线驱 动电路75。图像信号处理电路71对从外部输入的数字图像信号70A执行预定修正，并将修正 的图像信号71A输出到信号线驱动电路74。预定修正可以是伽马修正、过驱动修正或其它 合适的修正。时序产生电路72基于从外部输入的同步信号70B产生控制信号72A，并输出所产 生的控制信号72A以控制扫描线驱动电路73、信号线驱动电路74和电源线驱动电路75中 的每一驱动电路，以便它们以合作或联锁的方式操作。根据控制信号72A或与其同步地，扫描线驱动电路73依次地将选择脉冲施加到 多个扫描线WSL，以依次地选择多个像素61。更具体地，为产生上述选择脉冲，扫描线驱动 电路73选择性地输出在将写入晶体管Trl设定为导通状态时施加的电压Von ；及在将写 入晶体管Trl设定为截止状态时施加的电压Voff。这里，电压Von具有等于或高于写入晶 体管Trl的导通电压的值(常数值)，电压Voff具有低于写入晶体管Trl的导通电压的值 (常数值)。根据控制信号72A或与其同步地，信号线驱动电路74产生与从图像信号处理电路 71输入的图像信号相对应的模拟图像信号(亮度信号)，并将所产生的模拟信号施加到每 个信号线DTL。更具体地，信号线驱动电路74将基于图像信号70A的模拟信号电压Vsig施 加到每个信号线DTL，以对由扫描线驱动电路73所选择的像素61 (选择目标)执行图像信 号的写入。如这里所使用的，词语“图像信号的写入”是指施加与驱动晶体管Tr2的栅极和 源极之间的信号电压Vsig相对应的预定电压。而且，信号线驱动电路74输出电压Vofs，电 压Vofs用于在有机EL元件62熄灭时修正驱动晶体管Tr2的阈值电压Vth的变化。根据控制信号72A或与其同步地，电源线驱动电路75将控制脉冲依次地施加到多 个电源线DSL，以执行每个有机EL元件62的发光操作和熄灭操作的控制。更具体地，为产 生上述控制脉冲，电源线驱动电路75选择性地输出在每个有机EL元件62发光时施加的 电压VCC ；及在每个有机EL元件62发光之前以如下方式配备像素电路64时所施加的电压 Vini,即使得每个有机EL元件62以期望的亮度发光。总体操作将简要说明使用根据任一实施例和变形中的电平转换器的显示装置1中的显示 操作。参照图沈和27，在显示装置1中，驱动电路70基于图像信号70A和同步信号70B 对显示面板60 (或像素阵列部件63)中的每个像素61(或像素61R、61G和61B)执行显示驱动。更具体地，首先，图像信号处理电路71基于图像信号70A执行诸如伽马修正和过驱 动修正之类的修正，然后输出修正的图像信号71A。时序产生电路72基于同步信号70B产 生控制信号72A，然后输出所产生的控制信号72A。与控制信号72A同步地，扫描线驱动电 路73产生包括电压Von(常数值)和电压Voff (常数值)的选择脉冲，然后依次将所产生 的选择脉冲施加到N个扫描线WSL。与控制信号72A同步地，信号线驱动电路74产生模拟 图像信号，并将所产生的模拟图像信号施加到每个信号线DTL，模拟图像信号包括对应于 修正的图像信号71A的电压Vsig ；及电压Vofs (常数值)。与控制信号72A同步地，电源线 驱动电路75产生包括电压VCC(常数值)和电压Vini (常数值)的控制脉冲，并将所产生 的控制脉冲依次施加到N个电源线DSL。在由扫描线WSL(水平像素线)的选择脉冲选择的多个像素61中，为每个像素61 修正驱动晶体管Tr2的阈值电压Vth的变化，此后，写入信号线DTL的模拟图像信号，电源 线DSL的控制脉冲使驱动电路流入有机EL元件62。有机EL元件62根据驱动电流发光。 因而，在显示面板60中执行基于图像信号70A的图像显示。第一应用示例首先，将说明根据实施例和变形中所述的任一电平转换器的第一应用示例的扫描 线驱动电路。结构示例图28示出根据实施例和变形中所示的任一电平转换器的第一应用示例的扫描线 驱动电路73A的结构示例。扫描线驱动电路73A设有移位寄存器80、N个反相器90、N个反 相器91和N个电平转换器10。移位寄存器80能够基于输入的时钟信号CKl和时钟信号CK2以时分方式连续产 生2N个脉冲信号，并能够将所产生的2N个脉冲信号以其所产生的次序作为输出信号Q(I) 至GK2N)输出。时钟信号CKl和CK2是包含在时序产生电路72所产生及输出的控制信号 72A中的信号的示例。并且，如下面将更详细地说明的，时钟脉冲交替地出现在时钟信号
CKl和CK2中。注意，在下面，在合适的情况下输出信号Q(I)至GK2N)可以统称为输出信号 Q0每个反相器90是如下电路处理作为输入的移位寄存器80的奇数输出信号 (K2k-1)(其中，k是等于或小于N的自然数)；反相奇数输出信号Q ；及将经反相的奇数输 出信号Q作为输出信号QM2k-l)输出。每个反相器91是如下电路处理作为输入的移位 寄存器80的偶数输出信号QQk)；反相偶数输出信号Q ；及将经反相的偶数输出信号Q作为 输出信号QM2k)输出。注意，在下面，在合适的情况下输出信号Qb(I)至QM2N)可统称为 输出信号Qb。每个电平转换器10对应于根据上述实施例和变形的任一电平转换器。第η个电 平转换器10 (η)包括输入端S，移位寄存器80的输出信号Q Οη-1)提供到输入端S ；输入 端Sb，反相器90 (η)的输出信号QM2n-l)提供到输入端Sb，输入到反相器90 (η)的输入是 提供到输入端S的信号；输入端R，移位寄存器80的输出信号Q On)提供到输入端R ；及输 入端Rb，反相器91 (η)的输出信号QM2n)提供到输入端Rb，输入到反相器91 (η)的输入是 提供到输入端R的信号，从输出端Out输出比这些输入信号的振幅大的信号。N个电平转 换器的输出分别连接至图26所示的像素阵列部分63中的N个扫描线WSL( S卩，WSL(I)至WSL(N))。电平转换器10将电压VWSL(即，VffSL(I)至VWSL(N))施加到扫描线WSL(即， WSL(I)至WSL(N))，以时分方式依次驱动扫描线WSL(即，WSL(I) MffSL(N)).也就是说，电 压VWSL的高电平电压对应于用于导通图27中的写入晶体管Trl的电压Von，电压VWSL的 低电平电压对应于用于关闭图27中的写入晶体管Trl的电压Voff。在第一应用示例中，在从施加在输入端S的信号(S卩，设定信号VS)的上升到施加 在输入端R的信号(即，复位信号VR)的下降的时间周期期间，电平转换器10将处于高电 平的电压输出到输出端Out，例如可将根据上述实施例和变形的利用N沟道MOS晶体管的电 平转换器中的电平转换器用于电平转换器10。操作示例图四示出扫描线驱动电路73A的操作的时序波形图，其中，(A)示出时钟信号CKl 的波形，⑶示出时钟信号CK2的波形，(C)示出移位寄存器80的输出信号Q的波形，⑶ 示出反相器90和91的输出信号Qb的波形，(E)示出扫描线WSL的电压VWSL的波形。为 了便于说明，仅在图四中示出了与三个特定的电平转换器ΙΟ(η-Ι)至10(n+l)相关的移位 寄存器80的输出信号Q及反相器90和91的输出信号Qb。也就是说，对于移位寄存器80 的输出信号Q，仅示出了输出信号GK2n-3)至ζΚ2η+2)的波形，而对于反相器90和91的输 出信号Qb，仅示出了输出信号QM2n-3)至QM2n+2)的波形。如图四的(A)和⑶所示，时钟脉冲交替地出现在时钟信号CKl和CK2中。基于 时钟信号CKl和CK2，移位寄存器80 —个接一个地依次获取时钟脉冲，产生及输出输出信号 Q(I)至QON)(图四的(C))。反相器90和91中每个反相器将从移位寄存器80提供的输 出信号Q反相，并将所反相的输出信号Q作为输出信号Qb输出(图四的(D))。此时，在反相器90和91中的每个反相器中，与输入波形相比，输出信号Qb的波形 由于反相器90和91中的每个反相器中的电路延迟的原因而被延迟。例如，第η个反相器 90 (η)的输出信号QM2n-l)的上升就在移位寄存器80的输出信号Q Qn-I)的下降之后发 生(图四的时序Tl)。相似地，例如，第η个反相器91 (η)的输出信号QM2n)的上升就在 移位寄存器80的输出信号QOn)的下降之后发生(图四的时序T2)。基于从移位寄存器80与反相器90和91提供的信号，每个电平转换器10均产生 比所提供的信号的振幅大的信号，且均将所产生的信号作为电压VWSL施加到扫描线WSL。 更具体地，如图观所示，例如，通过利用移位寄存器80的输出信号(K2n-1)作为设定信号 VS、利用反相器90(n)的输出信号QM2n-l)作为反相设定信号VSb、利用移位寄存器80的 输出信号(K2n)作为复位信号VR及利用反相器91 (η)的输出信号QM2n)作为反相复位信 号VRb，第η个电平转换器lO(n)执行任一上述实施例和变形中所描述的操作。首先，当移位寄存器80的输出信号(Κ2η_1)(设定信号VS)从电压VSS上升至电压 VDDl时(图四的(C))，第η个电平转换器10 (η)使扫描线WSL的电压VWSL(η)从电压VSS 上升至电压￥002(图四的(E))。此后，移位寄存器80的输出信号ζΚ2η-1)从电压VDDl下 降至电压VSS (图四的(C))，接着反相器90 (η)的输出信号QM2n-l)(反相设定信号VSb) 立即从电压VSS上升至电压VDDl (图四的(D))。该时序关系(图四中的时序Tl)使得通 过反相设定信号VSb的上升抵消由于设定电压VS的下降所导致的电平转换器lO(n)的内 部波形的电压变化，由此，如在上述实施例及变形中所述，电压VWSL(η)保持电压VDD2(图 四的(E))。注意，在图四中省略了如图2等所示的从设定信号VS的下降到反相设定信号
33VSb的上升的时间周期期间输出信号VOut的电压的微小变化。然后，当移位寄存器80的输出信号(K2n)(复位信号VR)从电压VSS上升至电压 VDDl时(图四的(C))，第η个电平转换器10 (η)使扫描线WSL的电压VWSL (η)从电压VDD2 下降至电压VSS(图四的(E))。此后，移位寄存器80的输出信号ζΚ2η)从电压VDDl下降 至电压VSS (图四的(C))，接着反相器91 (η)的输出信号Qb (2n)(反相复位信号VRb)立即 从电压VSS上升至电压VDDl (图四的(D))。该时序关系(图四中的时序Τ2)使得通过反 相复位信号VRb的上升抵消由于复位信号VR的下降所导致的电平转换器lO(n)的内部波 形的电压变化，由此，如在上述实施例及变形中所述，电压VWSL(η)保持电压VSS(图四的 (E))。注意，在图四中省略了如图2等所示的从复位信号VR的下降到反相复位信号VRb 的上升的时间周期期间输出信号VOut的电压的微小变化。在第一应用示例中，扫描线驱动电路73Α使用保持高电平电压和低电平电压的恰 当或良好形状的波形来驱动扫描线WSL。在图27中的像素61中，这保证了 当扫描线WSL 的电压VWSL处于高电平时，即使当从信号线DTL提供的信号电压Vsig为高电压，写入晶体 管Trl也能够导通以可靠地将信号电压Vsig传输到驱动晶体管Tr2的栅极。因此，能够执 行图像信号的更可靠的写入。并且，当扫描线WSL的电压VWSL处于低电平时，能够确保写 入晶体管Trl可靠地截止，以使信号线DTL的电压不被传输到驱动晶体管Tr2的栅极。第二应用示例现在，将说明根据实施例和变形所描述的任一电平转换器的第二应用示例的扫描 线驱动电路。第二应用示例与第一应用示例的不同在于对向每个电平转换器提供复位信 号VR和反相复位信号VRb的方式做了变形。也就是说，在这个应用示例中，时钟信号CK2用 作复位信号VR，由通过使时钟信号CK2反相而获得的反相信号用作反相复位信号VRb。注 意，使用相同的附图标记来表示与根据上述应用示例的扫描线驱动电路中的元件相同或等 同的元件，不对其做详细的说明。结构示例图30示出根据实施例和变形所描述的任一电平转换器的第二应用示例的扫描线 驱动电路73B的结构示例。在扫描线驱动电路73B中，施加到电平转换器10的输入端R且 施加到反相器91的输入的信号是时钟信号CK2。这个应用示例中的其它结构与图观中所 示的上述第一应用示例中的结构相类似。对于这种结构，时钟信号Ck2作为复位信号VR施 加到每个电平转换器10的输入端R，作为时钟信号CK2的反相信号的反相时钟信号CK2b作 为反相复位信号VRb施加到每个电平转换器10的输入端Rb。如这里所使用的，词语“反相 时钟信号CK2b”是指反相器91⑴至91 (N)的输出信号CK2b (1)至CK2b (N)。注意，每个电平转换器10设有图30中的单个反相器91。然而，电平转换器10可 共享单个反相器91，可将信号从此反相器91提供到N个电平转换器10。操作示例图31示出扫描线驱动电路73B的操作的时序波形图，其中，(A)示出时钟信号CKl 的波形，(B)示出时钟信号CK2的波形，(C)示出反相时钟信号CK2b的波形，(D)示出移位 寄存器80的奇数输出信号Q Qk-I)的波形，(E)示出反相器90的奇数输出信号(K2k-1)的 波形，(F)示出扫描线WSL的电压VWSL的波形。注意，鉴于反相器91的输出信号CK2b(l) 至CK2b(N)彼此相同，对于反相时钟信号CK2b，仅示出其中一个波形。
基于时钟信号CKl和CK2，移位寄存器80 —个接一个地依次获取时钟脉冲，产生 及输出输出信号Q(I)至(K2N)(图31的(D))。另外，在图31的⑶中仅示出与三个特定 的电平转换器ΙΟ(η-Ι)至10(n+l)相关的移位寄存器80的输出信号Q。因而，在图31中 仅示出三个分别与奇数输出信号GK2k-l)相对应的输出信号GK2n-3) ,Q(2n-1)和ζΚ2η+1) 的波形。反相器90分别将移位寄存器80的输出信号(K2k-1)反相，并将所反相的输出信 号GK2k-l)作为输出信号GK2k-l)输出(图31的(E))。此时，在反相器90中，与其输入波形相比，输出信号QM2k_l)的波形由于反相器 90中电路延迟的原因而被延迟了。例如，第η个反相器90 (η)的输出信号QM2n_l)的上升 就在移位寄存器80的输出信号QOn-I)的下降之后发生(图31的时序T3)。每个反相器91将时钟信号CK2反相，并将所反相的时钟信号CK2作为反相时钟信 号CK2b输出(图31的(C))。此时，在反相器91中，与其输入波形相比，输出信号CK2b的 波形由于反相器91中电路延迟的原因而被延迟了。例如，第η个反相器91 (η)的输出信号 CK2b的上升就在时钟信号CK2的下降之后发生(图31的时序T4)。基于从移位寄存器80与反相器90和91提供的信号，每个电平转换器10均产生 比所提供的信号的振幅大的信号，且均将所产生的信号作为电压VWSL施加到扫描线WSL。 更具体地，如图30所示，例如，通过利用移位寄存器80的输出信号(K2n-1)作为设定信号 VS、利用反相器90 (η)的输出信号QM2n-l)作为反相设定信号VSb、利用时钟信号CK2作 为复位信号VR及利用反相时钟信号CK2b作为反相复位信号VRb，第η个电平转换器10 (η) 执行任一上述实施例和变形中所描述的操作。在第二应用示例中，基于时钟信号CK2，利用在电平转换器中使用的时钟信号CK2 以产生复位信号VR和反相复位信号VRb。因此，能够使电路的尺寸紧凑。并且，在第二应用示例中，规律、不断地提供复位信号VR和反相复位信号VRb。因 此，电路能够获得更稳定的操作。第二应用示例所实现的其他效果与上述第一应用示例的效果相类似。第三应用示例现在，将说明根据实施例和变形所描述的任一电平转换器的第三应用示例的扫描 线驱动电路。第三应用示例与上述应用示例的不同在于从扫描线驱动电路的外部向每个 电平转换器提供复位信号VR和反相复位信号VRb。注意，使用相同的附图标记来表示与根 据上述应用示例的的扫描线驱动电路中的元件相同或等同的元件，不对其做详细的说明。结构示例图32示出根据实施例和变形所描述的任一电平转换器的第三应用示例的扫描线 驱动电路73C的结构示例。扫描线驱动电路73C与图观中所示的根据第一应用示例的扫 描线驱动电路73A的不同在于将从外部提供的复位控制信号RST提供到每个电平转换器 10的输入端R，将从外部提供的反相复位控制信号RSTb提供到每个电平转换器10的输入 端Rb，并取消反相器91。复位控制信号RST是如下信号，即该信号的脉冲信号出现在时钟信号CKl和CK2 的脉冲信号之间。反相复位控制信号RSTb是如下信号，即该信号的波形是通过使复位控制 信号RST反相而获得，其脉冲信号的极性与复位控制信号RST中出现的脉冲信号的极性相 反。
而且，扫描线驱动电压73C设有用于输出输出信号Q(I)至Q(N)的移位寄存器81， 以代替用于输出输出信号Q(I)至(K2N)的移位寄存器80。如同在移位寄存器80中，移位 寄存器81是如下电路，即该电路基于输入的时钟信号CKl和CK2以时分方式依次产生N个 脉冲信号，然后将所产生的N个脉冲信号以其所产生的次序作为输出信号Q(I)至Q(N)输
出ο根据这些变形，以如下方式也对电平转换器10的输入进行变形。在第η个电平转 换器10 (η)中，移位寄存器81的输出信号Q (η)提供到输入端S，反相器90 (η)的输出信号 Qb (η)提供到输入端Sb，提供到输入端S的信号输入到反相器90 (η)。而且，在第η个电平 转换器10 (η)中，复位控制信号RST提供到输入端R，反相复位控制信号RSTb提供到输入端 Rb。其它结构与图28所示的上述第一应用示例的结构相类似。操作示例图33示出扫描线驱动电路73C的操作的时序波形图，其中，(A)示出时钟信号CKl 的波形，⑶示出时钟信号CK2的波形，(C)示出复位控制信号RST的波形，⑶示出反相复 位控制信号RSTb的波形，(E)示出移位寄存器81的输出信号Q的波形，(F)示出反相器90 的输出信号Qb的波形，(G)示出扫描线WSL的电压VWSL的波形。基于时钟信号CKl和CK2，移位寄存器81 —个接一个地依次获取时钟脉冲，产生及 输出输出信号Q(I)至Q(N)(图33的(E))。反相器90分别将移位寄存器81的输出信号Q 反相，并将所反相的输出信号Q作为输出信号Qb输出(图33的(F))。此时，在反相器90中，与其输入波形相比，输出信号Qb的波形由于反相器90中电 路延迟的原因而被延迟了。例如，第η个反相器90 (η)的输出信号Qb (η)的上升就在移位 寄存器81的输出信号Q (η)的下降之后发生(图33的时序Τ5)。如图33的(C)所示，从外部提供的复位控制信号RST的电压仅在时钟信号CKl和 CK2都处于低电平时的时间周期部分中处于高电平。如图33的⑶所示，从外部提供的反 相复位控制信号RSTb是通过使复位控制信号RST反相获得的。反相复位控制信号可以是 由可选择的方式产生的任何信号，只要该信号满足如下条件反相复位控制信号RSTb的上 升与复位控制信号RST的下降是同时的或就在其之后(图33的时序Τ6)。例如，反相复位 控制信号RSTb可以是由反相器基于复位控制信号RST产生的信号、与复位控制信号RST分 开产生的信号或其它恰当的信号。基于从移位寄存器81与反相器90提供的信号、复位控制信号RST及反相复位控 制信号RSTb，每个电平转换器10均产生比所提供的信号的振幅大的信号，且均将所产生的 信号作为电压VWSL施加到扫描线WSL。更具体地，如图32所示，例如，通过利用移位寄存器 81的输出信号Q(n)作为设定信号VS、利用反相器90 (η)的输出信号Qb (η)作为反相设定 信号VSb、利用复位控制信号RST作为复位信号VR及利用反相复位控制信号RSTb作为反相 复位信号VRb，第η个电平转换器10 (η)执行任一上述实施例和变形中所描述的操作。在第三应用示例中，从外部供应复位控制信号RST和反相复位控制信号RSTb。因 此，能够自由地设定这些信号的时序，提高扫描线驱动电路73C的操作的自由度。并且，在第三应用示例中，从第一应用示例中去除了反相器91，并使用输出数量减 半的移位寄存器81。因此，能够减少扫描线驱动电路中元件的数量，实现更简化的结构。
再者，在第三应用示例中，复位控制信号RST和反相复位控制信号RSTb的脉冲均 提供在时钟信号CKl和CK2的脉冲信号之间，且移位寄存器81的所有输出信号Q和这些信 号均用于操作电平转换器10。因此，当时钟信号CKl和CK2的频率设定成与第一应用示例 中的频率相同时，能够将电压VWSL施加到所有扫描线WSL所占用的时间减半。第三应用示例所实现的其他效果与上述第一应用示例的效果相类似。第四应用示例现在，将说明根据实施例和变形所描述的任一电平转换器的第四应用示例的扫描 线驱动电路。第四应用示例与上述应用示例的不同在于如同第三应用示例，从扫描线驱动 电路的外部向每个电平转换器提供复位信号VR和反相复位信号VRb，而且，各个电平转换 器的反相设定信号VSb是根据时钟信号CKl和CK2产生。注意，使用相同的附图标记来表 示与根据上述应用示例的扫描线驱动电路中的元件相同或等同的元件，不对其做详细的说 明。结构示例图34示出根据实施例和变形所描述的任一电平转换器的第四应用示例的扫描线 驱动电路73D的结构示例。扫描线驱动电路73D与图32中所示的根据第三应用示例的扫描 线驱动电路73C的不同在于对每个电平转换器10的输入端Sb进行变形，使得来自NOR (或 非)电路85的输出信号SETb提供到输入端Sb以取消反相器90，NOR电路85产生时钟信 号CKl和时钟信号CK2的反相逻辑OR(或)并将所产生的反相逻辑OR作为输出信号SETb 输出。其它结构与图32所示的上述第三应用示例的结构相类似。操作示例图35示出扫描线驱动电路73D的操作的时序波形图，其中，(A)示出时钟信号CKl 的波形，⑶示出时钟信号CK2的波形，(C)示出复位控制信号RST的波形，⑶示出反相复 位控制信号RSTb的波形，(E)示出NOR电路85的输出信号SETb的波形，(F)示出移位寄存 器81的输出信号Q的波形，(G)示出扫描线WSL的电压VWSL的波形。基于时钟信号CKl和CK2，移位寄存器81 —个接一个地依次获取时钟脉冲，产生 及输出输出信号Q(I)至Q(N)(图；35的(F))。NOR电路85产生时钟信号CKl和时钟信号 CK2的反相逻辑0R，并输出输出信号SETb (图35的(E))。移位寄存器81的输出信号Q的 下降和NOR电路85的输出信号SETb的上升分别基于时钟信号CK2的下降而发生，且原则 上同时发生(图35的时序T7)。如已在第三应用示例中所描述，以如下方式从外部供应反相复位控制信号RSTb， 即使得反相复位控制信号RSTb的上升与复位控制信号RST的下降是同时的或就在其之后 (图35的时序T8)。基于从移位寄存器81与NOR电路85提供的信号、复位控制信号RST及反相复位 控制信号RSTb，每个电平转换器10均产生比所提供的信号的振幅大的信号，且均将所产生 的信号作为电压VWSL施加到扫描线WSL。更具体地，如图34所示，例如，通过利用移位寄存 器81的输出信号Q (η)作为设定信号VS、利用NOR电路85的输出信号SETb作为反相设定 信号VSb、利用复位控制信号RST作为复位信号VR及利用反相复位控制信号RSTb作为反相 复位信号VRb，第η个电平转换器lO(n)执行任一上述实施例和变形中所描述的操作。在第一至第三应用示例中的每个应用示例中，设定信号VS和反相设定信号VSb具有反相关系，复位信号VR和反相复位信号VRb同样具有反相关系。相对比的是，在第四应用 示例中，设定信号VS(图35的(F))和反相设定信号VSb(图35的(E))不具有反相关系， 特别是，即使在反相设定信号VSb就在设定信号VS的下降之后已经上升，反相设定信号VSb 还持续重复周期性转变(图35的(E))。这意味着反相设定信号VSb的周期性波形可能传 输到电平转换器10的内部波形，并可能产生故障或错误。因而，在产生故障或错误的情况下，例如，可引入当电平转换器10的输出信号处 于低电平时中断反相设定信号VSb的方案。图36示出根据上述实施例和变形的任一电平转换器的第四应用示例的电平转换 器110的结构示例。电平转换器110与图1所示的电平转换器10的不同在于在电平转换 器10中的输入端Sb和电容元件22之间新设置MOS晶体管55，基于输出信号VOut对MOS 晶体管阳进行通-断控制。对于这种结构，当电平转换器110的输出信号VOut处于高电 平时MOS晶体管55处于导通状态，使得通过电容元件22将供应到输入端Sb的反相设定信 号VSb传输到节点B，由此能够抵消由之前的设定信号VS所导致的电压变化。另一方面，当 电平转换器110的输出信号VOut处于低电平时MOS晶体管55处于关断状态，使得供应到 输入端Sb的反相设定信号VSb被阻断。由此，能够防止故障或错误的发生。注意，这里，在图1所示的电平转换器10中加入MOS晶体管55，但是并未将其限制 为此。可将参照图36的上述方案应用到根据实施例和变形的任一电平转换器。在第四应用示例中，从第三应用示例中去除反相器90。由此，能够减少扫描线驱动 电路中的元件数量，实现更简化的结构。第四应用示例所实现的其他效果与上述第三应用 示例的效果相类似。第五应用示例现在，将说明根据实施例和变形所描述的任一电平转换器的第五应用示例的扫描 线驱动电路。第五应用示例使用移位寄存器，该移位寄存器在不同于上述应用示例中的时 刻输出信号。也就是说，此应用示例使用如下移位寄存器以构成扫描线驱动电路，即，该移 位寄存器在某个输出中传输脉冲信号，然后在该某个输出中的脉冲信号返回到低电平的时 刻在随后的输出中传输脉冲信号。注意，使用相同的附图标记来表示与根据上述应用示例 的扫描线驱动电路中的元件相同或等同的元件，不对其做详细的说明。结构示例图37示出根据实施例和变形所描述的任一电平转换器的第五应用示例的扫描线 驱动电路73E的结构示例。扫描线驱动电路73E设有移位寄存器82。移位寄存器82能够基于所输入的时钟信号CK以时分方式依次产生3N个脉冲信 号，并将所产生的3N个脉冲信号以其产生的次序作为输出信号Q(I)至Q(3N)输出。时钟 信号CK是具有占空比50%的重复波形，是包含在时序产生电路72所产生并输出的控制信 号72A中的信号的一个示例。注意，在下文中，在适当的情况下输出信号Q(I)至Q(3N)可 统称为输出信号Q。根据移位寄存器82的这些变形，也对N个反相器90、N个反相器91和N个电平转 换器10之间的连接作如下变形。每个反相器90处理作为输入的移位寄存器82的输出信 号Q(3k-2)(其中，k是等于或小于N的自然数)、将输出信号Q反相，并将所反相的输出信 号Q作为输出信号QM2k-l)输出。每个反相器91处理作为输入的移位寄存器82的输出信号Q(3k)、将输出信号Q反相，并将所反相的输出信号Q作为输出信号Qb(3k)输出。注 意，在下文中，在适当的情况下输出信号Qb(I)至QM2N)可统称为输出信号Qb。第η个电平转换器10 (η)包括输入端S，移位寄存器82的输出信号Q(3n_2)供应 到输入端S;输入端Sb，反相器90 (η)的输出信号Qb (311- 供应到输入端Sb，输入到反相 器90 (η)的输入是供应到输入端S的信号；输入端R，移位寄存器82的输出信号Q(3n)供 应到输入端R ；及输入端Rb，反相器91 (η)的输出信号Qb (3η)供应到输入端Rb，输入到反 相器91 (η)的输入是供应到输入端R的信号。操作示例图38示出扫描线驱动电路73Ε的操作的时序波形图，其中，㈧示出时钟信号CK 的波形，⑶示出移位寄存器82的输出信号Q的波形，(C)示出反相器90和91的输出信号 Qb的波形，(D)示出扫描线WSL的电压VWSL的波形。基于时钟信号CK，移位寄存器82产生均具有与时钟信号CK相同脉冲宽度的脉冲 信号，以产生及输出输出信号Q(I)至Q(3N)(图38的(B))。在这里，移位寄存器82操作， 使得根据输出信号Q(I)至Q(3N)中任一输出信号连续输出脉冲信号。例如，输出信号Q(n) 已随着时钟信号CK的上升而上升时，在时钟信号CK的随后下降中，输出信号Q(n+1)在输 出信号Q(n)的下降的同时上升。在图38的⑶中，仅示出与三个特定电平转换器ΙΟ(η-Ι)至10(n+l)有关的移位 寄存器82的输出信号Q。因而，例如，对于移位寄存器82的输出信号Q，仅示出六个输出信 号 Q(3n-5)、Q(3n-3)、Q(3n_2)、Q(3n)、Q(3n+l)和 Q(3n+3)的波形，而未示出诸如 Q (3n_4)、 Q(3n-1)和Q(3n+2)之类的信号的波形。反相器90和91的每个反相器将从移位寄存器82供应的输出信号Q反相，并将所 反相的输出信号Q作为输出信号Qb输出(图四的(D))。此时，与其输入信号相比，反相 器90和91的每个反相器中的输出信号Qb的波形由于反相器90和91的每个反相器中的 电路延迟的原因而被延迟。例如，第η个反相器90 (η)的输出信号Qb(3n-2)的上升就在移 位寄存器82的输出信号Q(3n-2)的下降之后出现(图38的时序T9)。相类似地，例如，第 η个反相器91 (η)的输出信号Qb (3η)的上升就在移位寄存器82的输出信号Q (3η)的下降 之后出现(图38的时序Τ10)。基于从移位寄存器82和反相器90和91提供的信号，每个电平转换器10均产生 比所提供的信号的振幅大的信号，且均将所产生的信号作为电压VWSL施加到扫描线WSL。 更具体地，如图37所示，例如，通过利用移位寄存器82的输出信号Q(3n-2)作为设定信号 VS、利用反相器90 (η)的输出信号Qb(3n-2)作为反相设定信号VSb、利用移位寄存器82的 输出信号Q(3n)作为复位信号VR及利用反相器91 (η)的输出信号Qb(3n)作为反相复位信 号VRb，第η个电平转换器lO(n)执行任一上述实施例和变形中所描述的操作。在根据实施例和变形的电平转换器中，当设定信号VS和复位信号VR均设定成高 电平时，可能产生从电源PVDDl和PVDD2流向电源PVSS的直通电流，相应地增加了功耗。因 此，期望设定信号VS和复位信号VR即使在瞬时的情况下也不同时处于高电平。在第五应用示例中，没有使用移位寄存器82的输出中三个输出中的一个输出，于 是不允许输入到某个电平转换器10的设定信号VS和复位信号VR同时处于高电平。例如， 在第η个电平转换器10 (η)中，移位寄存器82的输出信号Q (3η-2)中的脉冲信号用作设定信号VS，移位寄存器82的输出信号Q(3n)用作复位信号VR。换句话说，没有使用移位寄存 器82的输出信号Q(3n-1)，由此使设定信号VS和复位信号VR即使是瞬时也不同时处于高 电平。在第五应用示例中，在以连续方式根据任一输出信号连续输出脉冲信号的移位寄 存器中，未将连续的两个输出信号用于设定信号和复位信号。由此，能够防止直通电流，实 现低功耗。第五应用示例所实现的其他效果与上述第一应用示例的效果相类似。7.电子装置的运用示例现在，将参照图39至43G说明根据实施例、变形和应用示例的电平转换器、驱动电 路和显示装置的电子装置的运用示例。根据实施例、变形和应用示例的电平转换器、驱动电 路和显示装置可应用到任何领域的任何电子装置。电子装置例如是但未限制为电视机、数 码相机、包括台式个人计算机和便携式个人计算机的计算机、包括手机的手提式终端装置、 摄相机或期望提供恰当或良好形状波形的任何其它装置。第一运用示例图39示出应用有根据上述任一实施例等的电平转换器、驱动电路和显示装置的 电视装置的外形。电视装置例如设有包括前面板511和滤色玻璃512的图像显示屏单元 510。图像显示屏单元510包括根据上述任一实施例等的电平转换器、驱动电路和显示装置。第二运用示例图40A和图40B均示出应用有根据上述任一实施例等的电平转换器、驱动电路和 显示装置的数码相机的外形。数码相机例如设有用于闪光的发光单元521、显示单元522、 菜单切换部件523和快门按钮524。显示单元522包括根据上述任一实施例等的电平转换 器、驱动电路和显示装置。第三运用示例图41示出应用有根据上述任一实施例等的电平转换器、驱动电路和显示装置的 便携式个人计算机的外形。便携式个人计算机例如设有主体531、用于字符等的输入操作的 键盘532和用于显示图像的显示单元533。显示单元533包括根据上述任一实施例等的电 平转换器、驱动电路和显示装置。第四运用示例图42示出应用有根据上述任一实施例等的电平转换器、驱动电路和显示装置的 摄相机的外形。摄相机例如设有主体Ml、设于主体Ml的前面用于捕捉物体图像的透镜 讨2、拍摄开/停开关543和显示单元M4。显示单元544包括根据上述任一实施例等的电 平转换器、驱动电路和显示装置。第五运用示例图43A至图43G均示出应用有根据上述任一实施例等的电平转换器、驱动电路和 显示装置的手机的外形。手机通过连接部分(或铰链)730连接上盖710和下盖720，并设 有显示器740、子显示器750、图片灯760和相机770。显示器740或子显示器750包括根据 上述任一实施例等的电平转换器、驱动电路和显示装置。尽管在上面以参照实施例、变形、应用示例和电子装置的运用示例的方式说明本 发明，但并未将其限制为此，可以以各种方式进行修改。
在根据第二至第五实施例的每个电平转换器中，如同在第一实施例的一个变形 中，所提供的反相设定信号VSb和所提供的反相复位信号VRb的高电平电压VIH和低电平 电压VIL均可设定成可选择电压。在根据第二至第五实施例的每个电平转换器中，如同在第一实施例的一个变形 中，所提供的设定信号VS、复位信号VR、反相设定信号VSb和反相复位信号VRb之间的关系 满足以下条件反相设定信号VSb的上升与设定信号VS的下降是同时的或在其之后；反相 设定信号VSb的下降处于设定信号VS为高电平的周期内，以及反相复位信号VRb的上升与 复位信号VR的下降是同时的或在其之后；反相复位信号VRb的下降处于复位信号VR为高 电平的周期内。在根据第二至第五实施例的每个电平转换器中，如同在第一实施例的一个变形 中，可利用MOS晶体管的栅极氧化膜电容构成对应于电容元件22至25的电容。在根据第二至第五实施例的每个电平转换器中，如同在第一实施例的一个变形 中，可使用双栅极MOS晶体管或三栅极MOS晶体管。在根据第二至第五实施例的每个电平转换器中，如同在第一实施例的一个变形 中，可不配备MOS晶体管15。在根据第二至第五实施例的每个电平转换器中，如同在第一实施例的一个变形 中，可将P沟道MOS晶体管用于MOS晶体管。已根据上述示例性实施例说明了本发明，但本发明不限于此。本领域技术人员应 当理解，在不脱离本发明所附权利要求限定的范围内可对上述实施例进行各种改变。应根 据权利要求所采用的语言广义地解释权利要求的限定，而并非限制于说明书或申请的执行 阶段所述的示例，这些示例不是排他的。例如，在本文中，词语“优选地”等不是排他的而只 是表示“优选地”，不局限于此。所使用的词语第一、第二等不表示任何顺序或重要性，而只 是用来区分各元件。而且，无论本公开内容的构成部分是否在权利要求中列出，都不奉献给 公众。
权利要求
1.一种电平转换电路，其包括第一输出晶体管，其被驱动到导通以输出源自第一电源电压的电压；第二输出晶体管，其被驱动到导通以输出源自第二电源电压的电压；第一输入晶体管，其具有输出端，基于第一输入脉冲信号将所述第一输入晶体管驱动 到导通以输出第一电压，所述第一电压是使所述第一输出晶体管导通的驱动电压的基础；第二输入晶体管，其具有输出端，基于所述第一输入脉冲信号将所述第二输入晶体管 驱动到导通以输出第二电压，所述第二电压是使所述第二输出晶体管截止的驱动电压的基 石出；第三输入晶体管，其具有连接至所述第一输入晶体管的所述输出端的输出端，基于第 二输入脉冲信号将所述第三输入晶体管驱动到导通以输出第三电压，所述第三电压是使所 述第一输出晶体管截止的驱动电压的基础；第四输入晶体管，其具有连接至所述第二输入晶体管的所述输出端的输出端，基于所 述第二输入脉冲信号将所述第四输入晶体管驱动到导通以输出第四电压，所述第四电压是 使所述第二输出晶体管导通的驱动电压的基础；第一自举电路，其放大所述第一电压的振幅，用于将所放大的第一电压提供到所述第 一输出晶体管；及第一电压补偿电路，其基于第三输入脉冲信号产生电压变化，所述电压变化的方向与 所述第一电压中由于所述第一输入晶体管的寄生电容在所述第一输入脉冲信号的结束时 刻所引起电压波动的方向相反。
2.根据权利要求1所述的电平转换电路，其还包括第二电压补偿电路，所述第二电压 补偿电路基于第四输入脉冲信号产生电压变化，所述电压变化的方向与电压波动的方向相 反，所述电压波动是由于所述第四输入晶体管的寄生电容在所述第二输入脉冲信号的结束 时刻在所述第四电压中所引起。
3.根据权利要求1所述的电平转换电路，其中，所述第一输入晶体管将源自第三电源 电压的电压作为所述第一电压输出，所述第四输入晶体管将源自所述第三电源电压的电压 作为所述第四电压输出。
4.根据权利要求1所述的电平转换电路，其中，所述第一电压补偿电路包括第一电压补偿电容，其具有第一端和连接至所述第一输入晶体管的所述输出端及所述 第三输入晶体管的所述输出端的第二端，所述第三输入脉冲信号提供到所述第一电压补偿 电容的所述第一端；及第二电压补偿电容，其具有连接至所述第一输入晶体管的所述输出端及所述第三输入 晶体管的所述输出端的第一端，还具有第二端，所述第二电源电压提供到所述第二电压补 偿电容的所述第二端。
5.根据权利要求4所述的电平转换电路，其中，所述第一电压补偿电容和所述第二电 压补偿电容均利用晶体管的栅极氧化膜电容构成。
6.根据权利要求3所述的电平转换电路，其中，所述第一自举电路包括在所述第一输 出晶体管的控制端和所述输出端之间的第一自举电容。
7.根据权利要求6所述的电平转换电路，其中，所述第一自举电路还包括具有控制端 的第一自举晶体管，所述第三电源电压提供到所述控制端，所述第一自举晶体管在导通状态下向所述第一输出晶体管提供所述第一输入晶体管的输出电压或所述第三输入晶体管 的输出电压。
8.根据权利要求3所述的电平转换电路，其还包括第二自举电路，其放大所述第一输入脉冲信号的振幅，将所放大的第一输入脉冲信号 提供到所述第一输入晶体管；及第三自举电路，其放大所述第二输入脉冲信号的振幅，将所放大的第二输入脉冲信号 提供到所述第四输入晶体管。
9.根据权利要求8所述的电平转换电路，其中，所述第二自举电路包括第二自举晶体管，其在导通状态下向所述第一输入晶体管提供所述第一输入脉冲信 号；及第二自举电容，其在所述第一输入晶体管的控制端和所述输出端之间，其中，所述第三自举电路包括第三自举晶体管，其在导通状态下向所述第四输入晶体管提供所述第二输入脉冲信 号；及第三自举电容，其在所述第四输入晶体管的控制端和所述输出端之间。
10.根据权利要求9所述的电平转换电路，其中，所述第三电源电压提供到所述第二自 举晶体管的控制端和所述第三自举晶体管的控制端。
11.根据权利要求9所述的电平转换电路，其中，第四电源电压提供到所述第二自举晶 体管的控制端和所述第三自举晶体管的控制端。
12.根据权利要求1所述的电平转换电路，其还包括第一电压固定晶体管，其基于所述第一输入晶体管的输出电压或所述第三输入晶体管 的输出电压，在所述第二电源电压的电源线与所述第二输入晶体管和所述第四输入晶体管 的共同连接的输出端之间执行通/断控制，所述第一电压固定晶体管被驱动到导通以固定 所述第二电压；及第二电压固定晶体管，其基于所述第二输入晶体管的输出电压或所述第四输入晶体管 的输出电压，在所述第二电源电压的电源线与所述第一输入晶体管和所述第三输入晶体管 的共同连接的输出端之间执行通/断控制，所述第二电压固定晶体管被驱动到导通以固定 所述第三电压。
13.根据权利要求1所述的电平转换电路，其中，所述第三输入脉冲信号的结束时刻与 所述第一输入脉冲信号的所述结束时刻相一致或在其之后。
14.根据权利要求1所述的电平转换电路，其中，通过反相所述第一输入脉冲信号或通 过反相所述第一输入脉冲信号并延迟所反相的第一输入脉冲信号的相位来产生所述第三 输入脉冲信号。
15.根据权利要求1所述的电平转换电路，其中，所述第一输入晶体管输出源自所述第 一输入脉冲信号的所述第一电压，所述第四输入晶体管输出源自所述第二输入脉冲信号的 所述第四电压。
16.根据权利要求1所述的电平转换电路，其中，所述第一输出晶体管和所述第二输出 晶体管与所述第一输入晶体管至所述第四输入晶体管是相同导电类型的MOS晶体管。
17.一种电平转换电路，其包括第一晶体管，其具有连接至第一信号供应器的栅极，所述第一信号供应器提供源自第 一输入信号的信号；第二晶体管，其具有被提供有第二输入信号的栅极、连接至所述第一晶体管的源极的 漏极和连接至第一电源的源极；第三晶体管，其具有连接至第二信号供应器的栅极，所述第二信号供应器提供源自所 述第二输入信号的信号；第四晶体管，其具有被提供有所述第一输入信号的栅极、连接至所述第三晶体管的源 极的漏极和连接至所述第一电源的源极；第五晶体管，其具有连接至第二电源的漏极和连接至第三信号供应器的栅极，所述第 三信号供应器提供源自所述第三晶体管的所述源极所输出信号的信号；第六晶体管，其具有连接至所述第一晶体管的所述源极的栅极、连接至所述第五晶体 管的源极的漏极和连接至所述第一电源的源极；第一电容元件，其具有被提供有与所述第二输入信号同步的第三输入信号的第一端和 连接至所述第三晶体管的所述源极的第二端；第二电容元件，其在所述第三晶体管的所述源极和所述第一电源之间；及 第三电容元件，其在所述第五晶体管的所述栅极和所述源极之间， 其中，从所述第五晶体管的所述源极输出等于或大于所述第一输入信号至第三输入信 号的振幅的信号。
18.—种电平转换电路，其包括第一输入电路，其被提供有第一输入信号和第二输入信号； 第二输入电路，其被提供有所述第一输入信号和所述第二输入信号； 第一电容元件，其具有被提供有与所述第一输入信号同步的第三输入信号的第一端和 连接至所述第二输入电路的输出端的第二端；第二电容元件，其在所述第二输入电路的所述输出端和电源之间；及 输出电路，其基于所述第一输入电路的输出电压和所述第二输入电路的输出电压产生 输出信号，所述输出信号的振幅大于所述第一输入信号至所述第三输入信号的振幅，其中，通过所述第三输入信号与所述第一电容元件和所述第二电容元件的组合补偿由 于所述第二输入信号在所述第二输入电路的输出中所引起的振幅波动。
19.一种信号驱动电路，其包括移位寄存器电路，其基于所提供的控制信号产生脉冲信号，以向多个信号线以时分方 式依次输出所产生的脉冲信号；及电平转换电路，其基于一个或多个所述脉冲信号产生驱动信号，以向多个驱动信号线 中的一个驱动信号线输出所产生的驱动信号，所述驱动信号的电压振幅等于或大于为所述 驱动信号的基础的所述脉冲信号的电压振幅， 其中，所述电平转换电路包括第一输出晶体管，其被驱动到导通以输出源自第一电源电压的电压； 第二输出晶体管，其被驱动到导通以输出源自第二电源电压的电压； 第一输入晶体管，其具有输出端，基于第一输入脉冲信号将所述第一输入晶体管驱动 到导通以输出第一电压，所述第一电压是使所述第一输出晶体管导通的驱动电压的基础；第二输入晶体管，其具有输出端，基于所述第一输入脉冲信号将所述第二输入晶体管 驱动到导通以输出第二电压，所述第二电压是使所述第二输出晶体管截止的驱动电压的基 石出；第三输入晶体管，其具有连接至所述第一输入晶体管的所述输出端的输出端，基于第 二输入脉冲信号将所述第三输入晶体管驱动到导通以输出第三电压，所述第三电压是使所 述第一输出晶体管截止的驱动电压的基础；第四输入晶体管，其具有连接至所述第二输入晶体管的所述输出端的输出端，基于所 述第二输入脉冲信号将所述第四输入晶体管驱动到导通以输出第四电压，所述第四电压是 使所述第二输出晶体管导通的驱动电压的基础；第一自举电路，其放大所述第一电压的振幅，用于将所放大的第一电压提供到所述第 一输出晶体管；及第一电压补偿电路，其基于第三输入脉冲信号产生电压变化，所述电压变化的方向与 所述第一电压中由于所述第一输入晶体管的寄生电容在所述第一输入脉冲信号的结束时 刻所引起电压波动的方向相反。
20.一种显示装置，其包括 显示部件；及显示控制部件，其具有电平转换电路，所述电平转换电路输出比所提供的一个或多个 信号的振幅大的控制信号，所述显示控制部件基于所述控制信号驱动所述显示部件， 其中，所述电平转换电路包括第一输出晶体管，其被驱动到导通以输出源自第一电源电压的电压； 第二输出晶体管，其被驱动到导通以输出源自第二电源电压的电压； 第一输入晶体管，其具有输出端，基于第一输入脉冲信号将所述第一输入晶体管驱动 到导通以输出第一电压，所述第一电压是使所述第一输出晶体管导通的驱动电压的基础；第二输入晶体管，其具有输出端，基于所述第一输入脉冲信号将所述第二输入晶体管 驱动到导通以输出第二电压，所述第二电压是使所述第二输出晶体管截止的驱动电压的基 石出；第三输入晶体管，其具有连接至所述第一输入晶体管的所述输出端的输出端，基于第 二输入脉冲信号将所述第三输入晶体管驱动到导通以输出第三电压，所述第三电压是使所 述第一输出晶体管截止的驱动电压的基础；第四输入晶体管，其具有连接至所述第二输入晶体管的所述输出端的输出端，基于所 述第二输入脉冲信号将所述第四输入晶体管驱动到导通以输出第四电压，所述第四电压是 使所述第二输出晶体管导通的驱动电压的基础；第一自举电路，其放大所述第一电压的振幅，用于将所放大的第一电压提供到所述第 一输出晶体管；及第一电压补偿电路，其基于第三输入脉冲信号产生电压变化，所述电压变化的方向与 所述第一电压中由于所述第一输入晶体管的寄生电容在所述第一输入脉冲信号的结束时 刻所引起电压波动的方向相反。
21.一种电子装置，其包括 显示部件，处理部件，其执行预定处理；及显示控制部件，其具有电平转换电路，所述电平转换电路输出比所述处理部件提供的 一个或多个信号的振幅大的控制信号，所述显示控制部件基于所述控制信号驱动所述显示 部件，其中，所述电平转换电路包括第一输出晶体管，其被驱动到导通以输出源自第一电源电压的电压； 第二输出晶体管，其被驱动到导通以输出源自第二电源电压的电压； 第一输入晶体管，其具有输出端，基于第一输入脉冲信号将所述第一输入晶体管驱动 到导通以输出第一电压，所述第一电压是使所述第一输出晶体管导通的驱动电压的基础；第二输入晶体管，其具有输出端，基于所述第一输入脉冲信号将所述第二输入晶体管 驱动到导通以输出第二电压，所述第二电压是使所述第二输出晶体管截止的驱动电压的基 石出；第三输入晶体管，其具有连接至所述第一输入晶体管的所述输出端的输出端，基于第 二输入脉冲信号将所述第三输入晶体管驱动到导通以输出第三电压，所述第三电压是使所 述第一输出晶体管截止的驱动电压的基础；第四输入晶体管，其具有连接至所述第二输入晶体管的所述输出端的输出端，基于所 述第二输入脉冲信号将所述第四输入晶体管驱动到导通以输出第四电压，所述第四电压是 使所述第二输出晶体管导通的驱动电压的基础；第一自举电路，其放大所述第一电压的振幅，用于将所放大的第一电压提供到所述第 一输出晶体管；及第一电压补偿电路，其基于第三输入脉冲信号产生电压变化，所述电压变化的方向与 所述第一电压中由于所述第一输入晶体管的寄生电容在所述第一输入脉冲信号的结束时 刻所引起电压波动的方向相反。
全文摘要
本发明涉及电平转换电路以及具有该电平转换电路的信号驱动电路、显示装置和电子装置。该电平转换电路包括第一输出晶体管；第二输出晶体管；第一输入晶体管，基于第一输入脉冲信号将第一输入晶体管驱动到导通以输出第一电压；第二输入晶体管，基于第一输入脉冲信号将第二输入晶体管驱动到导通以输出第二电压；第三输入晶体管，基于第二输入脉冲信号将第三输入晶体管驱动到导通以输出第三电压；第四输入晶体管，基于第二输入脉冲信号将第四输入晶体管驱动到导通以输出第四电压；第一自举电路；及第一电压补偿电路，其产生与电压波动的方向相反的电压变化。根据本发明，能够在实现良好形状的内部波形和输出波形的同时实现低功耗。
文档编号G09G3/20GK102111144SQ20101059601
公开日2011年6月29日 申请日期2010年12月20日 优先权日2009年12月28日
发明者丰岛良彦, 甚田诚一郎 申请人:索尼公司