全差分电平转换电路的制作方法
【专利摘要】本发明公开了一种全差分电平转换电路，包括正信号支路与负信号支路，且正信号支路与负信号支路结构特征完全相同均包括驱动端与负载端，外部全差分信号对应输入正信号支路与负信号支路的驱动端，其中，还包括耦合支路，耦合支路包括第一组有源耦合器件与第二组有源耦合器件，第一组有源耦合器件与第二组有源耦合器件均连接于正信号支路与负信号支路之间，且位于驱动端与负载端之间，第一组有源耦合器件与正信号支路的驱动端形成对耦结构，第二组有源耦合器件与负信号支路的驱动端形成对耦结构。本发明的全差分电平转换电路结构简单，可以实现低功耗、高速的应用，且大大地改善了输出信号的占空比。
【专利说明】全差分电平转换电路
【技术领域】
[0001 ] 本发明涉及集成电路领域，更具体地涉及一种全差分电平转换电路【背景技术】
[0002]在一些高速应用场合需要把高速信号的CMOS (互补型金属氧化物半导体)电平降低摆幅，以得到更好的工作特性。如在高速电荷泵开关控制电路中，当控制信号处于低摆幅时，可以保持电荷泵开关工作于饱和区，得到恒定充放电流，且可降低信号沿建立时间并减小开关管电荷馈通；在高速、超高速差分数据信号处理电路中，低摆幅信号可以降低功耗，降低信号沿建立时间增大输入线性范围。因此各种电平转换电路在各种高速应用场合得到广泛的应用。
[0003]现有的全差分电平转换电路如图1所示结构。如图所示，现有的全差分电平转换电路包括正信号支路与负信号支路，且正信号支路与负信号支路结构特征完全相同均包括驱动端与负载端，外部全差分信号对应输入正信号支路与负信号支路的驱动端；全差分信号INP输入正信号支路的驱动端，经正信号支路转换后，在正信号支路的负载端输出全差分信号0UTN;全差分信号INN输入负信号支路的驱动端，经负信号支路转换后，在正信号支路的负载端输出全差分信号0UTP。正信号支路的驱动端由场效应管M11、M12组成，其负载端由场效应管M13、M14组成；负信号支路的驱动端由场效应管M16、M15组成，其负载端由场效应管M17、M18组成；各场效应管的具体连接关系如图1所示，在此不再细述。该全差分电平转换电路的工作过程为:对于正信号支路，当输入全差分信号INP为低电平时,场效应管Mll导通，场效应管M12断开，因为负载端的场效应管M13断开，即只有二极管连接的N型场效应管M14作为负载，使得场效应管Mll并非如标准CMOS反相器一样将输出信号OUTN拉高至电源电压VDD，而是将场效应管Mll上的电压通过场效应管M14分压得到非电源电压的高摆幅电平；当输入信号INP为高电平时，场效应管Mll断开，场效应管M12导通，因为负载端的场效应管M14断开，即只有二极管连接的P型场效应管M13作为负载，使得场效应管M12并非如标准CMOS反相器一样将输出OUTP拉低至地，而将场效应管M12上的电压通过场效应管M13分压得到非地的低摆幅电平。最终OUTN得到一中间电平。对于负信号支路分析相同，得到输入输出波形如图2。
[0004]但上述全差分电平转换电路，由于存在场效应管Mil、M12以及M16、M15随着工艺角改变的失配，使得该电路对输出负载点0UTN/0UTP充放电流不一致，使得输出信号上升下降沿斜率差别(如图2所示波形)，从而导致输出信号占空比恶化。
[0005]因此，有必要提供一种改进的全差分电平转换电路来克服上述缺陷。
【发明内容】
[0006]本发明的目的是提供一种全差分电平转换电路，该全差分电平转换电路结构简单，可以实现低功耗、高速的应用，且大大地改善了输出信号的占空比。
[0007]为实现上述目的，本发明提供一种全差分电平转换电路，包括正信号支路与负信号支路，且所述正信号支路与负信号支路结构特征完全相同均包括驱动端与负载端，外部全差分信号对应输入所述正信号支路与负信号支路的驱动端，且所述正信号支路与负信号支路将对应的外部全差分信号进行电平转换后经负载端输出转换后的伪差分信号，其中，还包括耦合支路，所述耦合支路包括第一组有源耦合器件与第二组有源耦合器件，所述第一组有源耦合器件与第二组有源耦合器件均连接于所述正信号支路与负信号支路之间，且位于所述驱动端与负载端之间，所述第一组有源耦合器件与所述正信号支路的驱动端形成对耦结构，所述第二组有源耦合器件与所述负信号支路的驱动端形成对耦结构。
[0008]较佳地，所述正信号支路的驱动端包括第一场效应管与第二场效应管，且所述第一场效应管为P型场效应管，第二场效应管为N型场效应管，所述第一场效应管与第二场效应管的栅极共同连接并连接外部全差分信号的一个输入端，所述第一场效应管与第二场效应管的漏极共同连接并连接正信号支路的输出端，所述第一场效应管的源极与外部电源连接，所述第二场效应管的源极接地。
[0009]较佳地，所述第一组有源耦合器件包括第三场效应管与第四场效应管，且所述第四场效应管为P型场效应管，第三场效应管为N型场效应管，所述第三场效应管与第四场效应管的漏极均与所述正信号支路的第一场效应管漏极连接，所述第三场效应管与第四场效应管的栅极均与所述负信号支路的第一场效应管漏极连接，所述第三场效应管的源极接地，所述第四场效应管的源极与外部电源连接；所述第二组有源耦合器件包括第五场效应管与第六场效应管，且所述第六场效应管为P型场效应管，第五场效应管为N型场效应管，所述第五场效应管与第六场效应管的漏极均与所述负信号支路的第一场效应管漏极连接，所述第五场效应管与第六场效应管的栅极均与所述正信号支路的第一场效应管漏极连接，所述第五场效应管的源极接地，所述第六场效应管的源极与外部电源连接。
[0010]较佳地，所述负载端包括第七场效应管与第八场效应管，且所述第七场效应管为P型场效应管，所述第八场效应管为N型场效应管；所述第七场效应管的栅极、漏极与所述第八场效应管的栅极、漏极共同连接并与所述第一场效应管和所述第二场效应管的漏极共同连接，所述第七场效应管的源极与外部电源连接，所述第八场效应管的源极接地，且所述第七场效应管与第八场效应管的漏极共同输出电平转换后的伪差分信号。
[0011]较佳地，所述负载端为第七场效应管，且所述第七场效应管为P型场效应管，所述第七场效应管的栅极与漏极共同连接且与所述第一场效应管和所述第二场效应管的漏极共同连接，其源极与外部电源连接，且所述第七场效应管的漏极输出电平转换后的伪差分信号。
[0012]较侍地，所述负载端为第八场效应管，且所述第八场效应管为N型场效应管，所述第八场效应管的栅极与漏极共同连接且与所述第一场效应管和所述第二场效应管的漏极共同连接，其源极接地，且所述第八场效应管的漏极输出电平转换后的伪差分信号。
[0013]与现有技术相比，本发明的全差分电平转换电路由于还包括耦合支路，所述耦合支路包括第一组有源耦合器件与第二组有源耦合器件，所述第一组有源耦合器件与第二组有源耦合器件均连接于所述正信号支路与负信号支路之间，且位于所述驱动端与负载端之间，所述第一组有源耦合器件与所述正信号支路的驱动端形成对耦结构，所述第二组有源耦合器件与所述负信号支路的驱动端形成对耦结构；使得在进行电平转换过程中，所述第一组有源耦合器件与第二组有源耦合器件可抵消所述正信号支路与负信号支路驱动端的工艺角的变化，改善输出信号的占空比，实现本发明全差分电平转换电路在低功耗、高速的信号处理过程中的应用。
[0014]通过以下的描述并结合附图，本发明将变得更加清晰，这些附图用于解释本发明。【专利附图】
【附图说明】
[0015]图1为现有技术的全差分电平转换电路的电路结构图。
[0016]图2为图1所示电路的波形图。
[0017]图3为本发明全差分电平转换电路的结构框图。
[0018]图4为本发明的全差分电平转换电路的第一实施例的电路结构图。
[0019]图5为图4所示电路的波形图。
[0020]图6为本发明的全差分电平转换电路的第二实施例的电路结构图。
[0021]图7为图6所示电路的波形图。
[0022]图8为本发明的全差分电平转换电路的第三实施例的电路结构图。
[0023]图9为图8所示电路的波形图。
【具体实施方式】
[0024]现在参考附图描述本发明的实施例，附图中类似的元件标号代表类似的元件。如上所述，本发明提供了一种全差分电平转换电路，该全差分电平转换电路结构简单，可以实现低功耗、高速的应用，且大大地改善了输出信号的占空比。
[0025]请参考图3，图3为本发明全差分电平转换电路的结构框图。如图所示，本发明的全差分电平转换电路包括正信号支路、耦合支路与负信号支路，且所述正信号支路与负信号支路结构特征完全相同均包括驱动端与负载端；外部全差分信号对应输入所述正信号支路与负信号支路的驱动端，其中，外部全差分信号INP输入正信号支路的驱动端，经正信号支路转换后，在正信号支路的负载端输出伪差分信号0UTN，外部全差分信号INN输入负信号支路的驱动端，经负信号支路转换后，在正信号支路的负载端输出伪差分信号OUTP ;所述耦合支路连接于所述正信号支路与负信号支路之间，且位于所述驱动端与负载端之间，且所述耦合支路与所述正信号支路的驱动端及负信号支路的驱动端形成对耦结构，从而可抵消所述正信号支路与负信号支路驱动端的工艺角的变化，改善输出信号的占空比。
[0026]具体地，请结合参考图4与图5，描述本发明全差分电平转换电路的第一实施例。所述正信号支路的驱动端包括第一场效应管Ml与第二场效应管M2，且所述第一场效应管Ml为P型场效应管，第二场效应管M2为N型场效应管；所述第一场效应管Ml与第二场效应管M2的栅极共同连接并连接外部全差分信号的一个输出端，所述外部全差分信号的一个输出端输出全差分信号INP至所述正信号支路的驱动端；所述第一场效应管Ml与第二场效应管M2的漏极共同连接并连接正信号支路的输出端，且该输出端输出经所述正信号支路转换后的信号OUTN ;所述第一场效应管Ml的源极与外部电源VDD连接，所述第二场效应管M2的源极接地。所述正信号支路的结构特征与所述负信号支路的结构特征完全相同，即所述负信号支路的驱动端也包括第一场效应管Ml'与第二场效应管M2'，所述外部全差分信号的另一个输出端输出全差分信号INN至所述负信号支路的驱动端，具体如图4所示，不再细述。所述耦合支路包括第一组有源耦合器件与第二组有源耦合器件；其中，所述第一组有源耦合器件与第二组有源耦合器件均连接于所述正信号支路与负信号支路之间，且位于所述驱动端与负载端之间，所述第一组有源耦合器件与所述正信号支路的驱动端形成对耦结构，所述第二组有源耦合器件与所述负信号支路的驱动端形成对耦结构。具体地，所述第一组有源耦合器件包括第三场效应管M3与第四场效应管M4，且所述第四场效应管M4为P型场效应管，第三场效应管M3为N型场效应管，所述第三场效应管M3与第四场效应管M4的漏极均与所述正信号支路的第一场效应管Ml的漏极连接，所述第三场效应管M3与第四场效应管M4的栅极均与所述负信号支路的第一场效应管Ml'的漏极连接，所述第三场效应管M3的源极接地，所述第四场效应管M4的源极与外部电源VDD连接；由上述可知，所述第一组有源耦合器件与所述正信号支路的驱动端形成对耦结构；所述第二组有源耦合器件包括第五场效应管M5与第六场效应管M6，且所述第六场效应管M6为P型场效应管，第五场效应管M5为N型场效应管，所述第五场效应管M5与第六场效应管M6的漏极均与所述负信号支路的第一场效应管Ml'的漏极连接，所述第五场效应管M5与第六场效应管M6的栅极均与所述正信号支路的第一场效应管Ml的漏极连接，所述第五场效应管M5的源极接地，所述第六场效应管M6的源极与外部电源VDD连接；由上述可知，所述第二组有源耦合器件与所述负信号支路的驱动端形成对耦结构。所述正信号支路的负载端包括第七场效应管M7与第八场效应管M8，且所述第七场效应管M7为P型场效应管，所述第八场效应管M8为N型场效应管；所述第七场效应管M7的栅极、漏极与第八场效应管M8的栅极、漏极共同连接并与所述第一场效应管Ml的漏极连接，所述第七场效应管M7的源极与外部电源VDD连接，所述第八场效应管M8的源极接地，且所述第七场效应管M7与第八场效应管M8的漏极即为所述正信号支路的输出端，而输出电平转换后的伪差分信号OUTN。所述正信号支路的结构特征与所述负信号支路的结构特征完全相同，即所述负信号支路的负载端也包括第七场效应管M7'与第八场效应管M8'，所述负信号支路的输出端输出伪差分信号OUTP具体如图4所示，不再细述。
[0027]下面结合图4与图5描述本发明第一实施例的工作过程。对于正信号支路，当输入外部全差分信号INP为低电平时，驱动端为P型管的第一场效应管Ml导通，为N型管的第二场效应管M2关闭；而负载端，P型管的第七场效应管M7关闭，而N型管的第八场效应管M8导通，使得仅有二极管连接的N型管的第八场效应管M8作为负载；而第一场效应管Ml并非如标准CMOS反相器一样将输出伪差分信号OUTN拉高至电源电压VDD,而是将第一场效应管Ml上的电压通过第八场效应管M8分压得到非电源的高摆幅电平(如图4所示)；当输入全差分信号INP为高电平时，驱动端为P型管的第一场效应管Ml关闭，为N型管的第二场效应管M2导通；而负载端，P型管的第七场效应管M7导通，而N型管的第八场效应管M8关闭，使得仅有二极管连接P型管的第七场效应管M7作为负载；而第二场效应管M2并非如标准CMOS反相器一样将输出伪差分信号OUTN拉低至地,而是将第二场效应管M2上的电压通过第七场效应管M7分压得到非地的低摆幅电平(如图5所示)。最终使得输出的全差分信号OUTN得到一中间电平。对于负信号支路对外部全差分信号INN的转换过程也相同，最终输出伪差分信号0UTP，得到输入输出波形如图5，在此不再细述。在上述转换过程中，由于在正信号支路与负支路之间连接有第一组有源耦合器件及第二组有源耦合器件，使正信号支路与负信号支路相互耦合，输入此电路的全差分信号INN/INP，经过相互耦合的两条支路变为输出有关联的伪差分信号0UTN/0UTP，改善了因工艺角变化引起的占空比失真；其中，所述第一组有源耦合器件的第三场效应管M3与第四场效应管M4与所述正信号支路的驱动端的第一场效应管Ml与第二场效应管M2形成对耦结构，而所述第二组有源耦合器件的第五场效应管M5与第六场效应管M6与所述负信号支路的驱动端的第一场效应管Ml，与第二场效应管M2'形成对耦结构；且所述耦合支路的各场效应管的类型与其对应的驱动端的场效应管的类型相同，但尺寸为驱动端场效应管的1/2、1/3或者1/4 ;工艺角的改变使得驱动端的各场效应管对各自的跨导(gm)发生变化，而由于一组耦合有源耦合器件的场效应管的连接方式与对应的驱动端的场效应管对藕，或者说一组有源耦合器件对于相应的驱动端的场效应管形成正反馈类似锁存机制，从而在一定程度上保持信号原始状态而不过度受到gm变化的影响，即抵消了驱动端场效应管工艺角的变化，使得信号上升、下降沿保持相同斜率而不会因为gm变化导致失配，使得差分信号交越点保持在上摆幅与下摆幅中间，因而改善输出伪差分信号占空比。
[0028]请再结合参考图6与图7，描述本发明第二实施例。如图所示，本实施例与第一实施例的差别仅在于，所述正信号支路的负载端只包括第七场效应管M7，相应地，所述负信号支路物负载端只包括第七场效应管M7'。其它均与所述第一实施例完全相同，在本实施例中，由于负载端仅有第七场效应管M7/M7/，而使得输出信号0UTN/0UTP的上边界为电源电压VDD，下边界为转换后的中间电平，输出波形如图7所示；具体转换过程与原理与第一实施例相同，在此不再细述。
[0029]请再结合参考图8与图9，描述本发明第二实施例。如图所示，本实施例与第一实施例的差别仅在于，所述正信号支路的负载端只包括第八场效应管M8，相应地，所述负信号支路物负载端只包括第八场效应管M8'。其它均与所述第一实施例完全相同，在本实施例中，由于负载端仅有第八场效应管M8/M8'，而使得输出信号0UTN/0UTP的下边界为0，上边界为转换后的中间电平，输出波形如图9所示；具体转换过程与原理与第一实施例相同，在此不再细述。
[0030]以上结合最佳实施例对本发明进行了描述，但本发明并不局限于以上揭示的实施例，而应当涵盖各种根据本发明的本质进行的修改、等效组合。
【权利要求】
1.一种全差分电平转换电路，包括正信号支路与负信号支路，且所述正信号支路与负信号支路结构特征完全相同均包括驱动端与负载端，外部全差分信号对应输入所述正信号支路与负信号支路的驱动端，且所述正信号支路与负信号支路将对应的外部全差分信号进行电平转换后经负载端输出转换后的伪差分信号，其特征在于，还包括耦合支路，所述耦合支路包括第一组有源耦合器件与第二组有源耦合器件，所述第一组有源耦合器件与第二组有源耦合器件均连接于所述正信号支路与负信号支路之间，且位于所述驱动端与负载端之间，所述第一组有源耦合器件与所述正信号支路的驱动端形成对耦结构，所述第二组有源耦合器件与所述负信号支路的驱动端形成对耦结构。
2.如权利要求1所述的全差分电平转换电路，其特征在于，所述正信号支路的驱动端包括第一场效应管与第二场效应管，且所述第一场效应管为P型场效应管，第二场效应管为N型场效应管，所述第一场效应管与第二场效应管的栅极共同连接并连接外部全差分信号的一个输入端，所述第一场效应管与第二场效应管的漏极共同连接并连接正信号支路的输出端，所述第一场效应管的源极与外部电源连接，所述第二场效应管的源极接地。
3.如权利要求2所述的全差分电平转换电路，其特征在于，所述第一组有源耦合器件包括第三场效应管与第四场效应管，且所述第四场效应管为P型场效应管，第三场效应管为N型场效应管，所述第三场效应管与第四场效应管的漏极均与所述正信号支路的第一场效应管漏极连接，所述第三场效应管与第四场效应管的栅极均与所述负信号支路的第一场效应管漏极连接，所述第三场效应管的源极接地，所述第四场效应管的源极与外部电源连接；所述第二组有源耦合器件包括第五场效应管与第六场效应管，且所述第六场效应管为P型场效应管，第五场效应管为N型场效应管，所述第五场效应管与第六场效应管的漏极均与所述负信号支路的第一场效应管漏极连接，所述第五场效应管与第六场效应管的栅极均与所述正信号支路的第一场效应管漏极连接，所述第五场效应管的源极接地，所述第六场效应管的源极与外部电源连接。
4.如权利要求3所述的全差分电平转换电路，其特征在于，所述负载端包括第七场效应管与第八场效应管，且所述第七场效应管为P型场效应管，所述第八场效应管为N型场效应管；所述第七场效应管的栅极、漏极与第八场效应管的栅极、漏极共同连接并与所述第一场效应管的漏极连接，所述第七场效应管的源极与外部电源连接，所述第八场效应管的源极接地，且所述第七场效应管与第八场效应管的漏极共同输出电平转换后的伪差分信号。
5.如权利要求3所述的全差分电平转换电路，其特征在于，所述负载端为第七场效应管，且所述第七场效应管为P型场效应管，所述第七场效应管的栅极与漏极共同连接且与第一场效应管的漏极连接，其源极与外部电源连接，且所述第七场效应管的漏极输出电平转换后的伪差分信号。
6.如权利要求3所述的全差分电平转换电路，其特征在于，所述负载端为第八场效应管，且所述第八场效应管为N型场效应管，所述第八场效应管的栅极与漏极共同连接且与第一场效应管的漏极连接，其源极接地，且所述第八场效应管的漏极输出电平转换后的伪差分信号。
【文档编号】H03K19/0185GK103762972SQ201410019164
【公开日】2014年4月30日 申请日期:2014年1月16日 优先权日:2014年1月16日
【发明者】张子澈, 邹铮贤 申请人:四川和芯微电子股份有限公司