显示控制驱动器与其测试方法

专利名称：显示控制驱动器与其测试方法
技术领域：
本发明涉及一种显示装置，尤其涉及一种用于驱动显示面板的显示控制驱动器，以及此显示控制驱动器的测试方法。
背景技术：
图IA为说明传统显示控制驱动器组成的方框示意图。请参照图1A，此传统显示控制驱动器(Display Controller Driver) 100连接至外部的处理器110与显示面板140。显示控制驱动器100包括系统接口电路(System Interface Circuit) 120、存储器控制电路(Memory Control Circuit) 122、影像数据存储器(Image Data Memory) 124、时序控制电路(Timing Control Circuit) 126、移位寄存器(Shift Register) 128、数据线驱动电路(Data Line Driving Circuit) 130、灰阶电压产生电路(Grayscale Voltage GeneratingCircuit) 132与栅极线驱动电路(Gate Line Driving Circuit) 134。系统接口电路120率禹接到外部的处理器110，而数据线驱动电路130与栅极线驱动电路134则是耦接到显示面板140。当显示控制驱动器100操作在正常操作模式(Normal Operation Mode)时,处理器110将显示数据经系统接口电路120传送给存储器控制电路122。存储器控制电路122将显示数据暂存于影像数据存储器124。处理器110将控制信号经由系统接口电路120传送给时序控制电路126。而时序控制电路126则是按时序对存储器控制电路122、移位寄存器128、数据线驱动电路130、栅极线驱动电路134与灰阶电压产生电路132发出对应的控制信号。控制流程如下，时序控制电路126经由存储器控制电路122将影像数据从影像数据存储器124读出，并且由时序控制电路126将影像数据传送到移位寄存器128。移位寄存器128依据时序控制电路126的锁存脉冲，将影像数据进行闩锁并传送到数据线驱动电路130。而时序控制电路126亦按一预定时序发出控制信号控制数据线驱动电路130与栅极线驱动电路134，用以将影像数据传送到显示面板140的像素中，据以显示对应的影像。显示控制驱动器100正常操作流程时序图(Timing Diagram)则如图IB所示。当第一列(row)的显示数据由影像数据存储器124读出且输入至移位寄存器128后，时序控制电路126发出数据线驱动电路的拴锁使能信号将第一列显示数据储存至数据线驱动电路130，而后时序控制电路126再发出数据线驱动电路的输出使能信号将第一列显示数据从数据线驱动电路130输出至显示面板140进行显示。在数据线驱动电路130输出第一列显示数据的同时，第二列显示数据将由影像数据存储器124读出并传送至移位寄存器128。在下一个显示线周期，数据线驱动电路130将输出第二列显示数据。所有的显示数据依照上述的时序经数据线驱动电路130输出至显示面板140。当显示控制驱动器100进行测试操作时，显示控制驱动器100操作在测试操作模式(Test Operation Mode),而外部的处理器110 (例如测试平台)要先通过系统接口电路120与存储器控制电路122将测试样式(Test Pattern)事先写入影像数据存储器124，以便对影像数据存储器124进行测试。也就是说，在测试操作模式中，外部的处理器110会测试影像数据(即测试样式)是否可以正确的储存于影像数据存储器124内。上述测试模式，请参照图1C，整个测试样式的传送路径包括写入路径112与读出路径114。写入路径112包括从处理器110经由系统接口电路120、存储器控制电路122到影像数据存储器124。读出路径114则是从影像数据存储器124经由存储器控制电路122、系统接口电路120到处理器110。测试样式将经由写入路径112储存至影像数据存储器124，再从影像数据存储器124读出，经由读出路 径114传送至处理器110(例如测试平台)后进行判断。为说明整个测试的流程请参照图1D。首先，如步骤S210，外部的处理器110经由写入路径112将测试样式写入影像数据存储器124。而后，如步骤S220，外部的处理器110经由读出路径114(经系统接口电路120)将测试样式从影像数据存储器124读出。接着，如步骤S230，外部的处理器110会对从影像数据存储器124中所读出的测试样式进行判断是否与预期的样式一致。若未与预期的样式一致则未通过测试，则如步骤S250，结束此测试流程。如与预期的样式一致则通过测试，则接着如步骤S240判断是否为最后一个测试样式。若步骤S240判断是最后一个测试样式，则如步骤S250，结束此测试流程。若步骤S240判断不是最后一个测试样式，则回到步骤S210针对下一个测试样式进行测试。图2A是处理器110对一解析度为QVGA (即240X320)的显示控制驱动器100做写入测试样式和读出测试样式的时序示意图，上半部为写入时序示意图，而下半部为读出时序示意图。图2A中CSX、WRX、D/CX和RDX是处理器110对显示控制驱动器100发出的控制信号。D则是连接于处理器110与显示控制驱动器100之间的双向数据总线。控制信号CSX是芯片选择信号，控制信号WRX是写入使能信号，控制信号D/CX用来指出目前双向数据总线D的信号是“指令”或是“数据”，而控制信号RDX是读出使能信号。当写入测试样式时，由处理器110对显示控制驱动器100发出指令(图2A中标示为“COMMAND”)和测试样式(图2A中标示为“DATA”)。当读出测试样式时，则是显示控制驱动器100对处理器110送出之前写入的测试样式。下述的写入周期(Write Cycle)是指写入一个指令或数据所需的时间，而读取周期(Read Cycle)则是读出一笔数据的时间。图2A中标示为“DUMMY”者则是表示此笔数据是多余的，并非真正的数据。对一传统QVGA解析度的显示控制驱动器100，写入周期是65纳秒(ns，nanosecond)、读取的周期是450纳秒。如果以两个测试样式为例，则执行一次测试模式操作所须的时间可由下列算式得知大约是79毫秒(ms, millisecond)[65 X (320 X 240+1) +65+ (320 X 240+1) X 450] X 2 = 79105160ns图2B是处理器110对一解析度为WVGA (即480X864)的显示控制驱动器100做写入测试样式和读出测试样式的时序示意图，上半部为写入时序示意图，而下半部为读出时序示意图。图2B可以参照图2A的相关说明。当写入测试样式时，由处理器110对显示控制驱动器100发出指令(图2B中标示为“COMMAND”)和测试样式(图2B中标示为“DATA”)。当读出测试样式时，则是显示控制驱动器100对处理器110送出之前写入的测试样式。对传统WVGA解析度的显示控制驱动器100，写入周期是33纳秒、读取的周期是400纳秒。如果以两个测试样式为例，则执行一次测试模式操作所须的时间可由下列算式得知大约是359毫秒(ms)[33 X (864 X 480+1) +65+ (864 X 480+1) X 400] X 2 = 359148452ns在上述的传统显示控制驱动器架构中，当对显示控制驱动器100进行测试操作时，因接口传输的通信协议与共用同一传输通道(即双向数据总线D)的限制将无法降低测试时间。

发明内容
本发明提供一种显示控制驱动器与其测试方法，以缩短测试时间。本发明实施例提出一种显示控制驱动器，包括影像数据存储器、时序控制电路以及数据线驱动电路。影像数据存储器用以储存数据。时序控制电路从该影像数据存储器获得所述数据。数据线驱动电路耦接至时序控制电路以接收所述数据，并经由该显示控制驱 动器的至少一数据线输出端输出对应所述数据的灰阶电压信号。于测试操作模式下，时序控制电路还将来自于影像数据存储器的所述数据传输至该显示控制驱动器的至少一测试输出端口。本发明实施例提出一种显示控制驱动器的测试方法。其中，该显示控制驱动器包括时序控制电路、影像数据存储器以及数据线驱动电路。该测试方法包括储存数据于该影像数据存储器；从该影像数据存储器将所述数据传输至该时序控制电路；从该时序控制电路将所述数据传输至该数据线驱动电路，其中该数据线驱动电路经由该显示控制驱动器的至少一数据线输出端输出对应所述数据的灰阶电压信号；以及于一测试操作模式下，从该时序控制电路将来自于该影像数据存储器的所述数据传输至该显示控制驱动器的至少一测试输出端口。在本发明的一实施例中，上述的时序控制电路还包括至少一输出端以耦接至所述至少一测试输出端口。于该测试操作模式下，该时序控制电路经由所述至少一输出端将来自于该影像数据存储器的所述数据传输至所述至少一测试输出端口。在本发明的一实施例中，上述的显示控制驱动器还包括系统接口电路。系统接口电路于该显示控制驱动器与外部的一处理器之间提供一通信接口。其中，该处理器通过该系统接口电路将所述数据储存至该影像数据存储器。在本发明的一实施例中，上述的显示控制驱动器还包括耦接于该系统接口电路与该影像数据存储器之间的存储器控制电路。其中，该处理器通过系统接口电路与存储器控制电路将所述数据储存至影像数据存储器，而且时序控制电路通过存储器控制电路取得将来自于影像数据存储器的所述数据。在本发明的一实施例中，上述的系统接口电路耦接至所述至少一测试输出端口。于测试操作模式下，时序控制电路经由系统接口电路将来自于影像数据存储器的所述数据传输至所述至少一测试输出端口。在本发明的一实施例中，当显示控制驱动器操作在一正常操作模式时，所述至少一测试输出端口为关闭状态，不对外输出任何信号。基于上述，当显示控制驱动器操作在测试操作模式时，因为对于数据(测试样式)的写入路径与读出路径是不同的传输路径，因此本发明实施例所述显示控制驱动器可大幅缩短测试时间。为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。


图IA为说明传统显示控制驱动器组成的方框示意图。图IB为说明图IA所示显示控制驱动器于正常操作模式下的信号时序示意图。图IC为说明图IA所示显示控制驱动器于测试操作模式下的测试样式传送路径示意图。图ID为说明图IC所示测试操作模式的流程示意图。图2A是说明图IC所示处理器对解析度为QVGA (240 X 320)的显示控制驱动器进 行写入测试样式和读出测试样式的时序示意图。图2B是说明图IC所示处理器对解析度为WVGA (480 X 864)的显示控制驱动器进行写入测试样式和读出测试样式的时序示意图。图3A为依照本发明实施例说明一种显示控制驱动器的方框示意图。图3B为依照本发明实施例说明图3A所示显示控制驱动器于测试操作模式下的测试样式传送路径示意图。图4A为依照本发明实施例说明对图3B所示显示控制驱动器做写入测试样式和读出测试样式的流程示意图。图4B为依照本发明实施例说明图3B所示显示控制驱动器于测试操作模式下的信号时序示意图。图5A为依照本发明另一实施例说明显示控制驱动器于测试操作模式下的测试样式传送路径示意图。图5B为依照本发明另一实施例说明图5A所示显示控制驱动器于测试操作模式下的信号时序示意图。附图标记100、300、500 :显示控制驱动器110、310、510 :处理器112:写入路径114:读出路径120、320、520 :系统接口电路122、322、522 :存储器控制电路124、324、524 :影像数据存储器126、326、526 :时序控制电路128、328、528 :移位寄存器130、330、530 :数据线驱动电路132、332、532 :灰阶电压产生电路134、334、534 :栅极线驱动电路140、340、540 :显示面板312,512 :测试样式的写入路径350、550 :测试输出端口βδ νβδΟρδδΟρδδΟη :输出端352,552 :测试样式的读出路径
410 422、560 572 :标号COMMAND :指令CSX、WRX、D/CX、RDX :控制信号D :双向数据总线DATA :测试样式Data Output [O]、Data Output [η]:数据输出位兀S210 S250、S410 S470 :步骤
具体实施例方式请参照图3Α，为本发明实施例所提出显示控制驱动器架构的方框示意图。此显不控制驱动器(Display Controller Driver) 300 包括系统接口电路(System InterfaceCircuit) 320、存储器控制电路(Memory Control Circuit) 322、影像数据存储器(ImageData Memory) 324、时序控制电路(Timing Control Circuit) 326、移位寄存器(ShiftRegister) 328、数据线驱动电路(Data Line Driving Circuit) 330、灰阶电压产生电路(Grayscale Voltage Generating Circuit) 332 与栅极线驱动电路(Gate Line DrivingCircuit) 3340系统接口电路320耦接到外部的处理器310。数据线驱动电路330与栅极线驱动电路334可以被耦接到显示面板340或是外部测试平台的量测仪器。在正常操作模式中，显示控制驱动器300连接到一处理器310与一显示面板340，此处理器310与显示面板340可为显示装置、手持式电子装置(例如手机或个人数字助理PDA等)或其他电子装置中的内部处理装置与显示装置。数据线驱动电路330将时序控制电路326所提供的显示数据转换为对应的灰阶电压信号，并且经由显示控制驱动器300的多个数据线输出端将所述灰阶电压信号输出给显示面板340。在测试操作模式中，此处理器310亦可为外部测试平台的处理器。在此实施例中，显示控制驱动器300还包括至少一测试输出端口 350。时序控制电路326还包括对应的输出端以耦接至显示控制驱动器300的测试输出端口 350。时序控制电路326可以经由测试输出端口 350输出数据至显示控制驱动器300的外部。此测试输出端口 350可以是在既有的输出端中选择一或部分的输出端作为此测试输出端口 350，或是额外新增的输出端口，都属本实施例的范畴。在一实施例中，此测试输出端口 350可包括具有多位元的输出端SSO1NSSOn，例如图3A中标示的数据输出位元Data Output
DataOutput [η]，分别对应到输出端35(^ 350η，其中η为整数。前述位元数量η可视设计上的条件而定，使测试输出端口 350具有不同的输出端数量。当显示控制驱动器300操作在正常操作模式(Normal Operation Mode)时,夕卜部的处理器310将显示数据经系统接口电路320传送给存储器控制电路322。存储器控制电路322将显示数据暂存于影像数据存储器324。而时序控制电路326则是按时序对存储器控制电路322、移位寄存器328、数据线驱动电路330、栅极线驱动电路334与灰阶电压产生 电路332发出控制信号。例如，时序控制电路326发出控制信号，将影像数据从影像数据存储器324经由存储器控制电路322读出至时序控制电路326，并且从时序控制电路326将影像数据传送到移位寄存器328。移位寄存器328依据时序控制电路326的锁存脉冲，将影像数据进行闩锁并传送到数据线驱动电路330。而时序控制电路326更进一步控制数据线驱动电路330与栅极线驱动电路334，用以将影像数据传送到显示面板340的像素中，据以显示对应的影像。在正常操作模式时，关闭测试输出端口 350，此时显示控制驱动器300的测试输出端口350为关闭状态,不对外输出任何信号。
当对显示控制驱动器300进行测试操作时，显示控制驱动器300操作在测试操作模式(Test Operation Mode)。在测试操作模式中，夕卜部测试平台(处理器310)将对影像数据存储器324进行测试，以测试影像数据或测试样式(Test Pattern)是否可以正确地储存于影像数据存储器324内。图3B为依照本发明实施例说明图3A所示显示控制驱动器300于测试操作模式下的测试样式传送路径示意图。于上述测试操作模式中，请参照图3B，测试样式的传送路径包括写入路径312与读出路径352。测试样式的写入路径312包括从处理器310经由系统接口电路320、存储器控制电路322到影像数据存储器324。测试样式的读出路径352则是从影像数据存储器324经由存储器控制电路322、时序控制电路326到测试输出端口 350。外部测试平台的量测仪器(例如处理器310或是其他电路)从测试输出端口 350读出测试样式后进行判断是否通过测试。在整个测试操作过程中，因利用不同的传输通道312与352，故可以不需要考虑传输接口的通信协议使测试时间得以降低。请参照图4A，为依照本发明实施例说明对图3B所示显示控制驱动器300做写入测试样式和读出测试样式的流程示意图。首先，如步骤S410，经由写入路径312将第一个测试样式写入影像数据存储器324。而后，如步骤S420，例如，由处理器310下指令将显示控制驱动器300启动，并且使显示控制驱动器300切换到测试操作模式，例如下指令“Sle印out”、“Display on”和“Turn on test mode”。接着，如步骤S430,经由读出路径352 (经由时序控制电路326)将测试样式的一列(Row)数据从影像数据存储器324中读出，同时通过时序控制电路326与测试输出端口 350将测试样式输出至显示控制驱动器300外。接着，如步骤S440，外部测试平台的量测仪器(例如处理器310或是其他电路)判断经由时序控制电路326从影像数据存储器324中所读出的测试样式是否与预期的样式一致。若未与预期的样式一致则未通过测试，则如步骤S470，结束此测试流程。如果步骤S440判断测试输出端口 350所输出的测试样式与预期的样式一致则通过测试，则接着如步骤S450判断是否为最后测试样式的最后一列，若是，则如步骤S470，结束此测试流程。若步骤S450判断不是最后测试样式的最后一列，则进行步骤S460，处理器310经由写入路径312写入另一个测试样式的下一列数据到影像数据存储器324，并且接着回到步骤S430以便进行下一列的测试。对图3B所示显示控制驱动器300于测试操作模式下做写入测试样式和读出测试样式的信号时序示意图则如图4B所示。时序控制电路326通过存储器控制电路322将一列的测试样式由影像数据存储器324中读出后输入至移位寄存器328，同时将此列的测试样式通过时序控制电路326与测试输出端口 350输出至显示控制驱动器300外部做样式比对。当每一列的测试样式传送至移位寄存器328后,下一个测试样式(Next Test Pattern)的一列数据也同时通过写入路径312储存到影像数据存储器324。如图4B所示，目前测试样式(以下称为第一测试样式)中的第一列数据(如标号410)由时序控制电路326输入至移位寄存器328时，测试输出端口 350亦将第一测试样式中的第一列数据410输出至外部测试平台的量测仪器(例如处理器310或是其他电路)做样式比对。而后，下一个测试样式(以下称为第二测试样式)中的第一列数据(如标号420)通过写入路径312储存到影像数据存储器324内。在此同时，时序控制电路326依序将第一测试样式中的第二列数据(如标号412)输入移位寄存器328，以及通过测试输出端口 350将第一测试样式中的第二列数据412输出至外部测试平台的量测仪器(例如处理器310或是其他电路)做样式比对。
以此类推，下一个测试样式(第二测试样式)的第二列数据(如标号422)通过写入路径312储存到影像数据存储器324内，同时时序控制电路326将第一测试样式中的第三列数据输入移位寄存器328，以及通过测试输出端口 350将第一测试样式中的第三列数据输出至外部测试平台的量测仪器(例如处理器310或是其他电路)做样式比对。依照上述的时序，将测试样式所有列的数据都完成写入与读出比对。综上所述，当显示控制驱动器300操作在测试操作模式时，对于测试数据(测试样式)的传输，是采用不同的传输路径312与352。因此，可以不需要考虑显示控制驱动器300的传输接口的通信协议与传输通道的限制条件，这样可大幅减少测试的时间。请参照图5A，为说明本发明另一实施例所提出显示控制驱动器于测试操作模式下的测试样式传送路径示意图。此显示控制驱动器500连接到处理器510与显示面板540。而显示控制驱动器500包括系统接口电路520、存储器控制电路522、影像数据存储器524、时序控制电路526、移位寄存器528、数据线驱动电路530、灰阶电压产生电路532与栅极线驱动电路534。图5A所示实施例可以参照图3A与图3B的相关说明。不同于图3A与图3B所示实施例之处，在于此实施例中显示控制驱动器500的测试输出端口 550耦接至系统接口电路520。时序控制电路526可以经由系统接口电路520与测试输出端口 550输出数据。此测试输出端口 550可以是在既有的输出端中选择一或部分的输出端作为此测试输出端口550，或是额外新增的输出端口作为此测试输出端口 550，都属本实施例的范畴。在一实施例中，此测试输出端口 550可包括具有多位元的输出端SSO1 550n，例如图5A中标示的数据输出位元Data Output [O] Data Output [η]，分别对应到输出端SSO1 550n，其中η为整数。前述位元数量η可视设计上的条件而定，使测试输出端口 350具有不同的输出端数量。当显示控制驱动器500操作在正常操作模式时，外部的处理器510将显示数据经系统接口电路520传送给存储器控制电路522。存储器控制电路522将显示数据暂存于影像数据存储器524。而时序控制电路526则是按时序对存储器控制电路522、移位寄存器528、数据线驱动电路530、栅极线驱动电路534与灰阶电压产生电路532发出控制信号。显示控制驱动器500在正常操作模式的操作过程可以参照图3Α的相关说明，故不再赘述。在正常操作模式时关闭测试输出端口 550，使测试输出端口 550为关闭状态，不对外输出任何信号。当对显示控制驱动器500进行测试操作时，显示控制驱动器500操作在测试操作模式。显示控制驱动器500在测试操作模式的操作过程可以参照图4Α的相关说明。在测试操作模式中，外部测试平台的处理器510将对影像数据存储器524进行测试，以测试影像数据或测试样式是否可以正确地储存于影像数据存储器524内。图5Β为依照本发明另一实施例说明图5Α所示显示控制驱动器500于测试操作模式下的信号时序示意图。于上述测试模式，请参照图5Α，测试样式的传送路径包括写入路径512与读出路径552。测试样式的写入路径512包括从处理器510经由系统接口电路520、存储器控制电路522到影像数据存储器524。测试样式的读出路径552则是从影像数据存储器524经由存储器控制电路522、时序控制电路526、系统接口电路520到测试输出端口 550。外部测试平台的量测仪器(例如处理器510或是其他电路)从测试输出端口 550读出测试样式后进行判断是否通过测试。在整个测试操作过程中，因利用不同的传输通道512与552，故可以不需要考虑传输接口的通信协议使测试时间得以降低。对图5A所示显示控制驱动器500于测试操作模式下做写入测试样式和读出测试样式的信号时序示意图则如图5B所示。时序控制电路526通过存储器控制电路522将一列的测试样式由影像数据存储器524中读出后输入至移位寄存器528，同时时序控制电路526将此列的测试样式通过系统接口电路520与测试输出端口 550输出至显示控制驱动器500外部做样式比对。时序控制电路526在每个传送周期内将一次传送2笔测试数据给移位寄存器528，同时测试输出端口 550以分时多工的方式将此2笔测试数据输出。当每一列的测试样式传送至移位寄存器528后，下一个测试样式的一列数据也同时通过写入路径512储存到影像数据存储器524。如图5B所示，时序控制电路526将目前 测试样式(以下称为第一测试样式)中的第一列数据(如标号560)经由存储器控制电路522从影像数据存储器524读出，然后由时序控制电路526将第一列数据560输入至移位寄存器528，以及由时序控制电路526将第一列数据560传输至系统接口电路520。在时序控制电路526将第一列数据560输入至移位寄存器528时，系统接口电路520亦以分时多工的方式通过测试输出端口 550将第一测试样式中的第一列数据560输出至外部测试平台的量测仪器(例如处理器510或是其他电路)做样式比对。而后，下一个测试样式(以下称为第二测试样式)中的第一列数据(如标号570)通过写入路径512储存到影像数据存储器524内。在此同时,时序控制电路526依序将第一测试样式中的第二列数据(如标号562)输入移位寄存器528,以及通过测试输出端口 550将第一测试样式中的第二列数据562输出至外部测试平台的量测仪器(例如处理器510或是其他电路)做样式比对。以此类推，下一个测试样式(第二测试样式)的第二列数据(如标号572)通过写入路径512储存到影像数据存储器524内，同时时序控制电路526将第一测试样式中的第三列数据输入移位寄存器528，以及通过系统接口电路520与测试输出端口 550将第一测试样式中的第三列数据输出至外部测试平台的量测仪器(例如处理器510或是其他电路)做样式比对。依照上述的时序，将测试样式所有列的数据都完成写入与读出比对。一般而言，显不面板的画面更新率(Frames per Second, FPS)为60Hz以上，即显示控制驱动器必须每秒驱动显示面板60画面以上，亦即时序控制电路将对影像数据存储器的全部数据做每秒60次以上的读取。若将显示控制驱动器设定在画面更新率为60Hz的条件下，则一个画面的时间约为16. 6ms ;即时序控制电路在16. 6ms内将对影像数据存储器内所有的数据进行一次读取操作。运用上述实施例所提出的显示控制驱动器300或500操作在测试模式时，执行一次测试模式操作所须的时间可由以下分析得知。以QVGA(即240X320)解析度的条件下为例，假设写入周期(Write Cycle)是65纳秒(ns, nanosecond),而且以执行一次测试模式操作使用两个测试样式(Test Pattern)
为例，则执行一次测试模式操作所须的时间是
2x16.6m··+ 65χ(320><240+1) ns N 38.2ms· ·
若以WVGA (即480X864)解析度的条件下为例，假设写入周期(Write Cycle)是33纳秒(ns)，而且以执行一次测试模式操作使用两个测试样式为例，则执行一次测试模式操作所须的时间是
2x16.6ms + 33χ(864χ480+1) ns N 46.87ms· ·综上所述，QVGA解析度的传统显示控制驱动器在相同的条件下进行测试模式需79ms，而WVGA解析度的传统显示控制驱动器则需359ms。因此可以得知，上述实施例所提出的显示控制驱动器300或500可大幅缩短测试时间。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域的普通技术人员，当可作些许更动与润饰，而不脱离本发明的精神和范围。
权利要求
1.一种显示控制驱动器，包括 一影像数据存储器用于储存数据； 一时序控制电路，从该影像数据存储器获得所述数据；以及 一数据线驱动电路，耦接至该时序控制电路以接收所述数据，并经由该显示控制驱动器的至少一数据线输出端输出对应所述数据的灰阶电压信号； 其中于一测试操作模式下，该时序控制电路还将来自于该影像数据存储器的所述数据传输至该显示控制驱动器的至少一测试输出端口。
2.根据权利要求I所述的显示控制驱动器，其中该时序控制电路还包括至少一输出端以耦接至所述至少一测试输出端口，而于该测试操作模式下该时序控制电路经由所述至少一输出端将来自于该影像数据存储器的所述数据传输至所述至少一测试输出端口。
3.根据权利要求I所述的显示控制驱动器，其中还包括 一系统接口电路，于该显示控制驱动器与外部的一处理器之间提供一通信接口 ； 其中该处理器通过该系统接口电路将所述数据储存至该影像数据存储器。
4.根据权利要求3所述的显示控制驱动器，其中还包括 一存储器控制电路，耦接于该系统接口电路与该影像数据存储器之间； 其中该处理器通过该系统接口电路与该存储器控制电路将所述数据储存至该影像数据存储器，而且该时序控制电路通过该存储器控制电路取得来自于该影像数据存储器的所述数据。
5.根据权利要求3所述的显示控制驱动器，其中该系统接口电路耦接至所述至少一测试输出端口，而于该测试操作模式下该时序控制电路经由该系统接口电路将来自于该影像数据存储器的所述数据传输至所述至少一测试输出端口。
6.根据权利要求I所述的显示控制驱动器，其中当该显示控制驱动器操作在一正常操作模式时，所述至少一测试输出端口为关闭状态，不对外输出任何信号。
7.根据权利要求I所述的显示控制驱动器，其中还包括 一移位寄存器，耦接于该时序控制电路与该数据线驱动电路之间； 其中该时序控制电路通过该移位寄存器将自于该影像数据存储器的所述数据传输至该数据线驱动电路。
8.—种显示控制驱动器的测试方法，其中该显示控制驱动器包括一时序控制电路、一影像数据存储器以及一数据线驱动电路，而该测试方法包括 储存数据于该影像数据存储器； 从该影像数据存储器将所述数据传输至该时序控制电路； 从该时序控制电路将所述数据传输至该数据线驱动电路，其中该数据线驱动电路经由该显示控制驱动器的至少一数据线输出端输出对应所述数据的灰阶电压信号；以及 于一测试操作模式下，从该时序控制电路将来自于该影像数据存储器的所述数据传输至该显示控制驱动器的至少一测试输出端口。
9.根据权利要求8所述显示控制驱动器的测试方法，其中该时序控制电路包括至少一输出端以耦接至所述至少一测试输出端口，而于该测试操作模式下该时序控制电路经由所述至少一输出端将来自于该影像数据存储器的所述数据传输至所述至少一测试输出端口。
10.根据权利要求8所述显示控制驱动器的测试方法，其中该显示控制驱动器还包括一系统接口电路以于该显示控制驱动器与外部的一处理器之间提供一通信接口 ；以及该处理器通过该系统接口电路将所述数据储存至该影像数据存储器。
11.根据权利要求10所述显示控制驱动器的测试方法，其中该显示控制驱动器还包括耦接于该系统接口电路与该影像数据存储器之间的一存储器控制电路；该处理器通过该系统接口电路与该存储器控制电路将所述数据储存至该影像数据存储器；以及该时序控制电路通过该存储器控制电路取得来自于该影像数据存储器的所述数据。
12.根据权利要求10所述显示控制驱动器的测试方法，其中该系统接口电路耦接至所述至少一测试输出端口 ；以及于该测试操作模式下，从该时序控制电路将来自于该影像数据存储器的所述数据经由该系统接口电路传输至所述至少一测试输出端口。
13.根据权利要求8所述显示控制驱动器的测试方法，其中还包括 在一正常操作模式时，关闭所述至少一测试输出端口，使所述至少一测试输出端口不对外输出任何信号。
14.根据权利要求8所述显示控制驱动器的测试方法，其中该显示控制驱动器还包括耦接于该时序控制电路与该数据线驱动电路之间的一移位寄存器，该测试方法还包括 该时序控制电路通过该移位寄存器将来自于该影像数据存储器的所述数据传输至该数据线驱动电路。
全文摘要
一种显示控制驱动器与其测试方法，此显示控制驱动器包括影像数据存储器、时序控制电路以及数据线驱动电路。影像数据存储器用以储存数据。时序控制电路从该影像数据存储器获得所述数据。数据线驱动电路耦接至时序控制电路以接收所述数据，并经由该显示控制驱动器的至少一数据线输出端输出对应所述数据的灰阶电压信号。于测试操作模式下，时序控制电路还将来自于影像数据存储器的所述数据传输至该显示控制驱动器的至少一测试输出端口。
文档编号G09G5/00GK102637420SQ20111019407
公开日2012年8月15日 申请日期2011年7月12日 优先权日2011年2月10日
发明者杨行健 申请人:联咏科技股份有限公司