专利名称：显示面板及其驱动方法
技术领域：
提供了一种显示面板。
背景技术：
显示装置包括多对场产生电极和设置在它们之间的电-光有源层。这样的显示装置可以为液晶显示器(LCD)、有机发光二极管(OLED)显示器、电泳显示器等。液晶显示器可以包括作为电-光有源层的液晶层，有机发光二极管显示器可以包括作为电-光有源层的有机发射层。通常，一对场产生电极中的一个场产生电极连接到开关兀件，以接收电信号， 电-光有源层的将电信号转换为光信号，以显示图像。显示装置通常包括栅极驱动器和数据驱动器。栅极驱动器将导通或截止像素的栅极信号施加到栅极线，数据驱动器将图像数据转换为数据电压，然后将转换后的数据电压施加到数据线。在本背景技术部分中公开的上述信息仅为了增强对本发明的背景的理解，因此，本背景技术部分可以包含不形成对本国的本领域普通技术人员来说已知的现有技术的信
肩、O
发明内容
本发明的另外的特征将在下面的描述中得到阐述，且通过描述将在一定程度上变得明显，或者可以通过实施本发明而获知。本发明的示例性实施例提供一种显示面板，该显示面板包括显示区域；栅极驱动器，栅极驱动器接收第一时钟信号、第一反相时钟信号、第二时钟信号和第二反相时钟信号，栅极驱动器包括第一级和第二级，以分别将第一栅极电压和第二栅极电压施加到显示区域，其中，第一时钟信号和第一反相时钟信号具有彼此相反的相位，第二时钟信号和第二反相时钟信号具有彼此相反的相位，第二反相时钟信号的相位晚于第一反相时钟信号的相位，第一级基于第一时钟信号和第一传输信号释放第一栅极电压，第二级基于第二反相时钟信号输出第一传输信号。根据本发明的另一示例性实施例，提供了一种显示面板，该显示面板包括显示区域；栅极驱动器，栅极驱动器被构造为第一时钟信号、第一反相时钟信号、第二时钟信号和第二反相时钟信号，栅极驱动器包括被构造为分别将栅极电压施加到显示区域的多个级，其中，第一时钟信号和第一反相时钟信号具有彼此相反的相位，第二时钟信号和第二反相时钟信号具有彼此相反的相位，第二反相时钟信号的相位晚于第一反相时钟信号的相位，所述多个级包括第一级和第二级，第一级被构造为接收第一时钟信号并输出第一传输信号，第二级被构造为接收第二时钟信号并输出第二传输信号。本发明的又一示例性实施例提供一种显示面板,该显示面板包括显示区域；栅极驱动器，栅极驱动器包括被构造为将栅极电压输出到显示区域的驱动晶体管，其中，第一时钟信号和第一反相时钟信号具有彼此相反的相位，第二时钟信号和第二反相时钟信号具有彼此相反的相位，第二反相时钟信号的相位晚于第一反相时钟信号的相位，驱动晶体管接收第一时钟信号，驱动晶体管的控制端根据第二反相时钟信号而放电。本发明的又一示例性实施例提供过了一种驱动显示面板的方法，所述方法包括下述步骤接收第一时钟信号、第一反相时钟信号、第二时钟信号和第二反相时钟信号；通过第一级将第一栅极电压施加到第一栅极线；通过第二级将第二栅极电压施加到第二栅极线；基于第二反相时钟信号从第二级输出第一传输信号；基于第一时钟信号和第一传输信号在第一栅极线上释放第一栅极电压，其中，第一时钟信号和第一反相时钟信号具有彼此相反的相位，第二时钟信号和第二反相时钟信号具有彼此相反的相位，第二反相时钟信号的相位晚于第一反相时钟信号的相位。
应该理解的是，前面的总体描述和下面的详细描述均是示例性和说明性的，并意在提供所要求保护的本发明的进一步的说明。
在附图中示出了本发明的实施例，并与描述一起用于说明本发明的原理，其中，包括附图以为本发明提供进一步的理解，并将附图包括在本说明书中并作为本说明书的一部分。图I是根据本发明的示例性实施例的显示面板的平面图。图2是详细示出根据本发明的示例性实施例的栅极驱动器及其栅极线的框图。图3是根据本发明的示例性实施例的时钟信号的波形图。图4是示出根据本发明的示例性实施例的级的放大电路图。图5是示出根据本发明的示例性实施例的级的放大电路图。图6A是根据本发明的示例性实施例的栅极电压和节点Q的信号波形图，图6B是根据比较示例的栅极电压和节点Q的信号波形图。图7是根据本发明的示例性实施例和比较示例的栅极电压的信号波形图。图8是根据本发明的示例性实施例和比较示例的栅极电压的信号波形图。
具体实施例方式在下文中，将参照附图充分地描述本发明，在附图中示出了本发明的示例性实施例。然而，本发明可以以许多不同的形式来实施，且不应被解释为受限于在此阐述的实施例。然而，提供这些实施例以使得本公开是彻底的，且将把本发明的范围充分地传达给本领域技术人员。在附图中，为了清晰起见，可能夸大了层、膜、面板、区域等的厚度。应该理解的是，当将元件或层称为“在”另一元件或另一层“上”或者将元件或层称为“连接到”另一元件或另一层时，它可以直接在另一元件或另一层上或者直接连接到另一元件或另一层，或者可以存在中间元件或中间层。相反，当将元件称为“直接在”另一元件或另一层“上”或者将元件称为“直接连接到”另一元件或另一层时，不存在中间元件或中间层。相反，应该理解的是，当将诸如层、膜、区域或基底的元件称为“在”另一元件“之下”时，它可以直接在另一元件之下，或者也可以存在中间元件。同时，当将元件称为“直接在”另一元件“之下”时，不存在中间元件。图I是根据本发明的示例性实施例的显示面板的平面图。参照图1，根据本发明的示例性实施例的显示面板100可以包括显示区域300，显示区域300显示图像；栅极驱动器500，栅极驱动器500将栅极电压施加到栅极线Gl至Gn ；数据驱动器IC460，每个数据驱动器IC460将数据电压施加到数据线Dl至Dm中的一条数据线。每个数据驱动器IC460可以设置在附着到显示面板100的柔性印刷电路膜(FPC)450上。栅极驱动器500和数据驱动器IC 460可以受信号控制器600控制。印刷电路板(PCB)可以形成在柔性印刷电路膜450的外部，以将信号从信号控制器600传输到数据驱动器IC460和栅极驱动器500。从信号控制器600提供的信号可以包括诸如时钟信号CKVUCKVB1、CKV2和CKVB2、扫描开始信号STVP的信号以及用于提供均具有预定电平的低电压Vssl和Vss2的信号。 下文中，将针对液晶面板作为显示面板描述示例性实施例，但是显示面板不限于液晶面板，且可以为有机发光面板、等离子体显示面板、电泳显示面板等。在液晶面板中的显示区域300可以包括薄膜晶体管Trsw、液晶电容器Clc和存储电容器Cst。在有机发光面板中的显示区域300可以包括薄膜晶体管和有机发光二极管。在其他显示面板中的显示区域300可以包括诸如薄膜晶体管等的元件。显示区域300可以包括像素、栅极线Gl至Gn和数据线Dl至Dm。栅极线Gl至Gn和数据线Dl至Dm在彼此交叉的同时彼此绝缘。像素可以包括薄膜晶体管Trsw、液晶电容器Clc和存储电容器Cst。可以省略存储电容器Cst。薄膜晶体管Trsw的控制端可以连接到栅极线，薄膜晶体管Trsw的输入端可以连接到数据线，薄膜晶体管Trsw的输出端可以连接到液晶电容器Clc的一端和存储电容器Cst的一端。液晶电容器Clc的另一端可以连接到共电极，存储电容器Cst的另一端可以接收从信号控制器600施加的存储电压Vest。数据线Dl至Dm中的每条数据线可以接收来自数据驱动器IC 460中的一个数据驱动器IC 460的数据电压，栅极线Gl至Gn中的每条栅极线可以接收来自栅极驱动器500的栅极电压。每个数据驱动器IC 460可以设置在显示面板100上方或下方。数据驱动器IC 460可以分别连接到沿列方向延伸的数据线Dl至Dm。栅极驱动器500可以接收时钟信号CKV1、CKVBU CKV2和CKVB2、扫描开始信号STVP、第一低电压Vssl及第二低电压Vss2，以产生栅极电压并将栅极导通电压顺序施加到栅极线Gl至Gn。第一低电压Vssl可以为栅极截止电压，第二低电压Vss2可以为小于栅极截止电压的电压。栅极电压可以为栅极导通电压或栅极截止电压。将时钟信号CKVl、CKVBl、CKV2和CKVB2、扫描开始信号STVP、第一低电压Vssl以及第二低电压Vss2施加到栅极驱动器500的信号线可以设置在显示区域300的外部。时钟信号CKV1、CKVB1、CKV2和CKVB2、扫描开始信号STVP、第一低电压Vssl以及第二低电压Vss2可以通过印刷电路板400从信号控制器600或外部传输到柔性印刷电路膜450。
图2是详细示出根据本发明的示例性实施例的栅极驱动器及其栅极线的框图。如图2中所示，显示区域300可以被表示为栅极线的电阻器Rp和电容器Cp。电阻器Rp和电容器Cp可以表示栅极线Gl至Gn、液晶电容器Clc和存储电容器Cst。可以通过栅极线Gl至Gn中的一条栅极线来传输从级SR输出的栅极电压。栅极驱动器500可以包括级联的多个级SRI、SR2、SR3、SR4和SR5。级SRI、SR2、SR3、SR4和SR5中的每个级可以包括第一输入端至第三输入端IN1、IN2和IN3、时钟输入端CK、两个电压输入端Vinl和Vin2、用于输出栅极电压的栅极电压输出端OUT以及传输信号输出端CRout。级SRI、SR2、SR3、SR4和SR5中的每个级可以包括晶体管，该晶体管可以包括非晶硅、氧化物半导体等。氧化物半导体可以包括氧化物材料，氧化物材料包含锌(Zn)、铟(In)、镓(Ga)、锡(Sn)和铪(HF)中的至少一种。例如，氧化物半导体可以包括GIZO(这里，G是嫁，I是钢，Z是锋，O是氧)、XIZO(这里，X是給，I是钢，Z是锋，O是氧)等。栅极驱动器500还可以包括虚设级。从普通级SRI、SR2、SR3、SR4和SR5输出的 栅极电压可以传输到栅极线，数据电压可以施加到像素，以显示图像。虚设级(未示出)可以不连接到栅极线。虽然虚设级可以连接到栅极线，但是虚设级可以连接到不显示图像的虚设像素(未示出)的栅极线，从而将不显示图像。级的第一输入端至第三输入端IN1、IN2和IN3中的每个输入端可以接收从另一级输出的传输信号。第n-2级的传输信号可以输入到第η级的第一输入端INl (这里，η是整数)。例如，从第I级SRl的输出端CRout输出的传输信号可以输入到第三级SR3的第一输入端INl,从第二级SR2的输出端CRout输出的传输信号可以输入到第四级SR4的第一输入端INl,从第三级SR3的输出端CRout输出的传输信号可以输入到第五级SR5的第一输入端INl。然而，扫描开始信号STVP可以输入到第一级SRl的第一输入端INl和第二级SR2的第一输入端 INl ο第η+3级的传输信号可以输入到第η级的第二输入端ΙΝ2 (这里，η是整数)。例如，从第四级SR4的输出端CRout输出的传输信号可以输入到第一级SRl的第二输入端ΙΝ2,从第五级SR5的输出端CRout输出的传输信号可以输入到第二级SR2的第二输入端ΙΝ2,第六级SR6的传输信号可以输入到第三级SR3的第二输入端ΙΝ2,第七级SR7的传输信号可以输入到第四级SR4的第二输入端ΙΝ2，第八级SR8的传输信号可以输入到第五级SR5的第二输入端ΙΝ2。第η+4级的传输信号可以输入到第η级的第三输入端ΙΝ3 (这里，η是整数)。例如，第五级SR5的传输信号可以输入到第一级SRl的第三输入端ΙΝ3,第六级SR6的传输信号可以输入到第二级SR2的第三输入端ΙΝ3，第七级SR7的传输信号可以输入到第三级SR3的第三输入端ΙΝ3，第八级SR8的传输信号可以输入到第四级SR4的第三输入端ΙΝ3，第九级SR9的传输信号可以输入到第第五级SR5的第三输入端ΙΝ3。时钟信号CKV1、CKVB1、CKV2和CKVB2可以施加到多个级的时钟输入端CK。第一时钟信号CKVl可以输入到第4n-3级的时钟端，第一反相时钟信号(clock bar signal) CKVBl可以输入到第4n-l级的时钟端，第二时钟信号CKV2可以输入到第4n-2级的时钟端，第二反相时钟信号CKVB2可以输入到第4n级的时钟端(这里，η是整数)。第一时钟信号CKVl和第一反相时钟信号CKVBl具有彼此相反的相位，第二时钟信号CKVB2和第二反相时钟信号CKVB2具有彼此相反的相位。第一低电压Vssl可以施加到多个级的第一电压输入端Vinl,第二低电压Vss2可以施加到多个级的第二电压输入端Vin2。例如，第一低电压Vssl可以为-5V，第二低电压Vss2可以为-10V，但是低电压不是具体地局限于此。级可以接收时钟信号CKV1、CKVB1、CKV2和CKVB2中的一个信号、第一低电压Vssl以及第二低电压Vss2，以将栅极电压输出到其对应的栅极线，并将传输信号传输到另一级。第一级SRl和第二级SR2还可以接收扫描开始信号STVP。例如，在通过时钟输入端CK接收从外部提供的第一时钟信号CKV1、通过第一输入端INl接收扫描开始信号STVP、通过第一电压输入端Vinl和第二电压输入端Vin2接收第一低电压Vssl和第二低电压Vss2、以及通过第二输入端IN2和第三输入端IN3接收从第四级SR4和第五级SR4中的每个级提供的传输信号之后，第一级SRl可以通过栅极电压输出端OUT将栅极电压输出到第一栅极线G1。第一级SRl可以从传输信号输出端CRout输出传输信号，然后，可以将输出的传输信号传输到第三级SR3的第一输入端IN1。·在通过时钟输入端CK接收从外部提供的第二时钟信号CKV2、通过第一输入端INl接收扫描开始信号STVP、通过第一电压输入端Vinl和第二电压输入端Vin2接收第一低电压Vssl和第二低电压Vss2、以及通过第二输入端IN2和第三输入端IN3接收从第五级SR5和第六级SR6中的每个级提供的传输信号之后，第二级SR2可以通过栅极电压输出端OUT将栅极电压输出到第二栅极线G2。第二级SR2可以从传输信号输出端CRout输出传输信号，以将输出的传输信号传输到第四级SR4的第一输入端IN1。在通过时钟输入端CK接收从外部提供的第一反相时钟信号CKVB1、通过第一输入端INl接收从第一级SRl提供的传输信号、通过第一电压输入端Vinl和第二电压输入端Vin2接收第一低电压Vssl和第二低电压Vss2、以及通过第二输入端IN2和第三输入端IN3接收从第六级SR6和第七级SR7中的每个级提供的传输信号之后，第三级SR3可以通过栅极电压输出端OUT将栅极电压输出到第三栅极线G3。第三级SR3可以从传输信号输出端CRout输出传输信号，以将输出的传输信号传输到第五级SR5的第一输入端INl。在通过时钟输入端CK接收从外部提供的第二反相时钟信号CKVB2、通过第一输入端INl接收从第二级SR2提供的传输信号、通过第一电压输入端Vinl和第二电压输入端Vin2接收第一低电压Vssl和第二低电压Vss2、以及通过第二输入端IN2和第三输入端IN3接收从第七级SR7和第八级SR8中的每个级提供的传输信号之后，第四级SR4可以通过栅极电压输出端OUT将栅极电压输出到第四栅极线G4。第四级SR4可以从传输信号输出端CRout输出传输信号，以将输出的传输信号传输到第六级SR6的第一输入端INl和第一级SRl的第二输入端IN2。在通过时钟输入端CK接收从外部提供的第一时钟信号CKV1、通过第一输入端INl接收从第三级SR3提供的传输信号、通过第一电压输入端Vinl和第二电压输入端Vin2接收第一低电压Vssl和第二低电压Vss2、以及通过第二输入端IN2和第三输入端IN3接收从第八级SR8和第九级SR9中的每个级提供的传输信号之后，第五级SR5可以通过栅极电压输出端OUT将栅极电压输出到第五栅极线G5。第五级SR5可以从传输信号输出端CRout输出传输信号，以将输出的传输信号传输到第七级SR7的第一输入端IN1、第二级SR2的第二输入端IN2和第一级SRl的第三输入端IN3。
图3是根据本发明的示例性实施例的时钟信号的波形图。参照图3，第二时钟信号CKV2的导通脉冲的施加可以晚于第一时钟信号CKVl的导通脉冲的施加，第二反相时钟信号CKVB2的导通脉冲的施加可以晚于第一反相时钟信号CKVBl的导通脉冲的施加。换句话说，第二时钟信号CKV2的上升时间可以晚于第一时钟信号CKVl的上升时间，第二反相时钟信号CKVB2的上升时间可以晚于第一反相时钟信号CKVBl的上升时间。因为接收第一时钟信号CKVl的级接收来自被第二反相时钟信号CKVB2驱动的级的传输信号，所以与接收来自被第一反相时钟信号CKVBl驱动的级的传输信号相t匕，可以改善施加到栅极线的栅极导通电压的下降特性，并可以将精确的数据电压施加到像素。第一时钟信号CKVl和第一反相时钟信号CKVBl具有彼此相反的相位，第二时钟信号CKV2和第二反相时钟信号CKVB2具有彼此相反的相位。例如，当第一时钟信号CKVl和第一反相时钟信号CKVBl的周期被称为T时，第二时钟信号CKV2的导通脉冲的施加可以晚于第一时钟信号CKVl的导通脉冲的施加达T/4，第二反相时钟信号CKVB2的导通脉冲的施加可以晚于第一反相时钟信号CKVBl的导通脉冲的施加达T/4。 图4是示出根据本发明的示例性实施例的级的放大电路图，图5是示出根据本发明的示例性实施例的级的放大电路图。如图4和图5中所示，栅极驱动器500的级SR可以包括输入单元511、上拉驱动单元512、传输信号产生单元513、输出单元514和下拉驱动单元515。输入单元511可以包括第四晶体管Tr4和输入端，第四晶体管Tr4的控制端可以共连到第一输入端INl (二极管式连接)。第四晶体管Tr4的输出端可以连接到接触点Q(下文中，也被称为第一节点)。当高电平的电压施加到第一输入端INl时，输入单元511将高电平的电压传输到接触点Q。上拉驱动单元512可以包括第七晶体管Tr7和第十二晶体管Trl2。第十二晶体管Tr 12的控制端和输入端可以彼此共连，以通过时钟输入端CK接收时钟信号CKVl、CKVB1、CKV2和CKVB2中的一个时钟信号。第十二晶体管Trl2的输出端可以连接到第七晶体管Tr7的控制端和下拉驱动单元515。第七晶体管Tr7的输入端也可以连接到时钟输入端CK，第七晶体管Tr7的输出端可以连接到接触点Q’(下文中，也被称为第二节点)和下拉驱动单元515。第七晶体管Tr7的控制端可以连接到第十二晶体管Trl2的输出端和下拉驱动单元515。在第七晶体管Tr7的输入端和控制端之间以及在第七晶体管Tr7的控制端和输出端之间可以分别形成寄生电容(未示出)。当从时钟输入端CK施加高电平信号时，上拉驱动单元512将高电平信号通过第十二晶体管Trl2传输到第七晶体管Tr7的控制端和下拉驱动单元515。因为传输到第七晶体管Tr7的高电平信号导通第七晶体管Tr7，所以从时钟输入端CK施加的高电平信号可以施加到接触点Q’。传输信号产生单元513可以包括第十五晶体管Trl5。第十五晶体管Trl5的输入端可以连接到时钟输入端CK，时钟信号CKVl、CKVBl、CKV2和CKVB2中的一个时钟信号可以输入到第十五晶体管Trl5的输入端。第十五晶体管Trl5的控制端可以连接到与输入单元511的输出对应的接触点Q，第十五晶体管Trl5的输出端可以连接到传输信号输出端CRout,以输出传输信号。在第十五晶体管Trl5的控制端和输出端之间可以形成寄生电容(未示出)。第十五晶体管Trl5的输出端可以连接到下拉驱动单元515，以接收第二低电压Vss2o因此，低电平传输信号的电压可以为第二低电压Vss2。输出单兀514可以包括第一晶体管Trl和第一电容器Cl。第一晶体管Trl也被称为驱动晶体管。第一晶体管Trl的控制端可以连接到接触点Q，第一晶体管Trl的输入端可以通过时钟输入端CK接收时钟信号CKVl、CKVBl、CKV2和CKVB2中的一个时钟信号。第一晶体管Trl的输出端可以连接到栅极电压输出端OUT。第一电容器Cl可以形成在第一晶体管Trl的控制端和输出端之间，且输出端可以与栅极电压输出端OUT连接。第一晶体管Trl的输出端还可以连接到下拉驱动单元515，以接收第一低电压Vssl。因此，栅极截止电压的电压可以为第一低电压Vssl。输出单元514可以根据时钟信号CKV1、CKVBU CKV2和CKVB2中的一个时钟信号和接触点Q的电压输出栅极电压。第一晶体管Trl可以接收第一时钟信号CKV1，第一晶体管Trl的控制端可以根据第二反相时钟信号CKVB2而放电。因此，可以改善施加到栅极线的栅极导通电压的下降特性，可以将精确的数据电压施加到像素。下拉驱动单元515可以去除级SR上的电荷，从而可以平滑地输出栅极截止电压和传输信号的低电平的电压。例如，下拉驱动单元515可以降低接触点Q的电势、接触点Q’ 的电势、输出到传输信号输出端的电压以及输出到栅极线的电压。下拉驱动单元515可以包括第二晶体管Tr2、第三晶体管Tr3、第五晶体管Tr5、第六晶体管Tr6、第八晶体管TrS至第H^一晶体管Trll、第十三晶体管Trl3和第十六晶体管Trl6。在下拉驱动单元515中下拉接触点Q的晶体管是第六晶体管Tr6、第九晶体管Tr9、第十晶体管TrlO和第十六晶体管Trl6。第六晶体管Tr6的控制端可以连接到第三输入端IN3，第六晶体管Tr6的输出端可以连接到第二电压输入端Vin2，第六晶体管Tr6的输入端可以连接到接触点Q。因此，第六晶体管Tr6可以根据通过第三输入端IN3施加的传输信号而导通，从而将接触点Q的电压降低为第二低电压Vss2。第九晶体管Tr9和第十六晶体管Trl6 —起操作，以下拉接触点Q。第九晶体管Tr9的控制端可以连接到第二输入端IN2、第九晶体管Tr9的输入端可以连接到接触点Q，第九晶体管Tr9的输出端可以连接到第十六晶体管Trl6的输入端和控制端。第十六晶体管Trl6的控制端和输入端可以与第九晶体管Tr9的输出端的共连(二极管式连接)。第十六晶体管Trl6是二极管式连接的晶体管，并使第一晶体管的控制端的放电放缓。第十六晶体管Trl6的输出端可以连接到第二电压输入端Vin2。因此，第九晶体管Tr9和第十六晶体管Trl6可以根据通过第二输入端IN2施加的传输信号而导通，从而将接触点Q的电压降低到第二低电压Vss2。如图5中所示，可以省略二极管式连接的第十六晶体管Trl6。换句话说，第九晶体管Tr9的输出端可以直接连接到第二电压输入端Vin2。在第十六晶体管Trl6包括氧化物半导体时，与非晶硅相比，可能增强第十六晶体管Trl6的电流特性，从而可能减小将接触点Q的电压降低到第二低电压Vss2的能力，结果，第十六晶体管Trl6的作用可能变得不明显。因此，在级SR中可以省略第十六晶体管Trl6，从而可以减少栅极驱动器500的面积，可以增大显示区域300利用率。第十晶体管TrlO的输入端可以连接到接触点Q，第十晶体管TrlO的输出端可以连接到第二电压输入端Vin2，第十晶体管TrlO的控制端可以连接到接触点Q’ (也被称作反相端，这是因为接触点Q’具有与接触点Q的电压相反的相位)。因此，在接触点Q’具有高电平的电压的普通时间段中，第十晶体管TrlO将接触点Q的电压连续下拉到第二低电压Vss2，仅在接触点Q’具有低电平的电压的时间段中，第十晶体管TrlO才不下拉接触点Q的电压。当没有下拉接触点Q的电压时，对应的级输出栅极导通电压和传输信号。在下拉驱动单元515中下拉接触点Q’的晶体管是第五晶体管Tr5、第八晶体管TrS和第十三晶体管Tr 13。第五晶体管Tr5的控制端可以连接到第一输入端IN1，第五晶体管Tr5的输入端可以连接到接触点Q’，第五晶体管Tr5的输出端可以连接到第二电压输入端Vin2。因此，第五晶体管Tr5可以根据通过第一输入端Inl输入的传输信号将接触点Q’的电压降低到第二低电压Vss2。第八晶体管TrS的控制端可以连接到当前级的传输信号输出端CRout，第八晶体管TrS的输入端可以连接到接触点Q’，第八晶体管TrS的输出端可以连接到第二电压输入端Vin2。因此，第八晶体管TrS可以根据当前级的传输信号将接触点Q’的电压降低到第二 低电压Vss2。第十三晶体管Trl3的控制端可以连接到当前级的传输信号输出端CRout,第十三晶体管Trl3的输入端可以连接到上拉驱动单元512的第十二晶体管Trl2的输出端，第十三晶体管Trl3的输出端可以连接到第二电压输入端Vin2。因此，第十三晶体管Trl3可以根据当前级的传输信号将上拉驱动单元512中的电势降低到第二低电压Vss2，也可以将连接到上拉驱动单元512的接触点Q’的电压降低到第二低电压Vss2。第十三晶体管Trl3可以将上拉驱动单元512的内部电荷放电到第二低电压Vss2，但是因为上拉驱动单元512连接到接触点Q’，所以第十三晶体管Trl3可以不上拉接触点Q’的电压，并可以将接触点Q’的电压间接降低到第二低电压Vss2。第十一晶体管Trll可以降低在下拉驱动单元515中输出作为传输信号的电压。第十一晶体管Trll的控制端可以连接到接触点Q’，第十一晶体管Trll的输入端可以连接到传输信号输出端CRout,第^ 晶体管Trll的的输出端可以连接到第二电压输入端Vin2。因此，当接触点Q’的电压为高电平时，第十一晶体管Trll可以将传输信号输出端CRout的电压降低到第二低电压Vss2,传输信号可以改为低电平。第二晶体管Tr2和第三晶体管Tr3可以降低在下拉驱动单元515中输出到栅极线的电压。第二晶体管Tr2可以包括连接到第二输入端IN2的控制端、连接到栅极电压输出端OUT的输入端和连接到第一电压输入端Vinl的输出端。因此，当输出通过第二输入端IN2输入的传输信号时，第二晶体管Tr2可以将输出的栅极电压改变为第一低电压Vssl。第三晶体管Tr3可以包括连接到接触点Q’的控制端、连接到栅极电压输出端OUT的输入端和连接到第一电压输入端Vinl的输出端。因此，当接触点Q’的电压为高电平时，第三晶体管Tr3可以将输出的栅极电压改变为第一低电压Vssl。下拉驱动单元515可以将栅极电压输出端OUT的电压降低到第一低电压Vssl，并将接触点Q、接触点Q’和传输信号输出端CRout的电压降低到比第一低电压Vssl低的第二低电压Vss2。因此，栅极导通电压和传输信号的高电平的电压的可以具有彼此基本相同的电压，栅极截止电压和传输信号的低电平的电压可以具有不同的值。栅极截止电压可以为第一低电压VssI,传输信号的低电平的电压可以为第二低电压Vss2。例如，栅极导通电压可以为25V，栅极截止电压和第一低电压可以为-5V，传输信号的高电平的电压可以为25V，传输信号的低电平的电压和第二低电压Vss2可以为-10V。可以通过接触点Q的电压来操作传输信号产生单元513和输出单元514，从而级SR输出栅极导通电压和传输信号的高电平电压。由于通过第一输入端IN1、第二输入端IN2和第三输入端IN3输入传输信号，因而传输信号的高电平电压可以被降低到第二低电压Vss2，栅极导通电压可以被降低到第一低电压Vssl以被改变为栅极截止电压。级SR可以因传输信号而将接触点Q的电压降低到第二低电压Vss2，从而可以降低级SR的功耗。另外，因为作为栅极截止电压的第二低电压Vss2可以小于第一低电压Vssl，所以虽然在另一级中施加的传输信号的电压可因纹波、噪声等而改变，但是可以充分地降低第二低电压Vss2的值，结果，可以减小包括在级SR中的晶体管的漏电流，从而可以降低级SR的功耗。图6A是根据本发明的示例性实施例的栅极电压的信号波形(Gout)和节点Q的信号波形(Qnode)的示图，图6B是根据比较示例的栅极电压的信号波形(Gout)和节点Q的信号波形(Qnode)的示图。根据本发明的示例性实施例的栅极驱动器可以包括如图2中所示的接收第一时 钟信号CKVl的级(该级从被第二反相时钟信号CKVB2驱动的级接收传输信号)，并可以包括如图4中所示的包括第十六晶体管Trl6的级SR。栅极驱动器呈现出如图6A中所示的波形图。比较示例的栅极驱动器包括接收第一时钟信号CKVl的级(该级从被第一反相时钟信号CKVBl驱动的级接收传输信号)，并可以包括如图4中所示的包括第十六晶体管的级SR。比较示例的栅极驱动器呈现出如图6B中所示的信号波形图。根据本发明的示例性实施例的栅极驱动器和比较示例的栅极驱动器可以包括非晶硅。第二反相时钟信号CKVB2的导通脉冲的施加可以晚于第一反相时钟信号CKVBl的导通脉冲，从而接触点Q的放电速度可以减小，第一晶体管Trl的导通时间可以增加。因此，栅极电压输出端OUT可以使用第二晶体管Tr2以释放栅极电压，并可以使用第一时钟信号CKVl的低电平电压以通过第一晶体管Trl释放栅极电压，因而减少栅极导通电压的下降时间。例如，因为比较示例的栅极驱动器中的栅极导通电压的下降时间为大约24μ S，根据本发明的示例性实施例的栅极驱动器中的栅极导通电压的下降时间为大约4μ S，所以栅极导通电压的下降时间可以减少为大约1/6，且栅极导通电压的下降特性可以改进达大约六倍。图7是根据本发明的示例性实施例的栅极电压的信号波形(Proposed)和比较示例的栅极电压的信号波形(Conventional)的示图。根据所提出的栅极驱动器的结构，接收第一时钟信号CKVl的级可以接收来自被第二反相时钟信号CKVB2驱动的级的传输信号(如图2中所示)，所提出的栅极驱动器可以包括级SR且不包括第十六晶体管Trl6 (如图5中所示)。在比较示例的栅极驱动器中，接收第一时钟信号CKVl的级接收来自被第一反相时钟信号CKVBl驱动的级的传输信号，并包括具有第十六晶体管的级SR(如图4中所示)。所提出的栅极驱动器和比较示例的栅极驱动器包括非晶娃。第二反相时钟信号CKVB2的导通脉冲的施加可以晚于第一反相时钟信号CKVBl的导通脉冲的施加，从而可以减少栅极导通电压的下降时间。可以在级SR中省略第十六晶体管Trl6，从而可以减小栅极驱动器500的面积，可以增加显示区域300的利用率。例如，可以省略第十六晶体管Trl6，从而基于18. 5英寸的面板，栅极驱动器500的面积可以减少大约9%。图8是根据本发明的示例性实施例和比较示例的栅极电压的信号波形图。
根据所提出的栅极驱动器的结构，接收第一时钟信号CKVl的级可以接收来自被第二反相时钟信号CKVB2驱动的级的传输信号(如图2中所示)，并可以包括级SR且不包括第十六晶体管Trl6 (如图5中所示)。比较示例的栅极驱动器在其接收第一时钟信号CKVl的级处接收来自被第一反相时钟信号CKVBl驱动的级的传输信号，并可以包括具有第十六晶体管的级SR(如图4中所示)。所提出的栅极驱动器和比较示例的栅极驱动器可以包括作为氧化物半导体的GIZ0。第二反相时钟信号CKVB2的导通脉冲的施加可以晚于第一反相时钟信号CKVBl的导通脉冲的施加，从而可以减少栅极导通电压的下降时间。此外，图8中的包括氧化物半导体的提出的栅极驱动器的栅极导通电压的下降特性的改善可以超过图7中的包括非晶硅的比较示例的栅极驱动器的栅极导通电压的下降特性的改善。可以在级SR中省略第十六晶体管Trl6，从而可以减小栅极驱动器500的面积，可以增加显示区域300的利用率。根据本发明的示例性实施例，可以改善栅极驱动器的栅极导通电压的下降特性，可以将精确的数据电压施加到像素，可以减小栅极驱动器的面积，可以增加显示区域的利用率。虽然已经参照当前被认为是可实施的示例性实施例来描述了本发明，但是应该理解的是，本发明不限于公开的实施例，而是相反，本发明意在覆盖包括在权利要求的精神和范围内的各种修改和等效布置。
权利要求
1.一种显不面板，包括 显示区域； 栅极驱动器，栅极驱动器接收第一时钟信号、第一反相时钟信号、第二时钟信号和第二反相时钟信号，栅极驱动器包括第一级和第二级，以分别将第一栅极电压和第二栅极电压施加到显示区域，栅极驱动级集成在基底上， 其中，第一时钟信号和第一反相时钟信号具有彼此相反的相位，第二时钟信号和第二反相时钟信号具有彼此相反的相位，第二反相时钟信号的相位晚于第一反相时钟信号的相位，第一级基于第一时钟信号和第一传输信号释放第一栅极电压，第二级基于第二反相时钟信号输出第一传输信号。
2.如权利要求I所述的显示面板，其中 第一级包括下拉驱动单元，下拉驱动单元不包括二极管式连接的晶体管。
3.如权利要求2所述的显示面板，其中 第一级和第二级均包括具有氧化物半导体的晶体管。
4.如权利要求3所述的显示面板，其中 第一级接收第一电压和比第一电压小的第二电压，并接收分别来自与第一级和第二级不同的两个级的第二传输信号和第三传输信号，第一栅极电压是第一电压。
5.如权利要求4所述的显示面板，其中 当第一传输信号为低电平时，第二电压是第一传输信号的电压。
6.如权利要求5所述的显示面板，其中 第一时钟信号的周期是T，第二反相时钟信号的相位与第一反相时钟信号的相位相差T/4。
7.如权利要求2所述的显示面板，其中 第一级和第二级均包括具有非晶硅的晶体管。
8.如权利要求I所述的显示面板,其中 第一级包括下拉驱动单元，下拉驱动单元包括二极管式连接的晶体管。
9.如权利要求8所述的显示面板，其中 第一级和第二级均包括具有氧化物半导体的晶体管。
10.如权利要求8所述的显示面板，其中 第一级和第二级均包括具有非晶硅的晶体管。
11.如权利要求I所述的显示面板，其中 第一级和第二级均包括具有氧化物半导体的晶体管。
12.如权利要求I所述的显示面板,其中 第一级和第二级均包括具有非晶硅的晶体管。
13.如权利要求I所述的显示面板，其中 第一级接收第一电压和比第一电压小的第二电压，并接收分别来自与第一级和第二级不同的两个级的第二传输信号和第三传输信号，第一栅极电压是第一电压。
14.如权利要求13所述的显示面板，其中 当第一传输信号为低电平时，第二电压是第一传输信号的电压。
15.如权利要求I所述的显示面板,其中第一级包括输入单元、上拉驱动单元、下拉驱动单元、输出单元和传输信号产生单元。
16.如权利要求15所述的显示面板，其中 输入单元、下拉驱动单元、输出单元和传输信号产生单元连接到第一节点。
17.如权利要求16所述的显示面板，其中 上拉驱动单元和下拉驱动单元连接到第二节点。
18.—种显不面板,包括 显示区域；栅极驱动器，栅极驱动器被构造为第一时钟信号、第一反相时钟信号、第二时钟信号和第二反相时钟信号，栅极驱动器包括被构造为分别将栅极电压施加到显示区域的多个级，其中，第一时钟信号和第一反相时钟信号具有彼此相反的相位，第二时钟信号和第二反相时钟信号具有彼此相反的相位，第二反相时钟信号的相位晚于第一反相时钟信号的相位， 所述多个级包括第一级和第二级，第一级被构造为接收第一时钟信号并输出第一传输信号，第二级被构造为接收第二时钟信号并输出第二传输信号。
19.如权利要求18所述的显示面板，其中 所述多个级还包括第三级和第四级，第三级被构造为接收第一反相时钟信号并输出第三传输信号，第四级被构造为接收第二反相时钟信号并输出第四传输信号。
20.如权利要求19所述的显示面板，其中 第一级的第一输入端和第二级的第一输入端接收扫描开始信号，第三级的第一输入端接收第一传输信号，第四级的第一输入端接收第二传输信号。
21.如权利要求20所述的显示面板，其中 所述多个级还包括第五级、第六级和第七级，第五级被构造为接收第一时钟信号并输出第五传输信号，第六级被构造为接收第二时钟信号并输出第六传输信号，第七级被构造为接收第一反相时钟信号并输出第七传输信号， 第一级的第二输入端接收第四传输信号，第二级的第二输入端接收第五传输信号，第三级的第二输入端接收第六传输信号，第四级的第二输入端接收第七传输信号。
22.如权利要求21所述的显示面板，其中 所述多个级还包括第八级，第八级被构造为接收第二反相时钟信号并输出第八传输信号， 第一级的第三输入端接收第五传输信号，第二级的第三输入端接收第六传输信号，第三级的第三输入端接收第七传输信号，第四级的第三输入端接收第八传输信号。
23.如权利要求22所述的显示面板，其中 第一级至第四级均包括被构造为接收第一电压的第一电压输入端和被构造为接收比第一电压小的第二电压的第二电压输入端。
24.如权利要求23所述的显示面板，其中 第一级至第四级分别将第一栅极电压至第四栅极电压施加到显示区域。
25.如权利要求24所述的显示面板，其中 第一级包括下拉驱动单元，下拉驱动单元不包括二极管式连接的晶体管。
26.如权利要求25所述的显示面板，其中第一级和第二级均包括具有氧化物半导体的晶体管。
27.如权利要求25所述的显示面板，其中 第一级和第二级均包括具有非晶硅的晶体管。
28.如权利要求24所述的显示面板，其中 第一级包括下拉驱动单元，下拉驱动单元包括二极管式连接的晶体管。
29.如权利要求18所述的显示面板，其中 所述多个级包括虚设级。
30.如权利要求29所述的显示面板，其中 虚设级连接到不显示图像的虚设像素的栅极线。
31.一种显不面板，包括 显示区域； 栅极驱动器，栅极驱动器包括被构造为将栅极电压输出到显示区域的驱动晶体管，栅极驱动器集成在基底上， 其中，第一时钟信号和第一反相时钟信号具有彼此相反的相位，第二时钟信号和第二反相时钟信号具有彼此相反的相位，第二反相时钟信号的相位晚于第一反相时钟信号的相位，驱动晶体管接收第一时钟信号，驱动晶体管的控制端根据第二反相时钟信号而放电。
32.如权利要求31所述的显示面板，其中 栅极驱动器不包括拖慢驱动晶体管的控制端的放电的二极管式连接的晶体管。
33.如权利要求32所述的显示面板，其中 驱动晶体管包括氧化物半导体。
34.如权利要求32所述的显示面板，其中 驱动晶体管包括非晶娃。
35.如权利要求31所述的显示面板，其中 栅极驱动器包括拖慢驱动晶体管的控制端的放电的二极管式连接的晶体管。
36.如权利要求35所述的显示面板，其中 驱动晶体管和二极管式连接的晶体管包括氧化物半导体。
37.如权利要求35所述的显示面板，其中 驱动晶体管和二极管式连接的晶体管包括非晶硅。
38.一种驱动显示面板的方法，所述方法包括下述步骤 接收第一时钟信号、第一反相时钟信号、第二时钟信号和第二反相时钟信号； 通过第一级将第一栅极电压施加到第一栅极线； 通过第二级将第二栅极电压施加到第二栅极线； 基于第二反相时钟信号从第二级输出第一传输信号； 基于第一时钟信号和第一传输信号在第一栅极线上释放第一栅极电压， 其中，第一时钟信号和第一反相时钟信号具有彼此相反的相位，第二时钟信号和第二反相时钟信号具有彼此相反的相位，第二反相时钟信号的相位晚于第一反相时钟信号的相位。
39.如权利要求38所述的方法，所述方法还包括下述步骤 通过第一级接收第一电压和比第一电压小的第二电压，第一栅极电压是第一电压。
40.如权利要求39所述的方法，其中 当第一传输信号为低电平时，第二电压是第一传输信号的电压。
41.如权利要求40所述的方法，其中， 第一时钟信号的周期是T，第二反相时钟信号的相位与第一反相时钟信号的相位相差T/4。
全文摘要
本发明提供了一种显示面板及其驱动方法。该显示面板包括显示区域；栅极驱动器，栅极驱动器接收第一时钟信号、第一反相时钟信号、第二时钟信号和第二反相时钟信号，栅极驱动器包括第一级和第二级，以分别将第一栅极电压和第二栅极电压施加到显示区域，其中，第一时钟信号和第一反相时钟信号具有彼此相反的相位，第二时钟信号和第二反相时钟信号具有彼此相反的相位，第二反相时钟信号的相位晚于第一反相时钟信号的相位，第一级基于第一时钟信号和第一传输信号释放第一栅极电压，第二级基于第二反相时钟信号输出第一传输信号。
文档编号G09G3/20GK102867469SQ20121012236
公开日2013年1月9日 申请日期2012年4月24日 优先权日2011年7月5日
发明者朴秀暎, 王寅秀, 李起昌, 金太炫, 韩正胤 申请人:三星电子株式会社