显示面板及其驱动方法

显示面板及其驱动方法
【专利摘要】一种显示面板及其驱动方法在此公开。显示面板包含像素结构及控制电路。像素结构包含电容器、第一开关单元、第二开关单元及第三开关单元。第一开关单元电性并联于电容器，第一开关单元的第一端用以接收起始电压，第一开关单元的控制端接收控制信号，第一开关单元的第二端电性耦接第二开关单元的第二端及第三开关单元的控制端，第二开关单元的控制端接收第一扫描信号，第二开关单元的第一端电性耦接第三开关单元的第二端以及发光元件的第一端，第三开关单元的第一端电性耦接控制电路并接收来自于控制电路的数据信号或第一参考电压信号。本发明提供具较少数量的晶体管及电容的像素结构，可有效地补偿阈值电压的飘移，并降低每一像素结构的制作成本。
【专利说明】显示面板及其驱动方法

【技术领域】
[0001] 本发明涉及一种显示面板，尤其涉及一种显示面板的像素结构及其驱动方法。

【背景技术】
[0002] 平面显示器（Flat panel display)已成为显示技术的主流，在移动装置、电脑及 电视等显示器上已占据绝大多数的比例。平面显示器可分为许多不同种类，如液晶显示器 (Liquid display),等离子显示器（Plasma display)或是有机发光二极管显示器（Organic light emitting diode display),又以液晶显示器及有机发光二极管显示器为现今主要的 平面显示器类型。
[0003] -般而言，液晶显不器均搭载较省电的发光二极管背光模块（LED-backlit module)，而发光二极管背光模块需要驱动电路来驱动发光二极管，使得液晶面板能通过背 光产生所期望的颜色。另一方面，有机发光二极管的亮度调节也需驱动电路来驱动。
[0004] 然而，驱动电路经过一定时间的使用，或者是因为工艺的变异，电路中晶体管的阈 值电压（Threshold voltage)会产生飘移的现象，导致驱动电路无法有效地控制流经发光 二极管或有机发光二极管的电流，使得显示器各像素显示的亮度不一致。
[0005] 传统上，如图1所示，图1是绘示一显示面板中一像素结构100的电路图，像素结 构100包含六个晶体管以及两个电容以补偿P型晶体管101的阈值电压，以便使流经发光 二极管102的电流不会受到漂移的阈值电压所影响。然而，因显示面板的像素越来越高， 又单一像素结构100中晶体管及电容的数量大，使得显示面板所需的晶体管及电容总数大 增，进而使制作成本越来越高。
[0006] 因此，如何使像素结构的成本降低且能有效地补偿阈值电压的飘移，实属当前研 发课题之一。


【发明内容】

[0007] 为了克服现有技术中存在的缺陷，本发明实施例的第一态样提供一种显示面板。 显示面板包含像素结构及控制电路。控制电路用以选择性提供数据信号或第一参考电压信 号。像素结构包含电容器、第一开关单元、第二开关单元及第三开关单元。第一开关单元具 有第一端、第二端以及控制端，其中第一开关单元的第一端及第二端分别电性耦接电容器 的两端，第一开关单元的第一端用以接收一起始电压，第一开关单元的控制端用以接收控 制信号；第二开关单元具有第一端、第二端以及控制端，其中第二开关单元的第一端电性耦 接第一开关单元的第二端，第二开关单元的控制端用以接收第一扫描信号；第三开关单元， 具有第一端、第二端以及控制端，其中第三开关单元的第一端用以接收数据信号或第一参 考电压信号，第三开关单元的第二端电性耦接该第二开关单元的第二端以及发光元件的第 一端，第三开关单元的控制端电性耦接第一开关单元的第二端。
[0008] 根据本发明一实施例，其中显示面板还包含如所述像素结构的另一像素结构；其 中第一开关单元的控制端接收的控制信号为第二扫描信号，像素结构与另一像素结构的第 二扫描信号具有一固定时间延迟，或为相同信号。
[0009] 根据本发明另一实施例，其中控制电路包含第四开关单元，具有第一端、第二端以 及控制端，其中第四开关单元的第一端用以接收数据信号，第四开关单元的第二端电性耦 接第三开关单元的第一端，第四开关单元的控制端用以接收致能信号；以及第五开关单元， 具有第一端、第二端以及控制端，其中第五开关单元的第一端用以接收第一参考电压信号， 第五开关单元的第二端电性耦接第三开关单元的第一端，第五开关单元的控制端用以接收 致能信号；其中，第四开关单元及第五开关单元根据致能信号依序导通。
[0010] 根据本发明又一实施例，其中第四开关单元与第五开关单元其中之一为P型晶体 管，另一为N型晶体管。
[0011] 根据本发明又一实施例，其中发光元件的第二端用以接收第二参考电压信号，其 中第四开关单元及第五开关单元所接收的致能信号与第二参考电压信号同步。
[0012] 根据本发明一实施例，其中像素结构还包含第六开关单元，第六开关单元具有第 一端、第二端以及控制端，其中第六开关单元的第一端电性耦接第三开关单元的第二端，第 六开关单元的第二端电性耦接发光元件的第一端，第六开关单元的控制端用以接收致能信 号，第六开关单元与第五开关单元为相同导电型P型晶体管。
[0013] 本发明实施例的第二态样提供一种用于第一态样的显示面板的像素驱动方法，像 素驱动方法包含下列步骤：断开由第三开关单元至发光元件的电流传输路径；通过控制信 号导通第一开关单元，使得第三开关单元的控制端具有起始电压；通过第一扫描信号导通 第二开关单元，并通过数据信号及第三开关单元的控制端的起始电压导通第三开关单元， 使得第三开关单元的控制端根据数据信号及第三开关单元的阀值电压产生差值电压；导通 由第三开关单元至发光元件的电流传输路径；以及通过差值电压及第一参考电压信号导通 第三开关单元，以便输出输出电流经由电流传输路径至发光元件。
[0014] 根据本发明一实施例，其中控制信号为第二扫描信号，第二扫描信号的致能期间 早于第一扫描信号的致能期间。
[0015] 根据本发明另一实施例，其中断开由第三开关单元至发光元件的电流传输路径的 步骤还包含：拉升发光元件接收的第二参考电压信号或通过致能信号关断电性耦接发光元 件及第三开关的第四开关单元。
[0016] 根据本发明又一实施例，其中导通由第三开关单元至发光元件的电流传输路径的 步骤还包含：拉低电性耦接发光元件的第二参考电压信号或通过致能信号导通电性耦接发 光元件及第三开关的第四开关单元。
[0017] 根据本发明又一实施例，其中像素驱动方法还包含：通过致能信号控制控制电路 以选择性地输出数据信号及第一参考电压信号。
[0018] 通过上述技术方案，可达到相当的技术进步，并具有产业上的广泛利用价值，本发 明提供具较少数量的晶体管及电容的像素结构，可有效地补偿阈值电压的飘移，并降低每 一像素结构的制作成本。
[0019] 以下将以实施方式对上述说明作详细的描述，并对本发明的技术方案提供更进一 步的解释。

【专利附图】

【附图说明】
[0020] 为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，【专利附图】

【附图说明】如 下：
[0021] 图1是绘示一显示面板中一像素结构的电路图；
[0022] 图2A是依据本发明一实施例所绘示的显示面板的示意图；
[0023] 图2B是依据本发明一实施所绘示的显示面板的电路图；
[0024] 图2C是绘示图2B的显示面板的信号时序图；
[0025] 图3A是依据本发明一实施所绘示显示面板的电路图；
[0026] 图3B是绘示图3A的显示面板的信号时序图；
[0027] 图4A是依据本发明一实施所绘示的显示面板的电路图；
[0028] 图4B是绘示图4A的显示面板的信号时序图
[0029] 图5A是依据本发明一实施所绘示的显示面板的电路图；
[0030] 图5B是绘示图5A的显示面板的信号时序图；以及
[0031] 图6是依据本发明一实施所绘示的显示面板的驱动流程图。
[0032] 附图标记说明如下：
[0033] 100:像素结构 213 :晶体管
[0034] 101 :晶体管 214:电容
[0035] 102 :发光兀件 215 :发光兀件
[0036] SCAN11 :扫描信号 216 :晶体管
[0037] SCAN12:扫描信号 221 :晶体管
[0038] VDD:参考电压信号 222 :晶体管
[0039] VSS:参考电压信号 SCAN21 :扫描信号
[0040] Vint:起始电压 SCAN22:扫描信号
[0041] Vdatal :数据信号 Vdata2 :数据信号
[0042] EN:致能信号 L1 :第三电压电平
[0043] 200 :显示面板 VL2:第四电压电平
[0044] 210 :像素结构 t0?t5:时间点
[0045] 220:控制电路 INT:起始信号
[0046] 230:扫描电路 300 :显示面板
[0047] DL1?DLn :数据线 400 :显示面板
[0048] SCAN1?SCANm :扫描线 410 :像素结构
[0049] 211 :晶体管 500 :显示面板
[0050] 212 :晶体管 S601 ?S605:步骤

【具体实施方式】
[0051] 本发明将在本说明书中利用附图的参考更充分地陈述，其中附图绘有本发明的实 施方式。然而本发明以许多不同形式实现而不应受限于本说明书陈述的实施方式。这些实 施方式的提出令本说明书详尽且完整，而将充分表达本发明范围给本领域技术人员。本文 中相同的附图标记意指相同的元件。
[0052] 关于本文中所使用的"第一"、"第二"、…等，并非特别指称次序或顺位的意思，也 非用以限定本发明，其仅仅是为了区别以相同技术用语描述的元件或操作而已。
[0053] 参照图2A，图2A是依据本发明一实施例所绘示的显示面板200的示意图。显示 面板200包含多个像素结构210、控制电路220及扫描电路230。像素结构210通过数据 线DL1?DLn电性耦接于控制电路220,并通过扫描线SCAN1?SCANm电性耦接于扫描电 路230,其中，数据线DL1?DLn用以分别控制同一直行（column)的像素结构210,扫描线 SCAN1?SCANm用以分别扫描同一横列的像素结构210,举例来说，数据线DL1控制第一直 行的所有像素结构210,扫描线SCAN1扫描同一横列（row)的像素结构210,因此数据线DL1 及扫描线SCAN1可控制最左上角的像素结构210的亮度。
[0054] -并参照图2B，图2B是依据本发明一实施所绘示的显示面板200的电路图。图 2B是以图2A中所述最左上角的像素结构210为例，但不以此为限。如图2B所示，像素结 构210电性耦接于控制电路220。像素结构210包含晶体管211、晶体管212、晶体管213、 电容214以及发光元件215。控制电路220包含晶体管221以及晶体管222,其中，晶体管 211、晶体管212、晶体管213及晶体管222可例如为P型晶体管，晶体管221可例如为N型 晶体管。
[0055] 在一些实施例中，晶体管221可为P型晶体管，晶体管222可为N型晶体管。
[0056] 晶体管211的控制端（例如：栅极端）用于接收扫描线SCAN1所传送的扫描信号 SCAN11，晶体管211的第一端（例如：源极端）用于接收起始电压Vint并且电性耦接于电 容214的第一端，晶体管211的第二端（例如：漏极端）电性耦接于电容214的第二端以及 晶体管213的控制端（例如：栅极端）。
[0057] 当晶体管211为P型晶体管，扫描信号SCAN11低于第一电压电平且晶体管212关 闭时，晶体管211将导通使得P型晶体管213的控制端具起始电压Vint，其中第一电压电平 为起始电压Vint减去晶体管211的阈值电压（threshold voltage)。
[0058] 晶体管212的控制端（例如：栅极端）用于接收扫描线SCAN1所传送的扫描信号 SCAN12,晶体管212的第一端（例如：源极端）电性耦接于晶体管213的第二端（例如：漏 极端）及发光元件215的第一端，晶体管212的第二端（例如：漏极端）电性耦接于电容 214的第二端以及晶体管213的控制端。
[0059] 晶体管213的第一端（例如：源极端）电性耦接于控制电路220,其中，晶体管213 将从控制电路220选择性地接收数据信号Vdatal及参考电压信号VDD。进一步来说，于控制 电路220中，晶体管221的控制端（例如：栅极端）及晶体管222的控制端（例如：栅极端） 均用以接收致能信号EN，晶体管221的第二端（例如：漏极端）用以接收数据信号Vdatal， 晶体管222的第一端（例如：源极端）用以接收参考电压信号VDD，且晶体管221的第一端 (例如：源极端）及晶体管222的第二端（例如：漏极端）共同电性耦接于晶体管213的第 一端。
[0060] 当晶体管221为N型晶体管，晶体管222为P型晶体管时，且致能信号EN具一致 能电压电平的情况下，晶体管221将导通，晶体管222将关闭，使得晶体管213接收数据信 号Vdatal，其中致能电压电平可例如为高电压电平。另一方面，当致能信号EN具非致能电 压电平时，晶体管222导通，晶体管221关闭，使得P型晶体管213接收参考电压信号VDD， 其中非致能电压电平可例如为低电压电平。
[0061] 在一些实施例中，当致能电压电平为高电压电平时，致能信号EN的致能电压电平 可介于参考电压信号VDD的电压电平及第二电压电平之间，其中第二电压电平为参考电压 信号VDD的电压电平减去晶体管222的阈值电压。
[0062] 在一些实施例中，当非致能电压电平为低电压电平时，致能信号EN的非致能电压 电平可介于零电压电平及N型晶体管221的阈值电压之间。
[0063] 再者，当晶体管213接收数据信号Vdatal，且由扫描线SCAN1传送的扫描信号 SCAN12将晶体管212导通时，数据信号Vdatal的电压电平与晶体管213的阈值电压的差值 将经由晶体管212写入至晶体管213的控制端。
[0064] 发光元件215可例如为发光二极管或者有机发光二极管。发光元件215的第二端 用以接收参考电压信号VSS。其中，参考电压信号VSS和致能信号EN的电压电平的变化可 为同步，详言之，当晶体管213为P型晶体管，晶体管221为N型晶体管时，若致能信号EN具 致能电压电平，参考电压信号VSS也具致能电压电平，其中致能电压电平可例如为高电压 电平；相反地，若致能信号EN具非致能电压电平，参考电压信号VSS也具非致能电压电平， 其中非致能电压电平可例如为低电压电平。
[0065] 换句话说，当晶体管213接收数据信号Vdatal (即致能信号EN具致能电压电平） 时，参考电压信号VSS将具致能电压电平（例如为高电压电平），使得发光元件215关闭； 另一方面，当晶体管213接收参考电压信号VDD (即致能信号EN具非致能电压电平）时，参 考电压信号VSS将具非致能电压电平（例如为低电压电平）使得发光元件215不被阻断。 因此，相比较图1所示的像素结构100,参考电压信号VSS与致能信号EN的同步变化使得像 素结构210无须设置额外的晶体管，进而减少像素结构210的晶体管数量，其中，所述额外 的晶体管为电性连接于发光元件102的第一端的晶体管。
[0066] 为说明图2B中显示面板200的像素结构210的驱动方式，一并参照图2C，图2C是 绘示图2B的显示面板200的信号时序图。其中，图2C还描述另一像素结构210(即图2A 中数据线DL1及扫描线SCAN2交错的像素结构210)所接收的扫描信号SCAN21、扫描信号 SCAN22以及数据信号Vdata2。
[0067] 首先，当像素结构210未被扫描时（时间点t0?时间点tl)，扫描信号SCAN11、扫 描信号SCAN12、扫描信号SCAN21、扫描信号SCAN22、致能信号EN及参考电压信号VSS维持 在第三电压电平VL1，第三电压电平VL1可例如为高电压电平；当像素结构210被扫描到时 (时间点tl)，扫描信号SCAN11变为第四电压电平VL2,第四电压电平VL2可以例如为低电 压电平，此时晶体管211将导通使得起始电压Vint写入至晶体管213的控制端。
[0068] 在一些实施例中，起始电压Vint可为第一数据信号的电压电平减去晶体管213的 阈值电压，其中第一数据信号为数据信号Vdatal中对应至最高发光亮度的数据信号。
[0069] 随后于时间点t2时，扫描信号SCAN11恢复第三电压电平VL1使得晶体管211关 闭，同时，扫描信号SCAN12变为第四电压电平VL2,又致能信号EN依旧为第三电压电平 VL1，使得对应本像素结构210的数据信号Vdatal将传送至晶体管213。因此，晶体管213 的第一端及控制端分别接收的数据信号Vdatal及起始电压Vint将导通晶体管213,又晶 体管212的控制端具第四电压电平VL2,晶体管212将导通，使得晶体管213的控制端具第 五电压电平。其中，第五电压电平为数据信号Vdatal的电压电平减去晶体管213的阈值电 压，因此能够达到补偿晶体管213的阈值电压漂移的问题。
[0070] 在一些实施例中，扫描信号SCAN11恢复为第三电压电平VL1的时间点是早于扫描 信号SCAN12变为第四电压电平VL2的时间点。
[0071] 接者，于时间点t3时，扫描信号SCAN12将恢复第三电压电平VL1以关闭晶体管 212,此时，由于参考电压信号VSS依旧为第三电压电平VL1，发光元件215仍不导通。此外， 于时间点t3时，图2A中数据线DL1及扫描线SCAN2交错的另一像素结构210开始执行类 似于图2B中像素结构210及控制电路220于时间点tl至时间点t3的动作。详言之，扫描 信号SCAN21、扫描信号SCAN22以及数据信号Vdata2于时间点t3之后的变动类似于扫描信 号SCAN11、扫描信号SCAN12以及数据信号Vdatal于时间点tl致时间点t3的变动。
[0072] 在一些实施例中，当第三电压电平为高电压电平时，参考电压信号VSS的第三电 压电平可为数据信号Vdatal的最高电压电平或参考电压信号VDD的电压电平。
[0073] 最后，当于时间点t4时，显示面板200上的所有像素结构210均被扫描完（即图2 的扫描线SCANm与数据线DL1交错的像素结构210完成类似于图2B中像素结构210及控 制电路220于时间点tl至时间点t3的动作），每一像素结构210的晶体管213的控制端已 写入对应的电压。于每一像素结构210中，致能信号EN将变为第四电压电平VL2以关闭晶 体管221并导通晶体管222,使得参考电压信号VDD传送至晶体管213 ;同时，参考电压信号 VSS变为第四电压电平VL2,使得晶体管213以及发光元件215导通，并根据晶体管213的 控制端的第五电压电平产生对应的发光亮度。
[0074] 除此之外，以图2B中的像素结构210为例，流经发光元件215的电流大小如下述 方程式所示，所述电流大致正比于第六电压电平的平方，其中第六电压电平为晶体管213 的第一端与控制端的电压差V sg减去晶体管213的阈值电压Vth。而电压差Vsg为参考电压 信号VDD的电压电平减去第五压电平，又第五电压电平为数据信号Vdatal的电压电平减去 晶体管213的阈值电压V th，使得第六电压电平为参考电压信号VDD的电压电平减去数据信 号Vdatal的电压电平。因此，流经发光元件215的电流大小仅取决于参考电压信号VDD及 数据信号Vdatal，晶体管213的阈值电压V th的改变将不影响流经发光元件215的电流大 小，使得像素结构210能有效地补偿飘移的阈值电压。
[0075]

【权利要求】
1. 一种显不面板，包含： 一控制电路，用以选择性提供一数据信号或一第一参考电压信号；以及 一像素结构，包含： 一电容器； 一第一开关单兀，具有一第一端、一第二端以及一控制端，其中该第一开关单兀的该第 一端及该第二端分别电性耦接该电容器的两端，该第一开关单元的该第一端用以接收一起 始电压，该第一开关单元的该控制端用以接收一控制信号； 一第二开关单元，具有一第一端、一第二端以及一控制端，其中该第二开关单元的该第 一端电性耦接该第一开关单元的该第二端，该第二开关单元的该控制端用以接收一第一扫 描信号；以及 一第三开关单元，具有一第一端、一第二端以及一控制端，其中该第三开关单元的该第 一端用以接收该数据信号或该第一参考电压信号，该第三开关单元的该第二端电性耦接该 第二开关单元的该第二端以及一发光元件的一第一端，该第三开关单元的该控制端电性耦 接该第一开关单元的该第二端。
2. 如权利要求1所述的显示面板，其中该显示面板还包含如该像素结构的一另一像素 结构；其中该第一开关单元的该控制端接收的该控制信号为一第二扫描信号，该像素结构 与该另一像素结构的该第二扫描信号具有一固定时间延迟，或为一相同信号。
3. 如权利要求1所述的显示面板，其中该控制电路包含： 一第四开关单元，具有一第一端、一第二端以及一控制端，其中该第四开关单元的该第 一端用以接收该数据信号，该第四开关单元的该第二端电性耦接该第三开关单元的该第一 端，该第四开关单元的该控制端用以接收一致能信号；以及 一第五开关单元，具有一第一端、一第二端以及一控制端，其中该第五开关单元的该第 一端用以接收该第一参考电压信号，该第五开关单元的该第二端电性耦接该第三开关单元 的该第一端，该第五开关单元的该控制端用以接收该致能信号； 其中，该第四开关单元及该第五开关单元根据该致能信号依序导通。
4. 如权利要求3所述的显示面板，其中该第四开关单元与该第五开关单元其中之一为 P型晶体管，另一为N型晶体管。
5. 如权利要求3至4中任一项所述的显示面板，其中该发光元件的一第二端用以接收 一第二参考电压信号，其中该第四开关单元及该第五开关单元所接收的该致能信号与该第 二参考电压信号同步。
6. 如权利要求3至4中任一项所述的显示面板，其中该像素结构还包含一第六开关单 元，该第六开关单元具有一第一端、一第二端以及一控制端，其中该第六开关单元的该第一 端电性耦接该第三开关单元的该第二端，该第六开关单元的该第二端电性耦接该发光元件 的该第一端，该第六开关单元的该控制端用以接收该致能信号，该第六开关单元与该第五 开关单元为相同导电型P型晶体管。
7. -种用于如权利要求1的该显示面板的像素驱动方法，包含： 断开由该第三开关单元至该发光元件的一电流传输路径； 通过该控制信号导通该第一开关单元，使得该第三开关单元的该控制端具有该起始电 压； 通过该第一扫描信号导通该第二开关单元，并通过该数据信号及该第三开关单元的该 控制端的该起始电压导通该第三开关单元，使得该第三开关单元的该控制端根据该数据信 号及该第三开关单元的阀值电压产生一差值电压； 导通由该第三开关单元至该发光元件的该电流传输路径；以及 通过该差值电压及该第一参考电压信号导通该第三开关单元，以便输出一输出电流经 由该电流传输路径至该发光元件。
8. 如权利要求7所述的像素驱动方法，其中该控制信号为一第二扫描信号，该第二扫 描信号的致能期间是早于该第一扫描信号的致能期间。
9. 如权利要求7所述的像素驱动方法，其中断开由该第三开关单元至该发光元件的该 电流传输路径的步骤还包含： 拉升该发光元件接收的一第二参考电压信号或通过一致能信号关断电性耦接该发光 元件及该第三开关的一第四开关单元。
10. 如权利要求7所述的像素驱动方法，其中导通由该第三开关单元至该发光元件的 该电流传输路径的步骤还包含： 拉低电性耦接该发光元件的一第二参考电压信号或通过一致能信号导通电性耦接该 发光元件及该第三开关的一第四开关单元。
11. 如权利要求9至10中任一项所述的像素驱动方法，还包含：通过该致能信号控制 该控制电路以选择性地输出该数据信号及该第一参考电压信号。
【文档编号】G09G3/20GK104050911SQ201410304953
【公开日】2014年9月17日 申请日期:2014年6月30日 优先权日:2014年4月23日
【发明者】郭庭玮, 黄郁升, 林雅婷, 范纯彬 申请人:友达光电股份有限公司