多相栅极驱动器及其显示面板的制作方法
【专利摘要】一种多相栅极驱动器设置在该显示面板的周边区，包括启闭信号生成电路及多个移位寄存器(register)模块。启闭信号生成电路依据第一控制信号及多组时钟(clock)信号而依序输出多个起始信号。每一移位寄存器模块包含多个移位寄存器单元。该些移位寄存器模块的其中之一的第M个移位寄存器单元依据第M组时钟信号、第M个起始信号及一后级移位寄存器模块的第M个移位寄存器单元的栅极信号而输出对应的栅极信号，其中M为正整数。
【专利说明】多相栅极驱动器及其显示面板
【技术领域】
[0001]本发明是关于一种栅极驱动器，特别有关于一组多相栅极驱动器。
【背景技术】
[0002]液晶显示屏幕具有高画质、体积小及重量轻等优点，因此被广泛应用于智能手机、笔记本电脑、台式显示器以及电视等消费性电子产品，并已取代了传统的阴极射线管显示屏幕而跃居成显示屏幕的主流。
[0003]目前的液晶显示屏幕主要是采用多相的阵列基板栅极驱动(Mult1-phaseGateDriver on Array)技术来将栅极驱动器直接制作在由阵列基板所形成的显示面板的周边区，以利用这些栅极驱动器来驱动高分辨率的显示面板。
[0004]但是，随着显示面板的分辨率不断地提高，液晶显示屏幕中的时序控制器所需提供给栅极驱动器的控制信号数目也跟着增加，进而使得显示面板的周边区中用以传输这些控制信号的走线数目也跟着增加。如此一来，将使得显示面板的边框的宽度也因此增加。
【发明内容】
[0005]本发明的其中一目的在提供一种可减少显示面板的周边区的走线数目的多相栅极驱动器。
[0006]本发明的另一目的在提供一种具有上述多相栅极驱动器的显示面板。
[0007]本发明提出一种多相栅极驱动器，其用以设置于一显示面板的一周边区，并用以产生多个栅极信号。该多相栅极驱动器包含:一启闭信号生成电路，依据一第一控制信号及N组时钟信号依序输出N个起始信号，及依据一第二控制信号及该些时钟信号依序输出N个结束信号，其中该些起始信号及该些结束信号的相位依序分別具有一延迟区间，其中每组时钟信号包含一第一时钟信号及一第二时钟信号，该第二时钟信号反相于该第一时钟信号，且该些第一时钟信号的相位依序分別具有该延迟区间；及X个移位寄存器模块，电性耦接于该启闭信号生成电路，每一个移位寄存器模块包含由上至下依序排列的N个移位寄存器单元，该些移位寄存器模块中的一第I个移位寄存器模块的一第M个移位寄存器单元依据一第M组时钟信号、一第M个起始信号及一后级移位寄存器模块的一第M个移位寄存器单元的栅极信号输出对应的栅极信号，其中，M、N、X为正整数，且N大于I。
[0008]本发明另提出一种显示面板，其包含:至少一多相栅极驱动器，设置于该显示面板的一周边区，并用以输出多个栅极信号，该些多相栅极驱动器分別包含:一启闭信号生成电路，依据一第一控制信号及N组时钟信号依序输出N个起始信号，及依据一第二控制信号及该些时钟信号依序输出N个结束信号，其中该些起始信号及该些结束信号的相位依序分別具有一延迟区间，其中每组时钟信号包含一第一时钟信号及一第二时钟信号，该第二时钟信号反相于该第一时钟信号，且该些第一时钟信号的相位依序分別具有该延迟区间；及X个移位寄存器模块，电性耦接于该启闭信号生成电路，每一个移位寄存器模块包含由上至下依序排列的N个移位寄存器单元，该些移位寄存器模块中的一第I个移位寄存器模块的一第M个移位寄存器单元依据一第M组时钟信号、一第M个起始信号及一后级移位寄存器模块的一第M个移位寄存器单元的栅极信号输出对应的栅极信号，其中，M、N、X为正整数，且N大于I。
[0009]由于本发明的多相栅极驱动器采用了一启闭信号生成电路来产生多相移位寄存器模块所需的多个起始信号与多个结束信号，使得时序控制器仅需提供一个起始信号与一个结束信号至多相栅极驱动器，进而使得时序控制器与多相栅极驱动器之间不再需要多条传输起始信号与结束信号的走线，因此，本发明的多相栅极驱动器可减少显示面板的周边区的走线数目。
【专利附图】
【附图说明】
[0010]图1为依照本发明一实施例的显示面板的示意图；
[0011]图2绘示本发明的多相栅极驱动器160的一实施例；
[0012]图3绘示图2中的各信号的时序关系；
[0013]图4绘示本发明的另一种多相栅极驱动器460的一实施例。
[0014]其中，附图标记:
[0015]110 基板
[0016]120像素阵列
[0017]122 像素
[0018]130栅极线
[0019]140源极线
[0020]150周边区
[0021]160,170,460多相栅极驱动器
[0022]160-AU60-B启闭信号生成电路
[0023]160-1?160-X、160-1?160-Y移位寄存器模块
[0024]1、II JILIV移位寄存器单元
[0025]CKl?4、XCKl?4时钟信号
[0026]G⑴?G (K)、G⑴?G (Z):栅极信号
[0027]Vst, Vend 控制信号
[0028]Vstl?Vst4起始信号
[0029]Vendl ?Vend4 结束信号
【具体实施方式】
[0030]图1为依照本发明一实施例的显示面板100的示意图。请参照图1，此例的多相栅极驱动器160及多相栅极驱动器170乃是采用多相的阵列基板栅极驱动技术来制作的。在图1中，基板110包含有由多个像素122所构成的像素矩阵120。每一像素122电性耦接对应的栅极线130与对应的源极线140。而如图1所示，多相栅极驱动器160与170直接制作在由基板110所形成的显示面板100的周边区150中，且相对设置于显示面板100的两侦U。本实施例中，以双边栅极驱动器驱动为例，多相栅极驱动器160电性耦接第奇数条的栅极线130，而多相栅极驱动器170则电性耦接第偶数条的栅极线130。本发明并不以此为限，熟悉本领域的相关技术人员应当知道当以一个多相栅极驱动器驱动时，依照信号输出顺序电性耦接至依序对应的栅极线上。上述的每一多相栅极驱动器皆用以接收来自时序控制器(未绘示)的多个控制信号，并用以输出多个栅极信号至对应的栅极线。以下将进一步说明本发明的多相栅极驱动器的内部电路，并以多相栅极驱动器160的内部电路的其中一种实施方式来举例说明之。
[0031]图2绘示本发明的多相栅极驱动器160的一实施例，图3绘示图2中的各信号的时序关系。请依照说明来合并参照图2与图3。如图2所示，此多相栅极驱动器160包含多个移位寄存器模块160-1?160-X以及启闭信号生成电路160-AU60-B。启闭信号生成电路160-A用以依据控制信号Vst及多组时钟信号依序输出多个起始信号，在此例中，启闭信号生成电路160-A接收四组时钟信号。第一组时钟信号由时钟信号CKl及时钟信号XCKl所组成，且时钟信号XCKl反相于时钟信号CKl ;第二组时钟信号由时钟信号CK2及时钟信号XCK2所组成，且时钟信号XCK2反相于时钟信号CK2 ;第三组时钟信号由时钟信号CK3及时钟信号XCK3所组成，且时钟信号XCK3反相于时钟信号CK3 ;第四组时钟信号由时钟信号CK4及时钟信号XCK4所组成，且时钟信号XCK4反相于时钟信号CK4。时钟信号CKl、CK2、CK3与CK4的相位依序分別具有延迟区间T。
[0032]此外，在此例中，启闭信号生成电路160-A用以输出四个起始信号，分別以Vstl?Vst4来标示。而这四个起始信号Vstl?Vst4的相位亦依序分别具有延迟区间T。另外，启闭信号生成电路160-B用以依据控制信号Vend及上述的四组时钟信号而依序输出四个结束信号。这四个结束信号分别以Vendl?Vend4来标示，且这四个结束信号的相位亦依序分别具有延迟区间T。
[0033]上述的启闭信号生成电路160-A、启闭信号生成电路160-B皆包含有由上至下依序排列的多个移位寄存器单元。在此例中，启闭信号生成电路160-A、启闭信号生成电路160-B分别具有四个移位寄存器单元，且电路160-A与160-B中的移位寄存器单元以由第一级至最后一级的方式依序以1、IIJII与IV来标示。由图2可知，启闭信号生成电路160-A、启闭信号生成电路160-B中的每一移位寄存器单兀依据其中一组时钟信号来运作,且启闭信号生成电路160-A中的每一移位寄存器单元用以输出起始信号，而启闭信号生成电路160-B中的每一移位寄存器单元用以输出结束信号。起始信号Vstl?Vst4提供给移位寄存器模块160-1并控制移位寄存器模块160-1的移位寄存器单元操作；结束信号Vendl?Vend4提供给移位寄存器模块160-X并控制移位寄存器模块160-X的移位寄存器单元操作。值得注意的是，起始信号Vstl?Vst4与结束信号Vendl?Vend4并不会直接电性耦接至像素122。启闭信号生成电路160-A、启闭信号生成电路160-B仅分别供应起始信号Vstl?Vst4与结束信号Vendl?Vend4至移位寄存器模块160-1及移位寄存器模块160-X用以控制其动作。
[0034]此外，上述的移位寄存器模块160-1?160-X电性稱接于启闭信号生成电路。每一移位寄存器模块包含有由上至下依序排列的四个移位寄存器单元，分别以1、I1、III与IV标示。其中移位寄存器模块160-1中的第M个移位寄存器单元依据第M组时钟信号、第M个起始信号及一后级移位寄存器模块的第M个移位寄存器单元的栅极信号输出对应的栅极信号，其中M为正整数。举例来说，移位寄存器模块160-1中的移位寄存器单元I依据第一组时钟信号CK1、XCK1、第一个起始信号Vstl及后级移位寄存器模块160-2的移位寄存器单元I的栅极信号而输出对应的栅极信号G(I)。类似地，移位寄存器模块160-1中的移位寄存器单元II依据第二组时钟信号CK2、XCK2、第二个起始信号Vst2及后级移位寄存器模块160-2的移位寄存器单元II的栅极信号而输出对应的栅极信号G (3)。
[0035]而在上述的各移位寄存器模块中，移位寄存器模块160-X中的第M个移位寄存器单元依据该第M组时钟信号、一前级移位寄存器模块的第M个移位寄存器单元的栅极信号、及第M个结束信号输出对应的栅极信号。举例来说，移位寄存器模块160-X中的移位寄存器单元I依据第一组时钟信号CKUXCK1、一前级移位寄存器模块160-(X-1)的移位寄存器单元I的栅极信号、及第一个结束信号Vendl输出对应的栅极信号G (K-6)。类似地，移位寄存器模块160-X中的移位寄存器单元II依据第二组时钟信号CK2、XCK2、一前级移位寄存器模块160-(X-1)的移位寄存器单元II的栅极信号、及第二个结束信号Vend2输出对应的栅极信号G(K-4)。
[0036]至于自移位寄存器模块160-2开始至移位寄存器模块160-(X-1)为止的这些移位寄存器模块中，第P个移位寄存器模块的第M个移位寄存器单元依据第M组时钟信号、一前级移位寄存器模块(即第P-1个移位寄存器模块)的第M个移位寄存器单元的栅极信号、及一后级移位寄存器模块(即第P+1个移位寄存器模块)的第M个移位寄存器单元的栅极信号而输出对应的栅极信号，其中I < P < X。此夕卜，由图3可知,在移位寄存器模块160-1?160-X所输出的这些栅极信号中，每二个时序相邻的栅极信号可具有重迭期间B。以本实施例而言，延迟区间T的脉波宽度可等于重迭期间B的脉波宽度。然本发明亦不以此为限，每两个时序相邻的栅极信号亦可不重迭。所述的重迭期间B可以是像素122预充电期间，延迟区间T可避免两栅极线同时开启充相同数据电压。上述应是熟悉本领域的技术人员均可理解，不在此赘述。
[0037]由于本发明的多相栅极驱动器可依据控制信号Vst来产生所需的多个起始信号，并可依据控制信号Vend来产生所需的多个结束信号，因此多相栅极驱动器所需的起始信号与结束信号这类的控制信号便不需由时序控制器全部供应。如此一来，便可减少时序控制器与多相栅极驱动器之间的走线数目。
[0038]值得一提的是，仅管在上述实施例中，以显示面板具有二个多相栅极驱动器为例，但此并非用以限制本发明。藉由上述教示，本领域中具有本领域技术人员当知本发明的显示面板可以是采用至少一个多相栅极驱动器来实现。在本发明的另一实施例中，若仅有一个多相栅极驱动器驱动显示面板100时，则此多相栅极驱动器可如图4所示般设计。图4绘示本发明的另一种多相栅极驱动器460的一实施例。在图4中，标示与图2中的标示相同者表示为相同的对象或信号。图4与图2所示电路的不同之处，在于多相栅极驱动器460包含有移位寄存器模块160-1?160-Y，且移位寄存器模块160-1?160-Y用以输出栅极信号G(I)?G(Z)至显示面板100中的第一条栅极线130至第Z条栅极线130。
[0039]综上所述，由于本发明的多相栅极驱动器160利用启闭信号生成电路来根据控制信号Vst及控制信号Vend产生多相栅极驱动器160所需的起始信号与结束信号，使得时序控制器仅需要提供一个起始信号与一个结束信号至多相栅极驱动器，进而使得时序控制器与多相栅极驱动器之间不再需要多条传输起始信号与结束信号的走线，因此，本发明的多相栅极驱动器可减少显示面板的周边区的走线数目。
【权利要求】
1.一多相栅极驱动器，其特征在于，设置于一显示面板的一周边区，用以产生多个栅极信号，该多相栅极驱动器包含: 一启闭信号生成电路，依据一第一控制信号及N组时钟信号依序输出N个起始信号，及依据一第二控制信号及该些时钟信号依序输出N个结束信号，其中该些起始信号及该些结束信号的相位依序分別具有一延迟区间，其中每组时钟信号包含一第一时钟信号及一第二时钟信号，该第二时钟信号反相于该第一时钟信号，且该些第一时钟信号的相位依序分別具有该延迟区间；及 X个移位寄存器模块，电性稱接于该启闭信号生成电路，每一个移位寄存器模块包含由上至下依序排列的N个移位寄存器单元，该些移位寄存器模块中的一第I个移位寄存器模块的一第M个移位寄存器单元依据一第M组时钟信号、一第M个起始信号及一后级移位寄存器模块的一第M个移位寄存器单兀的栅极信号输出对应的栅极信号,其中，M、N、X为正整数，且N大于I。
2.如权利要求1所述的多相栅极驱动器，其特征在于，该启闭信号生成电路包含:多个移位寄存器单元，依据该些时钟信号及该第一控制信号依序输出该些起始信号，以及依据该些时钟信号及该第二控制信号依序输出该些结束信号。
3.如权利要求1所述的多相栅极驱动器，其特征在于，该些移位寄存器模块中的一第X个移位寄存器模块的一第M个移位寄存器单元依据该第M组时钟信号、一前级移位寄存器模块的一第M个移位寄存器单元的栅极信号、及一第M个结束信号输出对应的栅极信号。
4.如权利要求1所述的多相栅极驱动器，其特征在于，该些移位寄存器模块中的一第P个移位寄存器模块的 一第M个移位寄存器单元依据该第M组时钟信号、一前级移位寄存器模块的一第M个移位寄存器单兀的栅极信号、及一后级移位寄存器模块的一第M个移位寄存器单兀的栅极信号输出对应的栅极信号，其中I < P < X。
5.如权利要求1所述的多相栅极驱动器，其特征在于，在该些移位寄存器单元输出的该些栅极信号中，每二个在时序上相邻的栅极信号具有一重迭期间。
6.一显示面板，其特征在于，包含: 至少一多相栅极驱动器，设置于该显示面板的一周边区，用以输出多个栅极信号，该至少一多相栅极驱动器分別包含: 一启闭信号生成电路，依据一第一控制信号及N组时钟信号依序输出N个起始信号，及依据一第二控制信号及该些时钟信号依序输出N个结束信号，其中该些起始信号及该些结束信号的相位依序分別具有一延迟区间，其中每组时钟信号包含一第一时钟信号及一第二时钟信号，该第二时钟信号反相于该第一时钟信号，且该些第一时钟信号的相位依序分別具有该延迟区间 '及 X个移位寄存器模块，电性稱接于该启闭信号生成电路，每一个移位寄存器模块包含由上至下依序排列的N个移位寄存器单元，该些移位寄存器模块中的一第I个移位寄存器模块的一第M个移位寄存器单元依据一第M组时钟信号、一第M个起始信号及一后级移位寄存器模块的一第M个移位寄存器单兀的栅极信号输出对应的栅极信号,其中，M、N、X为正整数，且N大于I。
7.如权利要求6所述的显示面板，其特征在于，包含二个多相栅极驱动器，相对设置于该显示面板的两侧，用以输出该些栅极信号。
8.如权利要求6所述的显示面板，其特征在于，该启闭信号生成电路包含:多个移位寄存器单元，依据该些时钟信号及该第一控制信号依序输出该些起始信号，以及依据该些时钟信号及该第二控制信号依序输出该些结束信号。
9.如权利要求6所述的显示面板，其特征在于，该些移位寄存器模块中的一第X个移位寄存器模块的一第M个移位寄存器单元依据该第M组时钟信号、一前级移位寄存器模块的一第M个移位寄存器单兀的栅极信号、及一第M个结束信号输出对应的栅极信号。
10.如权利要求6所述的显示面板，其特征在于，该些移位寄存器模块中的一第P个移位寄存器模块的一第M个移位寄存器单元依据该第M组时钟信号、一前级移位寄存器模块的一第M个移位寄存器单兀的栅极信号、及一后级移位寄存器模块的一第M个移位寄存器单元的栅极信号输出对应的栅极 信号，其中I < P < X。
【文档编号】G09G3/36GK104050946SQ201410304520
【公开日】2014年9月17日 申请日期:2014年6月30日 优先权日:2014年5月13日
【发明者】柯健专, 蔡孟杰 申请人:友达光电股份有限公司