显示装置及其栅极信号产生方法

专利名称：显示装置及其栅极信号产生方法
显示装置及其栅极信号产生方法
技术领域：
本发明是有关于一种显示装置及其栅极信号产生方法，且特别是有关于一种可应用于不同驱动方式的显示装置及其栅极信号产生方法。
背景技术：
近年来，随着半导体科技蓬勃发展，携带型电子产品及平面显示器产品也随的兴起。而在众多平面显示器的类型当中，液晶显示器(Liquid Crystal Display, LCD)基于其低电压操作、无辐射线散射、重量轻以及体积小等优点，随即已成为显示器产品的主流。也亦因如此，无不驱使着各家厂商针对液晶显示器的开发技术要朝向微型化及低制作成本发展。为了要将液晶显示器的制作成本压低，直接在显示面板上制作阵列上栅极驱动器(gate on array),藉以窄化边框(slim border),从而达到降低液晶显示器的制作成本的目的。然而，由于移位暂存器为利用形成于基板上的薄膜晶体管(thin-film transistor)来构成，因此移位暂存器的驱动能力会碍于薄膜晶体管的制程而受限。并且为了提高良好的视角效果，用于解决色偏的像素设计也持续被提出，因此需要更多的扫描信号提供单一像素进行充电及电荷分享.此外，栅极驱动电路通常针对单一种驱动方式来设计，以致于移位暂存器的通用性法应用于不同的画面更新率。

发明内容本发明提供一种显示装置及其栅极信号产生方法，可通过调整时序信号的重叠关系及调整时序信号的致能期间，可对应不同频率调整驱动方式，藉以调整主栅极信号的重叠关系及致能期间，以及次栅极信号的重叠关系及致能期间。本发明提出一种显示装置，包括一时序控制器、一像素阵列及一栅极驱动电路。时序控制器用以提供多个时序信号，像素阵列具有多个像素，栅极驱动电路电性连接时序控制器及像素阵列，包括多个移位暂存电路。第N级移位暂存电路包括一第一移位暂存器及一第二移位暂存器。第一移位暂存器用以产生一第N级主栅极信号。第二移位暂存器用以产生第N级次栅极信号。时序控制器依据显示装置之一画面更新率调整这些时序信号的重叠关系，且N为自然数。在本发明的一实施例中,第一移位暂存器以及第二移位暂存器分别包括一上拉单元、一驱动单元、一辅助驱动单元、一第一控制单元、一第二控制单元、一第一辅助下拉单元、一第二辅助下拉单元及一下拉单元。上拉单元依据第N-I个参考信号、第N-2个参考信号、第N-4个参考信号、第N-5个参考信号及第N+4个参考信号抬升一驱动电压Q。驱动单元接收一第一时序信号，依据驱动电压及第一时序信号输出第N级的主栅极信号或次栅极信号。辅助驱动单元接收第一时序信号，依据驱动电压及第一时序信号输出第N级参考信号。第一控制单元接收且依据一第一低频信号产生一第一控制信号。第二控制单元接收且依据一第二低频信号产生一第二控制信号。第一辅助下拉单元电性连接至一第一低电压、一第二低电压及第一控制信号，依据第一控制信号下拉第N级参考信号及第N级的主栅极信号或次栅极信号。第二辅助下拉单元电性连接至第一低电压、第二低电压及第二控制信号，依据第二控制信号下拉第N级参考信号及第N级的主栅极信号或次栅极信号。下拉单元接收第二低电压及第N+4个参考信号，且依据第N+4个参考信号下拉驱动电压及第N级的主栅极信号或次栅极信号。本发明提出一种显示装置的栅极信号产生方法，显示装置包括一像素阵列、一时序控制器及一栅极驱动电路，栅极信号产生方法包括下列步骤。时序控制器用以提供一起始信号以及多个时序信号。时序控制器依据显示装置之一画面更新率调整起始信号的致能期间，并且调整这些时序信号的致能期间及重叠关系。栅极驱动电路依据这些时序信号提供多个主栅极信号以及多个次栅极信号至像素阵列。基于上述，实施例的显示装置及其栅极信号产生方法，时序控制器依据显示装置之一画面更新率调整起始信号与这些时序信号的致能期间与重叠关系。藉此，可调整主栅极信号的致能期间与重叠关系，以及调整虚拟次栅极信号及次栅极信号的致能期间与重叠 关系，因此可增加栅极驱动电路的通用性。为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。

图I为依据本发明一实施例的显示装置的系统示意图。图2为依据本发明一实施例的栅极驱动电路的系统示意图。图3A为依据本发明一实施例的第一移位暂存器的电路示意图。图3B为依据本发明一实施例的第二移位暂存器的电路示意图。图4A及图4B为依据本发明一实施例的显示装置于画面更新率为60Hz的驱动波形示意图。图5A及图5B为依据本发明一实施例的显示装置于画面更新率为120Hz的驱动波形示意图。图6A及图6B为依据本发明一实施例的显示装置于画面更新率大于120Hz的驱动波形示意图。图7为依据本发明一实施例的像素的电路示意图。图8为依据本发明一实施例的显示装置的栅极信号产生方法的流程图。主要元件符号说明100 :显示装置110:时序控制器120 :显示面板121、200 :栅极驱动电路123 :像素阵列130 :源极驱动器131 :第一栅极线133 :数据线
135 :第二栅极线211 216 :虚拟第二移位暂存器221 223、300a :第一移位暂存器231 233、300b :第二移位暂存器310 :上拉单元320 :驱动单元330 :辅助驱动单元340 :第一控制单元·
350 :第二控制单元360 :第一辅助下拉单元370 :第二辅助下拉单元380 :下拉单元Cl、CA、CB:电容CLCl :第一液晶电容CLC2:第二液晶电容CSTl :第一储存电容CST2:第二储存电容DSl DS6 :虚拟次栅极信号DSTl DST6 :虚拟参考信号G、G1 G3、G(n):主栅极信号HCl HC6、HCi :时序信号K :第二控制信号LCl :第一低频信号LC2:第二低频信号P :第一控制信号PX :像素Q (η):驱动电压S、SI S3 :次栅极信号SRCl SRC3 :移位暂存电路SSTl SST3 :次参考信号STl ST3、ST (n)、ST (n_l)、ST (n-2)、ST (n_3)、ST (n-4)、ST (n-5)、ST (n+1)、ST (n+2)、ST (n+3)、ST (n+4):主参考信号STV :起始信号Tl T21:晶体管Vcom:共电压端VP:像素电压VSSl :第一低电压VSS2:第二低电压S810、S820、S830 :步骤具体实施方式
图I为依据本发明一实施例的显示装置的系统示意图。请参照图1，在本实施例中，显示装置100包括时序控制器110、显示面板120及源极驱动电路130。源极驱动电路130电性连接时序控制器110，以受控于时序控制器110提供多个像素电压VP0显示面板120包括栅极驱动电路121及像素阵列123。栅极驱动电路121电性连接时序控制器110，以接收时序控制器110所提供的起始信号STV、第一低频信号LC1、第二低频信号LC2及多个时序信号HCl HC6，且依据起始信号STV、第一低频信号LCl、第二低频信号LC2及时序信号HCl HC6提供多个主栅极信号G及多个次栅极信号S。其中,第一低频信号LC1、第二低频信号LC2可以互为反相信号。像素阵列123包括多条第一栅极线131、多条数据线133、多条第二栅极线135及阵列排列的多个像素PX。每一第一栅极线131用以接收对应的主栅极信号G，每一数据线 133用以接收对应的像素电压VP，每一第二栅极线用135用以接收对应的次栅极信号S。并且，每一像素PX电性连接对应的第一栅极线131以接收对应的主栅极信号G，电性连接对应的数据线133以接收对应的像素电压VP，电性连接对应的第二栅极线用135以接收对应的次栅极信号S。图2为依据本发明一实施例的栅极驱动电路的系统示意图。请参照图I及图2，在本实施例中，栅极驱动电路121可以栅极驱动电路200来实现。栅极驱动电路200包括多级移位暂存电路(如SRCl SRC3)，每一级移位暂存电路包括第一移位暂存器(如221 223)及第二移位暂存器(如231 233)。每一第一移位暂存器(如221 223)接收时序信号HCl HC6的其中之一、第一低频信号LCl及第二低频信号LC2，用以依据所接收的时序信号(如HCl HC6)、第一低频信号LCl及第二低频信号LC2产生对应的主栅极信号(如Gl G3)及主参考信号(如STl ST3)。其中，第I级移位暂存电路SRCl及第2级移位暂存电路SRC2的第一移位暂存器221及222更接收起始信号STV,以更依据起始信号STV产生主栅极信号Gl、G2及主参考信号ST1、ST2。每一第二移位暂存器(如231 233)接收时序信号HCl HC6的其中之一、第一低频信号LCl及第二低频信号LC2，用以依据所接收的时序信号(如HCl HC6)、第一低频信号LCl及第二低频信号LC2产生对应的次栅极信号(如SI S3)及次参考信号(如SSTl SST3)。并且于所述多个移位暂存电路(如SRCl SRC3)的前后分别包含多个虚拟第二移位暂存器211 216。虚拟第二移位暂存器211 216分别接收对应的时序信号HCl HC6，第一低频信号LCl及第二低频信号LC2，用以依据时序信号HCl HC6、第一低频信号LCl及第二低频信号LC2产生多个虚拟次栅极信号DSl DS6及多个虚拟参考信号DSTl DST6。其中虚拟第二移位暂存器211及212接收起始信号STV,以更依据起始信号STV产生虚拟次栅极信号DS1、DS2及虚拟参考信号DST1、DST2。在本实施例中，这些移位暂存电路(如SRCl SRC3)的第一移位暂存器(如221 223)为依序触发，以依序提供致能的主栅极信号(如Gl G3)及主参考信号(如STl ST3);虚拟第二移位暂存器211 216及移位暂存电路(如SRCl SRC3)的第二移位暂存器(如231 233)为依序触发，以依序提供致能的虚拟次栅极信号DSl DS6及次栅极信号(如SI S3)，以及依序提供致能的虚拟参考信号DSTl DST6及次参考信号(如 SSTl SST3)。图3A为依据本发明一实施例的第一移位暂存器的电路示意图。请参照图3A，第一移位暂存器300a包括上拉单元310、驱动单元320、辅助驱动单元330、第一控制单元340、第二控制单元350、第一辅助下拉单元360、第二辅助下拉单元370及下拉单元380。上拉单元310 依据主参考信号 ST (n-1)、ST (n-2)、ST (n-4)、ST (n-5)及 ST (n+4)抬升驱动电压Q (η),其中主参考信号ST(n-l)表不前一级第一移位暂存器(如221 223)所提供，主参考信号ST (n+1)表示后一级第一移位暂存器(如221 223)所提供，其余可以此类推，且η为一自然数。驱动单元320接收时序信号HCi，其中i=l 6。亦即，驱动单元320接收时序信号HCl HC6的其中之一。驱动单元320依据驱动电压Q(η)及所接收的时序信号(如HCl HC6)输出对应的主栅极信号G(η)。辅助驱动单元330接收时序信号HCl HC6的其中之一，且依据驱动电压Q(η)及所接收的时序信号(如HCl HC6)输出输出对应的主参考信号ST (η)。
第一控制单元340接收且依据第一低频信号LCl产生第一控制信号P。第二控制单元350接收且依据第二低频信号LC2产生第二控制信号K。第一辅助下拉单元360电性连接至第一低电压VSS1、第二低电压VSS2及第一控制信号P，以依据第一控制信号P下拉主参考信号ST (η)及主栅极信号G (η)。第二辅助下拉单元370电性连接至第一低电压VSS1、第二低电压VSS2及第二控制信号K，以依据第二控制信号K下拉主参考信号ST (η)及主栅极信号或次栅极信号G (η)。下拉单元380接收第二低电压VSS2及主参考信号ST (n+4)，且依据主参考信号ST (n+4)下拉驱动电压Q (η)及主栅极信号G (η)。进一步来说，上拉单元310包括晶体管Tl Τ7。晶体管Tl具有接收主参考信号ST(n-2)的第一端、接收主参考信号ST(n-4)的控制端及第二端。晶体管T2具有接收主参考信号ST(n-4)的第一端、第二端以及电性连接晶体管Tl的第二端的控制端。晶体管T3具有接收主参考信号ST(n-4)的第一端、接收主参考信号ST(n-5)的控制端及电性连接晶体管T2的第二端的第二端。晶体管T4具有接收主参考信号ST(n-4)的第一端、接收主参考信号ST (n_l)的控制端及电性连接晶体管T2的第二端的第二端。晶体管T5具有接收主参考信号ST(n-4)的第一端、接收主参考信号ST(n+4)的控制端及电性连接晶体管T2的第二端的第二端。晶体管T6具有接收主参考信号ST (n-2)的第一端、电性连接晶体管T2的第二端的控制端及输出驱动电压Q(n)的第二端。晶体管T7具有接收主参考信号ST(n-l)的第一端与控制端及电性连接晶体管T6的第二端的第二端。驱动单元320包括晶体管T8，具有接收时序信号HCi的第一端、接收驱动电压Q(η)的控制端及输出主栅极信号G(n)的第二端。此外，驱动单元320更可包含电容Cl电性连接于晶体管T8的控制端与晶体管T8的第二端之间。辅助驱动单元330包括晶体管T9具有接收时序信号HCi的第一端、接收驱动电压Q(η)的控制端及输出主参考信号ST (η)的
A-Ap ~·上山
弟一牺。第一控制单元340及第二控制单元350分别包括TlO Τ13。晶体管TlO具有接收第一低频信号LCl或第二低频信号LC2的第一端与控制端以及第二端，其中第一控制单元340的晶体管TlO的第一端接收第一低频信号LC1，第二控制单元350的晶体管TlO的第一端接收第二低频信号LC2。晶体管T12具有电性连接晶体管TlO的第一端的第一端、电性连接晶体管TlO的第二端的控制端及输出第一控制信号P或第二控制信号K的第二端，其中第一控制单元340的晶体管T12的第二端输出第一控制信号P，第二控制单元350的晶体管T12的第二端输出第二控制信号K。晶体管Tll具有电性连接晶体管TlO的第二端的第一端、接收驱动电压Q(n)的控制端及电性连接至第一低电压VSSl的第二端。晶体管T13具有电性连接晶体管T12的第二端的第一端、电性连接晶体管Tll的控制端的控制端及电性连接至第一低电压VSSl的第
~· -5.JJU
-~ 觸 O·
第一辅助下拉单元360及第二辅助下拉单元370分别包括T14 T16。晶体管T14具有电性连接至驱动电压Q (η)的第一端、接收第一控制信号P或第二控制信号K的控制端及接收主参考信号ST (η)的第二端，其中第一辅助下拉单元360的晶体管Τ14的控制端接收第一控制信号P、第二辅助下拉单元370的晶体管Τ14的控制端接收第二控制信号K。晶体管Τ15具有电性连接至主栅极信号G (η)的第一端、电性连接至晶体管Τ14的控制端的控制端及电性连接至第二低电压VSS2的第二端。晶体管Τ16具有接收主参考信号ST(η)的第一端、电性连接晶体管Τ14的控制端的控制端及电性连接至第一低电压VSSl的第二端。下拉单元380包括晶体管Τ17及Τ18。晶体管Τ17具有电性连接驱动电压Q (η)的第一端、接收主参考信号ST(n+4)的控制端及电性连接至第二低电压VSS2的第二端。晶体管T18具有电性连接主栅极信号G (η)的第一端、电性连接晶体管Τ17的控制端的控制端及电性连接至第二低电压VSS2的第二端。在本实施例中，第一低电压VSSl以及第二低电压VSS2的电压准位低于接地电位，并且可设定第一低电压VSSl不大于第二低电压VSS2,例如是第二低电压VSS2等于第一低电压VSSl或者是第二低电压VSS2大于第一低电压VSS1，以降低晶体管Τ15、Τ17及Τ18为不导通时的漏电流。图3Β为依据本发明一实施例的第二移位暂存器的电路示意图。在本实施例中，第二移位暂存器300b为虚拟第二移位暂存器211 216及第二移位暂存器(如231 233)的电路结构，其相似于第一移位暂存器300a，然而第一移位暂存器300a所标示的主参考信号ST(n-5)、主参考信号ST(n-4)、主参考信号ST(n-2)、主参考信号ST(η-1)、主参考信号ST (η)、主参考信号ST (n+4)及主栅极信号G (η)则对应地更换为次参考信号SST (η_5)、次参考信号SST (n-4)、次参考信号SST (n-2)、次参考信号SST (n_l)、次参考信号SST (η)、次参考信号SST (n+4)及次栅极信号S (η)。图4Α及图4Β为依据本发明一实施例的显示装置于画面更新率为60Hz的驱动波形示意图。请参照图3Α、图3Β、图4Α及图4Β，以主栅极信号为例，当像素进行充电时，在本实施例中，这些第一移位暂存器(如221 223)为依据对应的时序信号HCl HC6输出对应的主参考信号(如ST (n-5) ST (n+4))及主栅极信号(如Gl G3)。并且，在画面更新率为60Hz (对应第一频率)，设定时序信号HCl HC6的致能期间互不重叠，以致于本实施例的这些第一移位暂存器(如221 223)所输出的多个主参考信号(如ST (n-5) ST(n+4))的致能期间互不重叠且以及所输出的主栅极信号(如Gl G3)的致能期间互不重叠。请参照图3A及图4A，当主参考信号ST(n_5)为致能时，晶体管T3会导通；当主参考信号ST (n-4)为致能时，晶体管Tl会导通。然而，由于主参考信号ST (n-5) ST(n_2)互不重叠，因此在主参考信号ST (n-1)致能前，晶体管T1-T6不会拉抬驱动电压Q (η)。在主参考信号ST (η-I)致能时，晶体管T7导通，而致能的主参考信号ST (η-I)会对电容Cl进行充电，进而拉抬驱动电压Q (η)，并且在驱动电压Q (η)大于晶体管Τ8及T9的临界电压时，晶体管Τ8及T9会导通。接着，在晶体管Τ8及T9的第一端所接收的时序信号HCi致能时，晶体管Τ8的第二端会输出致能的主栅极信号G(n)，晶体管T9的第二端会输出致能的主参考信号ST(η)。此时，由于电容Cl的跨压的缘故，驱动电压Q(n)会被抬得更高，以致于第一控制单元340及第二控制单元350无法致能第一控制信号P及第二控制信号K。因此，致能的主栅极信号 G (η)、致能的主参考信号ST (η)及驱动电压Q (η)不会被第一辅助下拉单元360及第二辅助下拉单元370拉低其电压准位。在晶体管Τ8及T9的第一端所接收的时序信号HCi禁能时，第一控制单元340及第二控制单元350分别依据第一低频信号LCl、第二低频信号LC2对应地致能第一控制信号P及第二控制信号K。在此，假设第一低频信号LC1、第二低频信号LC2互为反相信号，则第一控制信号P及第二控制信号K的其中之一会致能，主栅极信号G (η)、主参考信号ST (η)及驱动电压Q(n)会被第一辅助下拉单元360或第二辅助下拉单元370拉低其电压准位。在主参考信号ST (n+4)致能时，下拉单元380会导通而拉低驱动电压Q (η)及主栅极信号G (η)的电压准位；并且，晶体管Τ5会导通以拉低晶体管Τ6的控制端的电压准位。在本实施例中，第二移位暂存器(如231 233)的运作相似于第一移位暂存器(如221 223)，亦即次参考信号SST (n-5) SST (n+4)的致能期间为互不重叠，以致于虚拟次栅极信号DSl DS6及次栅极信号(如SI S3)互不重叠。依据图4B所示，每一主栅极信号(如Gl G3)不重叠于对应的次栅极信号(如SI S3),并且每一主栅极信号(如Gl G3)先于对应的次栅极信号(如SI S3)。而每一主栅极信号(如Gl G3)致能期间大致会先于对应的次栅极信号(如SI S3) 6级，例如主栅极信号Gl的致能期间约与虚拟次栅极信号DSl重叠，虚拟参考信号DSTl等同于次参考信号SST (1-6)。依据上述，在某些实施例中，晶体管T17的控制端所接收的主参考信号ST(n+4)可以次参考信号SST(n-2)替代，但本发明实施例不以此为限。在本发明的实施例中，第一移位暂存器(如221 223)可能没有先前的主参考信号ST可以参照，此时可参照起始信号STV而运作。依据上述，为了电路运作的需求，当画面更新率为60HZ时，除了使时序信号HCl HC6的致能期间互不重叠，更使起始信号STV的下降缘与时序信号HCl的下降缘同步。图5A及图5B为依据本发明一实施例的显示装置于画面更新率为120Hz的驱动波形示意图。请参照图3A、图3B、图5A及图5B，在本实施例中，以六个时序信号(HCl HC6)为例，每一时序信号(如HCl HC6)的致能期间的前半部分与前一时序信号(如HCl HC6)的致能期间重叠，每一时序信号(如HCl HC6)的致能期间的后半部与下一时序信号(如HCl HC6)的致能重叠。例如，时序信号HC2的致能期间的前半部分与时序信号HCl的致能期间重叠，时序信号HC2的致能期间的后半部与时序信号HC3的致能期间重叠。 依据上述，在画面更新率为120Hz (对应第二频率)，本实施例的这些第一移位暂存器(如221 223)所输出的多个主参考信号(如ST(n-5) ST(n+4))的致能期间会相互重叠且以及所输出的主栅极信号(如Gl G3)的致能期间会相互重叠。请参照图3A及图5A，当主参考信号ST (n-5)为致能时，晶体管T3会导通。当主参考信号ST (n-4)为致能时，晶体管Tl会导通，并且致能的主参考信号ST (n-4)会通过导通的晶体管T3拉抬晶体管T6的控制端的电压准位，以致于晶体管T6会导通；当主参考信号ST(n-2)为致能时，致能的主参考信号ST(n-2)可通过仍为导通的晶体管T6拉抬驱动电压Q(η);当主参考信号ST(η-I)为致能时，晶体管T6的控制端的电压准位会通过导通的晶体管T4而下拉，但致能的主参考信号ST (η-I)会通过导通的晶体管T7而拉抬驱动电压Q (η)，并且在驱动电压Q(n)大于晶体管T8及T9的临界电压时，晶体管T8及T9会导通。接着，在晶体管T8及T9的第一端所接收的时序信号HCi致能时，晶体管T8的第二端会输出致能的主栅极信号G(n)，晶体管T9的第二端会输出致能的主参考信号ST(η)。此时，由于电容Cl的跨压的缘故，驱动电压Q(n)会被抬得更高，以致于第一控制单元340及第二控制单元350无法致能第一控制信号P及第二控制信号K。因此，致能的主栅极信号G (η)、致能的主参考信号ST (η)及驱动电压Q (η)不会被第一辅助下拉单元360及第二辅助下拉单元370拉低其电压准位。在晶体管Τ8及T9的第一端所接收的时序信号HCi禁能时，第一控制单元340及第二控制单元350分别依据第一低频信号LCl、第二低频信号LC2对应地致能第一控制信号P及第二控制信号K。在此，假设第一低频信号LC1、第二低频信号LC2互为反相信号，则第一控制信号P及第二控制信号K的其中之一会致能，主栅极信号G (η)、主参考信号ST (η)及驱动电压Q(n)会被第一辅助下拉单元360或第二辅助下拉单元370拉低其电压准位。在主参考信号ST (n+4)致能时，下拉单元380会导通而拉低驱动电压Q (η)及主栅极信号G (η)的电压准位；并且，晶体管Τ5会导通以拉低晶体管Τ6的控制端的电压准位。在本实施例中，第二移位暂存器(如231 233)的运作仍相似于第一移位暂存器(如221 223)，亦即次参考信号SST (n-5) SST (n+4)的致能期间为相互重叠，以致于虚拟次栅极信号DSl DS6及次栅极信号(如SI S3)相互重叠。依据图5B所示，每一主栅极信号(如Gl G3)不重叠于对应的次栅极信号(如SI S3),并且每一主栅极信号(如Gl G3)先于对应的次栅极信号(如SI S3)。而由于本实施例以六个时序信号(如HCl HC6)循环为例，因此每一主栅极信号(如Gl G3)致能期间大致会先于对应的次栅极信号(如SI S3) 6级，例如主栅极信号Gl的致能期间约与虚拟次栅极信号DSl的致能期间重叠。依据上述，在某些实施例中，晶体管T17的控制端所接收的主参考信号ST(n+4)可以次参考信号SST(n-2)替代，但本发明实施例不以此为限。在本发明的实施例中，第一移位暂存器(如221 223)可能没有先前的主参考信号ST可以参照，此时可参照起始信号STV而运作。依据上述，为了电路运作的需求，当画面更新率为120Hz时，除了使时序信号HCl HC6的致能期间相互重叠，更使起始信号STV的下降缘晚于时序信号HCl的上升缘。图6A及图6B为依据本发明一实施例的显示装置于画面更新率不小于120Hz，且可适用于立体影像显示的驱动波形示意图。请参照图3A、图3B、图6A及图6B，在本实施例中，每一奇数时序信号(如HCI、HC3及HC5)的致能期间与下一偶数时序信号(如HC2、HC4及HC6)的致能期间全部重叠，并且每一奇数时序信号(如HCI、HC3及HC5)的致能期间的前半部分与前一奇数时序信号(如HC1、HC3及HC5)的致能期间重叠，每一奇数时序信号(如HC1、HC3及HC5)的致能期间的后半部与下一奇数时序信号(如HC1、HC3及HC5)的致能期间重叠。例如，时序信号HC3的致能期间的前半部分与时序信号HCl的致能期间重叠，时序信号HC3的致能期间的后半部与时序信号HC5的致能期间重叠。依据上述，在画面更新率为不小于120Hz (对应第二频率)，本实施例的这些第一移位暂存器(如221 223)所输出的多个主参考信号(如ST(n-5) ST(n+4))的致能期间会两两 重叠且每一奇数主参考信号与前后相邻的奇数主参考信号相互重叠，以及所输出的主栅极信号(如Gl G3)的致能期间会两两重叠且每一奇数主栅极信号与前后相邻的奇数主栅极信号相互重叠。请参照图3A及图6A，当主参考信号ST(n-5)及ST(n_4)为致能时，晶体管Tl及T3会导通，并且致能的主参考信号ST (n-4)会通过导通的晶体管T3拉抬晶体管T6的控制端的电压准位，以致于晶体管T6会导通；当主参考信号ST (n-2)为致能时，晶体管T2会导通，以致于致能的主参考信号ST (n-4)会通过导通的晶体管T2及T3持续拉抬晶体管T6的控制端的电压准位，而致能的主参考信号ST(n-2)会通过导通的晶体管T6拉抬驱动电压Q (η)，并且在驱动电压Q (η)大于晶体管Τ8及T9的临界电压时，晶体管Τ8及T9会导通。当主参考信号ST(n-l)为致能时，晶体管T6的控制端的电压准位会通过导通的晶体管T4而下拉，但致能的主参考信号ST(η-I)会通过导通的晶体管T7持续拉抬驱动电压Q(η)，并且假设此时晶体管Τ8及T9的第一端所接收的时序信号HCi致能，以致于晶体管Τ8的第二端会输出致能的主栅极信号G(n)，晶体管T9的第二端会输出致能的主参考信号ST (η)。此时，由于电容Cl的跨压的缘故，驱动电压Q (η)会被抬得更高，以致于第一控制单元340及第二控制单元350无法致能第一控制信号P及第二控制信号K。因此，致能的主栅极信号G (η)、致能的主参考信号ST (η)及驱动电压Q (η)不会被第一辅助下拉单元360及第二辅助下拉单元370拉低其电压准位。在晶体管Τ8及T9的第一端所接收的时序信号HCi禁能时，第一控制单元340及第二控制单元350分别依据第一低频信号LCl、第二低频信号LC2对应地致能第一控制信号P及第二控制信号K。在此，假设第一低频信号LC1、第二低频信号LC2互为反相信号，则第一控制信号P及第二控制信号K的其中之一会致能，主栅极信号G (η)、主参考信号ST (η)及驱动电压Q(n)会被第一辅助下拉单元360或第二辅助下拉单元370拉低其电压准位。在主参考信号ST (n+4)致能时，下拉单元380会导通而拉低驱动电压Q (η)及主栅极信号G (η)的电压准位；并且，晶体管Τ5会导通以拉低晶体管Τ6的控制端的电压准位。在本实施例中，第二移位暂存器(如231 233)的运作为相似于第一移位暂存器(如221 223)，亦即次参考信号SST (n-5) SST (n+4)的致能期间会两两重叠且每一奇数次参考信号与前后相邻的奇数次参考信号相互重叠，以致于虚拟次栅极信号DSl DS6及次栅极信号(如SI S3)的致能期间会两两重叠且每一奇数虚拟次栅极信号或每一奇数次栅极信号与前后相邻的奇数虚拟次栅极信号或奇数次栅极信号相互重叠。依据图6B所示，每一主栅极信号(如Gl G3)不重叠于对应的次栅极信号(如SI S3),并且每一主栅极信号(如Gl G3)先于对应的次栅极信号(如SI S3)。而每一主栅极信号(如Gl G3)致能期间大致会先于对应的次栅极信号(如SI S3) 6级，例如主栅极信号Gl的致能期间约与虚拟次栅极信号DSl的致能期间重叠。依据上述，在某些实施例中，晶体管Τ17的控制端所接收的主参考信号ST(n+4)可以次参考信号SST(n-2)替代，但本发明实施例不以此为限。在本发明的实施例中，第一移位暂存器(如221 223)可能没有先前的主参考信号ST可以参照，此时可参照起始信号STV而运作。依据上述，为了电路运作的需求，当画面更新率不小于120HZ时，除了使时序信号HCl HC6两两重叠且每一奇数时序信号(如HCl、HC3、HC5)与前后相邻的奇数时序信号(如HCl、HC3、HC5)相互重叠，更使起始信号STV的下降缘与时序信号HCl的上升缘同步。依据上述图I、图2、图3A、图3B、图4A、图4B、图5A、图5B、图6A及图6B所述，时
序控制器Iio依据显示装置100之一画面更新率决定像素阵列123的驱动方式，并据此调 整起始信号STV与时序信号HCl HC6的致能期间与重叠关系。藉此，可调整主栅极信号(如Gl G3)的致能期间与重叠关系，以及调整虚拟次栅极信号DSl DS6及次栅极信号(如SI S3)的致能期间与重叠关系，因此可增加栅极驱动电路121的通用性。并且，上述实施例中，不论驱动方式为何，驱动电压Q(n)皆有足够的时间来拉抬，亦即电容Cl有足够的充电时间，以致于驱动电压Q (η)可具有较高的电压准位，亦即电容Cl可具有较高的跨压。藉此，用以输出主栅极信号(如Gl G3)或次栅极信号(如SI S3)的晶体管Τ8的通道尺寸可利用较小通道尺寸的晶体管来实现，以此可降低显示面板120的边框宽度。图7为依据本发明一实施例的像素的电路示意图。请参照图I及图7，在本实施例的像素设计包含两个栅极信号分别执行充电以及分享的功能，可用于解决色偏，达到良好的显示效果，每一像素PXa包括晶体管Τ19 Τ21、第一储存电容Cstl、第一液晶电容Clcl、第二储存电容Cst2、第二液晶电容Clc2、电容Ca及Cb。晶体管T19具有电性连接至对应的数据线133的第一端、电性连接至对应的第一栅极线131的控制端及第二端。第一储存电容Cstl电性连接于晶体管T19的第二端与共电压端Vcom之间。第一液晶电容Clcl电性连接于晶体管T19的第二端与共电压端Vcom之间。电容Ca及Cb电性串联于晶体管T19的第二端与共电压端Vcom之间。晶体管T20具有电性连接至对应的数据线133的第一端、电性连接至对应的第一栅极线131的控制端及第二端。第二储存电容Cst2电性连接于晶体管T20的第二端与共电压端Vcom之间。第二液晶电容Clc2电性连接于晶体管T20的第二端与共电压端Vcom之间。晶体管T21具有电性连接晶体管T20的第二端的第一端、电性连接至对应的第二栅极线135的控制端及电性连接电容Ca与Cb之间的第二端。图8为依据本发明一实施例的显示装置的栅极信号产生方法的流程图。请参照图8，在本实施例中，显示装置包括一像素阵列、一时序控制器及一栅极驱动电路。显示装置的栅极信号产生方法包括下列步骤。时序控制器用以提供一起始信号以及多个时序信号(步骤S810)。时序控制器依据显示装置之一画面更新率调整起始信号的致能期间，并且调整这些时序信号的致能期间及重叠关系(步骤S820)。栅极驱动电路依据这些时序信号提供多个主栅极信号以及多个次栅极信号至该像素阵列(步骤S830)。其中，上述步骤的说明顺序为用以说明，本发明实施例不以此为限。并且，上述步骤的细节可参照上述图I、图2、图3A、图3B、图4A、图4B、图5A、图5B、图6A及图6B实施例所述，在此则不再赘述。综上所述，本发明实施例的显示装置及其栅极信号产生方法，时序控制器依据显示装置的一画面更新率调整起始信号与这些时序信号的致能期间与重叠关系。藉此，可调整主栅极信号的致能期间与重叠关系，以及调整虚拟次栅极信号及次栅极信号的致能期间与重叠关系，因此可增加栅极驱动电路的通用性。并且，驱动电压有足够的时间来拉抬，以致于驱动电压可具有较高的电压准位。藉此，用以输出主栅极信号或次栅极信号的晶体管的通道宽度可缩小，以此可降低显示面板的边框宽度。虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视后附的申请专利范围所界定者为准。·
权利要求
1.一种显示装置，包括 一时序控制单元，用以提供多个时序信号，并依据该显示装置的一画面更新率调整所述时序信号在时序上的重叠关系； 一显示面板，包括 一像素阵列，具有多个像素单元；以及 一栅极驱动电路，电性连接该时序控制器及该像素阵列，包括多个移位暂存电路，其中第N级移位暂存电路包括 一第一移位暂存器，用以产生一第N级主栅极信号；以及 一第二移位暂存器，用以产生一第N级次栅极信号， 其中N为自然数。
2.根据权利要求I所述的显示装置，其特征在于，该第一移位暂存器以及该第二移位暂存器分别包括 一上拉单元，依据第N-I个参考信号、第N-2个参考信号、第N-4个参考信号、第N-5个参考信号及第N+4个参考信号抬升一驱动电压； 一驱动单兀，接收一第一时序信号，依据该驱动电压及该第一时序信号输出该第N级的主栅极信号或次栅极信号； 一辅助驱动单元，接收该第一时序信号，用以依据该驱动电压及该第一时序信号输出一第N级参考信号； 一第一控制单元，接收且依据一第一低频信号产生一第一控制信号； 一第二控制单元，接收且依据一第二低频信号产生一第二控制信号； 一第一辅助下拉单元，电性连接至一第一低电压、一第二低电压及该第一控制信号，依据该第一控制信号下拉该第N级参考信号及该第N级的主栅极信号或次栅极信号； 一第二辅助下拉单元，电性连接至该第一低电压、该第二低电压及该第二控制信号，依据该第二控制信号下拉该第N级参考信号及该第N级的主栅极信号或次栅极信号；以及一下拉单元，接收该第二低电压及该第N+4个参考信号，且依据该第N+4个参考信号下拉该驱动电压及该第N级的主栅极信号或次栅极信号。
3.根据权利要求2所述的显示装置，其特征在于，该上拉单元包括 一第一晶体管，具有一第一端接收该第N-2级参考信号，一控制端接收该第N-4级参考信号，以及一第二端； 一第二晶体管，具有一第一端接收该第N-4级参考信号，一控制端电性连接该第一晶体管的该第二端，以及一第二端； 一第三晶体管，具有一第一端接收该第N-4级参考信号，一控制端接收该第N-5级参考信号，以及一第二端电性连接该第二晶体管的该第二端； 一第四晶体管，具有一第一端接收该第N-4级参考信号，一控制端接收该第N-I级参考信号，以及一第二端电性连接该第二晶体管的该第二端； 一第五晶体管，具有一第一端接收该第N-4级参考信号，一控制端接收该第N+4级参考信号，以及一第二端电性连接该第二晶体管的该第二端； 一第六晶体管，具有一第一端接收该第N-2级参考信号，一控制端电性连接该第二晶体管的该第二端，以及一第二端输出该驱动电压；以及一第七晶体管，具有一第一端接收该第N-I级参考信号，一控制端电性连接该第七晶体管的该第一端，以及一第二端电性连接该第六晶体管的该第二端。
4.根据权利要求2所述的显示装置，其特征在于，该驱动单元包括 一第八晶体管，具有一第一端接收该第一时序信号，一控制端接收该驱动电压，以及一第二端输出该第N级主栅极信号或次栅极信号。
5.根据权利要求4所述的显示装置，其特征在于，该驱动单元更包括 一电容，电性连接于该第八晶体管的该控制端与该第八晶体管的该第二端之间。
6.根据权利要求2所述的显示装置，其特征在于，该辅助驱动单元包括 一第九晶体管，具有一第一端接收该第一时序信号，一控制端接收该驱动电压，以及一第二端输出该第N级参考信号。
7.根据权利要求2所述的显示装置，其特征在于，该第一控制单元及该第二控制单元分别包括 一第十晶体管，具有一第一端接收该第一低频信号或该第二低频信号，一控制端电性连接该第十晶体管的该第一端，以及一第二端； 一第十一晶体管，具有一第一端电性连接该第十晶体管的第二端，一控制端接收该驱动电压，以及一第二端电性连接至该第一低电压； 一第十二晶体管，具有一第一端电性连接该第十晶体管的该第一端，一控制端电性连接该第十晶体管的该第二端，以及一第二端用以输出该第一控制信号或该第二控制信号；以及 一第十三晶体管，具有一第一端电性连接该第十二晶体管的第二端，一控制端电性连接该第十一晶体管的控制端，以及一第二端电性连接至该第一低电压。
8.根据权利要求2所述的显示装置，其特征在于，该第一辅助下拉单元及该第二辅助下拉单元分别包括 一第十四晶体管，具有一第一端电性连接至该驱动电压，一控制端用以接收该第一控制信号或该第二控制信号，以及一第二端接收该第N级参考信号； 一第十五晶体管，具有一第一端电性连接至该第N级主栅极信号或次栅极信号，一控制端电性连接至该第十四晶体管的该控制端，以及一第二端电性连接至该第二低电压；以及 一第十六晶体管，具有一第一端接收该第N级参考信号，一控制端电性连接该第十四晶体管的该控制端，以及一第二端电性连接至该第一低电压。
9.根据权利要求2所述的显示装置，其特征在于，该下拉单元包括 一第十七晶体管，具有一第一端电性连接该驱动电压，一控制端接收该第N+4级参考信号，以及一第二端电性连接至该第二低电压；以及 一第十八晶体管，具有一第一端接收该第N级主栅极信号或次栅极信号，一控制端电性连接该第十七晶体管的该控制端，以及一第二端电性连接至该第二低电压。
10.根据权利要求2所述的显示装置，其特征在于，该第一低电压不大于该第二低电压。
11.根据权利要求I所述的显示装置，其特征在于，该栅极驱动电路更包括 多个虚拟第二移位暂存器，分别接收所述时序信号的其中之一，用以产生多个虚拟次栅极信号。
12.根据权利要求I所述的显示装置，其特征在于，该显示面板更包括 一数据线，用以接收对应的像素电压； 一第一栅极线，用以接收对应的主栅极信号；以及 一第二栅极线，用以接收对应的次栅极信号。
13.根据权利要求12所述的显示装置，其特征在于，每一所述像素单元包括 一第十九晶体管，具有一第一端电性连接至该数据线，一控制端电性连接至该第一栅极线，以及一第二端； 一第一储存电容，电性连接于该第十九晶体管的第二端与一共电压端之间； 一第一液晶电容，电性连接于该第十九晶体管的第二端与该共电压端之间； 一第一电容及一第二电容，电性串联于该第十九晶体管的第二端与该共电压端之间；一第二十晶体管，具有一第一端电性连接至该数据线，一控制端电性连接至该第一栅极线，以及一第二端； 一第二储存电容，电性连接于该第二十晶体管的第二端与该共电压端之间； 一第二液晶电容，电性连接于该第二十晶体管的第二端与该共电压端之间；以及一第二十一晶体管，具有一第一端电性连接该第二十晶体管的该第二端，一控制端电性连接至该第二栅极线，以及一第二端电性连接该第一电容与该第二电容之间。
14.一种显示装置的栅极信号产生方法，包括 提供一起始信号以及多个时序信号； 依据该显示装置之一画面更新率调整所述起始信号的致能期间，并且调整所述时序信号的致能期间及重叠关系；以及 依据所述时序信号提供多个主栅极信号以及多个次栅极信号至一像素阵列。
15.根据权利要求14所述的显示装置的栅极信号产生方法，其特征在于，当该画面更新率为一第一频率时，该起始信号的下降缘与所述时序信号中之一第一时序信号的下降缘同步，且所述时序信号的致能期间互不重叠。
16.根据权利要求14所述的显示装置的栅极信号产生方法，其特征在于，当该画面更新率为一第二频率时，该起始信号的下降缘晚于所述时序信号中之一第一时序信号的上升缘，且每一所述时序信号的致能期间的前半部分与前一时序信号的致能期间重叠，每一所述时序信号的致能期间的后半部与下一时序信号的致能期间重叠。
17.根据权利要求14所述的显示装置的栅极信号产生方法，其特征在于，当该画面更新率不小于该第二频率时，该起始信号的下降缘与所述时序信号中之一第一时序信号的上升缘同步，且所述时序信号中每一所述奇数时序信号的致能期间与所述时序信号中下一所述偶数时序信号的致能期间全部重叠，每一所述奇数时序信号的致能期间的前半部分与前一奇数时序信号的致能期间重叠，每一所述奇数时序信号的致能期间的后半部与下一奇数时序信号的致能期间重叠。
18.根据权利要求14所述的显示装置的栅极信号产生方法，其特征在于，更包括每一所述主栅极信号不重叠于对应的该次栅极信号，且每一所述主栅极信号先于对应的该次栅极信号输出。
全文摘要
一种显示装置及其栅极信号产生方法。显示装置包括一时序控制器及一显示面板。时序控制器用以提供多个时序信号。显示面板包括一像素阵列及一栅极驱动电路。像素阵列具有多个像素。栅极驱动电路电性连接时序控制器及像素阵列，包括多个移位暂存电路。移位暂存电路包括一第一移位暂存器及一第二移位暂存器。第一移位暂存器用以产生一对应的主栅极信号。第二移位暂存器用以产生对应的次栅极信号。时序控制器依据显示装置之一画面更新率调整这些时序信号的重叠关系。
文档编号G09G3/36GK102945660SQ20121053016
公开日2013年2月27日 申请日期2012年12月11日 优先权日2012年9月14日
发明者林雅婷, 杨欲忠, 刘俊欣, 林坤岳 申请人:友达光电股份有限公司