Led显示面板的驱动方法及系统的制作方法

Led显示面板的驱动方法及系统的制作方法
【专利摘要】本发明公开了一种LED显示面板的驱动方法及系统，该方法包括：将HDMI/DVI视频信号转换为RGB信号；将所述RGB信号划分为N个独立的码流，并进行重排序；至少在第一电流I1和第二电流I2之间周期性切换提供给LED显示模块的直流电流；该系统包括FPGA控制器和分别与FPGA控制器连接的视频信号解码器、第一外部存储器、第二外部存储器和LED显示模块，FPGA控制器包括并联的N个LED驱动模块。实施本发明的驱动方法及系统，既可提高LED的发光效能又可对LED进行线性调光。
【专利说明】LED显示面板的驱动方法及系统

【技术领域】
[0001] 本发明涉及LED显示面板【技术领域】，尤其涉及一种提高LED显示面板的发光效能 的驱动方法及系统。

【背景技术】
[0002] 对于大面积和高功耗的户外LED显示面板，LED阵列的为其主要功耗单元，因此要 减少户外LED显示面板的功耗，必须提高LED阵列的发光效能。
[0003] LED阵列的发光效能主要由LED驱动方式决定，常用的驱动方式大致可分为两大 类：模拟或直流（DC)和开关脉冲宽度调制（PWM)。使用模拟或直流（DC)驱动方式时，LED 阵列的发光效能最高、色彩稳定性最佳，但是，LED阵列的照明输出成非线性变化，无法线性 调光，造成照明输出不稳定；使用开关脉冲宽度调制时，周期切换地提供给LED两个直流电 流，其中一个直流电流为〇,通常称为低水平直流电流，另一个直流电流大于〇,通常称为高 水平直流电流，通过调节高水平直流电流的持续时间，可以调节供电电流的有效值，进而调 节LED的照明输出。但是，该驱动方式将导致LED的发光效能降低。


【发明内容】

[0004] 本发明要解决的技术问题在于，针对现有技术中LED驱动方式无法同时避免照明 输出非线性和发光发光效能低的上述缺陷，提供一种既可提高LED显示面板的发光效能又 可对LED显示面板进行线性调光的LED显示面板的驱动方法及系统。
[0005] 本发明解决其技术问题所采用的技术方案是：一种LED显示面板的驱动方法，其 特征在于，所述方法包括：
[0006] S1.使用视频信号解码器将HDMI/DVI视频信号转换为RGB信号，并将所述RGB信 号与同步信号和时钟信号并行传输到FPGA控制器；
[0007] S2.使用FPGA控制器将所述RGB信号划分为N个独立的码流，重排序后存储在外 部存储器中；
[0008] S3.使用并联的N个LED驱动模块提供用于所述LED显示面板的直流电流，并将并 联的N个LED驱动模块提供的直流电流至少在第一电流L和第二电流1 2之间周期性地切 换，同时，使用所述并联的N个LED驱动模块对应接收上述重排序后的N个独立的码流，并 根据该重排序后的N个独立的码流调节所述并联的N个LED驱动模块提供的直流电流的占 空比，以将所述并联的N个LED驱动模块提供的平均电流保持在给定的电流值I D。。
[0009] 优选地，在所述步骤S2中，所述FPGA控制器使用乒乓缓存法将所述RGB信号存储 到外部存储器中，然后将存储的RGB信号分割为所述N个独立的码流。
[0010] 优选地，在所述步骤S2中，所述FPGA控制器使用数字视频信号中位面分离的策 略对所述N个独立的码流进行重排序。
[0011] 优选地，N为大于或等于2的自然数，当N等于2时，所述第一电流L大于零，所述 第二电流12的峰值是所述第一电流Ii的两倍，用于产生所述LED显示模块设定的最大照明 输出。
[0012] 优选地，所述电流值IDC由所述RGB信号和所述LED显示模块的设定的最大照明 输出决定。
[0013] 本发明的另一技术方案提供一种LED显示面板的驱动系统，其特征在于，所述系 统包括FPGA控制器和分别与所述FPGA控制器连接的视频信号解码器、LED显示模块和至 少两个外部存储器，所述FPGA控制器包括并联的N个LED驱动模块，其中，
[0014] 所述视频信号解码器，用于将HDMI/DVI视频信号转换为RGB信号，然后将所述RGB 信号与同步信号和时钟信号并行传输到FPGA控制器；
[0015] 所述FPGA控制器，用于将所述RGB信号划分为N个独立的码流，重排序后存储在 所述外部存储器中；
[0016] 所述并联的N个LED驱动模块，用于接收重排序后的N个独立的码流，并向所述 LED显示模块至少输出第一电流L和第二电流12，所述N个独立的码流，用于调节所述并联 的N个LED驱动模块输出的电流的占空比，以将所述并联的N个LED驱动模块输出的平均 电流保持在给定的电流值I D。。
[0017] 优选地，所述FPGA控制器还包括数据接收模块和数据分割模块，所述数据接收模 块用于通过乒乓缓存法将所述RGB信号存储到所述外部存储器，所述数据分割模块用于将 存储的RGB信号划分为所述N个独立的码流。
[0018] 优选地，所述FPGA控制器还包括位面分离模块，所述位面分离模块用于使用数字 视频信号中位面分离的策略对所述N个独立的码流进行重排序。
[0019] 优选地，N为大于或等于2的自然数，当N等于2时，所述第一电流Ii大于零，所述 第二电流1 2是所述第一电流Ii的两倍，用于产生所述LED显示模块设定的最大照明输出。
[0020] 优选地，所述电流值IDC由所述RGB信号和所述LED显示模块的设定的最大照明 输出决定。
[0021] 实施本发明的驱动方法及系统，将多电平脉冲宽度调制方式应用于LED显示面板 的驱动方法中，当N等于2时，将低电流水平设为高电流水平的二分之一，既可提高LED显 示面板的发光效能又可对LED显示面板进行线性调光。

【专利附图】

【附图说明】
[0022] 下面将结合附图及实施例对本发明作进一步说明，附图中：
[0023] 图1是本发明驱动方法的优选实施例的流程示意图；
[0024] 图2是本发明驱动系统的优选实施例的结构示意图；
[0025] 图3是图2中视频解码器的输出信号的优选实施例的波形示意图；
[0026] 图4是图1中步骤102中对RGB信号进行重排序的流程示意图；
[0027] 图5是图2中LED驱动模块的电路结构示意图；
[0028] 图6是图5中LED模块的控制信号的优选实施例的波形示意图；
[0029] 图7是图2中两个并联的LED驱动模块的电路结构示意图；
[0030] 图8是本发明的多电平脉冲宽度调制驱动方法的电流波形图；
[0031] 图9是现有技术中直流驱动方法的电流波形图；
[0032] 图10是现有技术中脉冲宽度调制驱动方法的电流波形图；
[0033] 图11是图8-10中三种驱动方法的调光曲线；
[0034] 图12是本发明使用MPWM驱动方法时LED显示模块的最大发光效能的示意图。

【具体实施方式】
[0035] 本发明是将多电平脉冲宽度调制方式运用在LED显示面板的驱动过程的LED显示 面板的驱动方法及系统，多电平脉冲宽度调制方式是开关脉冲宽度调制方式的一种延伸， 但其可根据LED显示面板的调光需要，在多对或多个直流电流间自由选择需要周期切换并 提供给LED显示模块的至少两个或至少一对直流电流，而不是在两个极端的状态(完全关 和开）间切换。通过调节周期切换的至少两个直流电流，可以最大限度地提高LED的发光 效能，但同时会使调光趋向非线性。因此，使用多电平脉冲宽度调制方式对LED显示面板 进行驱动时，必须在调光的线性度和发光效能间找到一个平衡点，即选择恰当的"直流电流 对"进行切换，并调节其中电流值较大或输出的直流电流的占空比，以使电流平均值固定在 预定值，在保持线性调光的同时提高LED显示面板的发光效能。
[0036] 如图1所示，本发明的LED显示面板的驱动方法100包括以下步骤：
[0037] 步骤101，视频信号解码器将HDMI/DVI视频信号转换为RGB信号，并将所述RGB信 号与同步信号和时钟信号并行传输到FPGA控制器，本步骤中的RGB信号为24位（24-bit) 的RGB信号，每种颜色的视频信号的强度使用8位数字编码，因此，每种颜色的灰度等级为 256。
[0038] 步骤102, FPGA控制器将RGB信号划分为N个独立的码流，重排序后存储在外部存 储器中。
[0039] 其中，N为LED驱动模块的数量，ID。为对应原始RGB信号所代表的灰度所需的平均 电流值，第一电流Ii为对应I DC的多电平脉冲电流所选定的"直流电流对"中的低电平电流 值，第二电流12为对应I D。的多电平脉冲电流所选定的"直流电流对"中的高电平电流值。
[0040] 在本步骤中，FPGA控制器首先使用兵兵缓存法（ping-pong buffering)将来自视 频解码器的RGB信号存储到存储器中，然后将存储的RGB信号分割为N个独立的码流(数据 串），并将N个独立的码流重排序为与LED驱动模块兼容的信号。FPGA控制器使用数字视频 信号中位面分离（bit-plane separation)的策略对N个独立的码流进行重排序。本步骤 中的N各独立的码流分别对应N个并联的LED驱动模块，一个独立码流加载在一个LED驱 动模块上。并对应调节所述第二电流1 2的占空比以将平均电流保持在给定的电流值I%，同 时提高所述LED显示模块的发光效能。电流值ID。由所述RGB信号和所述LED显示模块的 设定的最大照明输出决定。
[0041] 步骤103,并联的N个LED驱动模块对应接收重排序后的N个独立的码流，至少在 第一电流L和第二电流1 2之间周期性切换提供给LED显示模块的直流电流，优选地，所述 第一电流Ii大于或等于零，所述第二电流12大于所述第一电流Ii。本步骤中的周期切换地 电流对L和1 2，是预先依据LED发光效能最大的基本原则从N对电流对中挑选出的，N对电 流对分别为：〇和Ip L和12, 13和14，……，Ih和IN。具体的挑选方法见"三电平驱动方 案"。
[0042] 在本发明的其它实施例中，可以从N对电流对中挑选W (W大于或等于2)对或Q (Q大于或等于3)个电流进行周期切换，具体的挑选方法见"三电平驱动方案"。
[0043] 本步骤中的N为大于或等于2的自然数，若N等于2,本发明的多电平脉冲宽度调 制为3电平脉冲宽度调制，三个电平分别为：0、L和1 2。其中第二电流12由LED显示模块 的设定的最大照明输出决定。N个并联的LED驱动模块对应N+1电平脉冲宽度调制。
[0044] 如图2所示，本发明的LED显示面板的驱动系统包括FPGA控制器20和分别于该 FPGA控制器20通信连接的视频信号解码器10、第一外部存储器41、第二外部存储器42和 LED显示模块30, FPGA控制器20包括并联的N个LED驱动模块231-23N，还可包括数据接 收模块21、数据分割模块22和位面分离模块24,其中，
[0045] 视频信号解码器10,用于将HDMI/DVI视频信号转换为RGB信号，然后将所述RGB 信号与同步信号和时钟信号并行传输到FPGA控制器20。
[0046] FPGA控制器20,用于对所述RGB信号进行读写和重排序，首先接收RGB信号，并将 RGB信号存储在第一外部存储器41或第二外部存储器42中，然后将存储的RGB信号划分为 N个独立的码流。其数据接收模块21，用于通过乒乓缓存法将接收到的所述RGB信号存储 到第一外部存储器41和第二外部存储器42,其数据分割模块22用于将存储的RGB信号划 分为N个独立的码流，其位面分离模块24用于将N个独立码流重排序为与并联的N个LED 驱动模块兼容的信号。
[0047] 并联的N个LED驱动模块231-23N，用于对应接收重排序后的N个独立码流，并在 N个独立码流的调控下向LED显示模块30输出电流。N个独立码流调控下所合成的多电平 脉冲电流会至少在第一电流L和第二电流1 2之间波动，所述第一电流L大于或等于零，所 述第二电流12大于所述第一电流L。
[0048] 在本发明的优选实施例中，视频解码器10向FPGA (现场可编程门阵列)控制器20 传输的信号的时序图如图3所示。
[0049] 同步信号（synchronization signal)主要包括输出数据能 DE (the output data enable)、垂直同步输出 VSYNC(vertical sync output)和水平同步输出 HSYNC(horizontal sync output)。DCLK 为时钟信号（output data clock)、QE 为 RGB 信号的数据流。
[0050] VSYNC的上升沿指示LED显示面板的一个场的扫秒过程，该扫描过程的持续时间 为VSYNC的高脉冲持续的时间。HSYNC的上升沿指示一个行扫描(或列扫描)过程。在列扫 描过程中，DCLK为一个像素计数器，用于发往FPGA控制器和LED显示模块的数据量，根据 面板尺寸。例如，对于一个mXn的面板，对应η像素，η个时钟脉冲将被用来传输数据。
[0051] 在本发明的优选实施例中，FPGA控制器20对Ν个独立的码流进行重排序，以使 其与LED驱动模块兼容，本发明可采用图4所示的重排序方法，FPGA控制器20首先使用 乒乓缓存的方法将接收的24位RGB信号读入两个外部存储器（RAM)中。每个RAM最小 内存应足以存储对应于一个完整场的数据，例如一个mXn的面板，所需要的内存空间是 mXnX24bits=3mn bytes。采用兵兵缓存的方法，两个RAM交替进行读取和写入，以确保来 自视频解码器10的数据不被间断。
[0052] 随后，FPGA控制器20又对存入RAM中的RGB信号划分为N个独立的码流(子RGB 信号)，然后对子RGB信号进行重排序，以使重排序后的子RGB信号与LED驱动模块兼容。本 实施例中的重新排序机制可采用图4所示的位面分离法（bit-plane separation)。在位面 分离法中，其中R，G，B分别是真彩色图像数据的红绿蓝三色，分别占用一个字节，八个位。 数据经过位面分离以后，不同数据的同权位组成了新的数据，通过控制存储器的地址使一 帧所有数据的同权位写在存储器的同一段中。该LED显示面板要求256级灰度，那么将外 部存储器分成8个段（D0-D7)，每个段存储代表同一个权值的位。这种位面分离的重排序方 法将简化LED驱动模块，例如，如果扫描一行所需要的时间为T，存储在D7中的第一位将导 致本行中相应的LED像素被激活128T / 256的时长，而存储在DO区域中的第一位将导致 该行相应的LED像素被激活1T/256的时长，因此，无需将数据位转换为对应的PWM占空比， 也无需使用D/A转换器，以一个分布形式或二进制加权的形式即可实现相同的总的激活时 间。因此，在LED显示面板的同一行，可避免所有的LED像素同时激活，从而避免对LED显 示面板的电源产生一个巨大的瞬态负载变化。
[0053] 图5为本发明的优选实施例中LED驱动模块的电路示意图，如图所示，LED驱动模 块231包括一个16位的移位寄存器（闪存器)，接收FPGA控制器20传输的串行数据。FPGA 控制器20预先将从外部存储器41或42所储存的(经位面分离后组成的)数据堆中读出16 个对应16个像素点的同权值数据，然后再将转换后的数据以16个时钟脉冲传输到LED驱 动模块231。若LED显示面板每行的像素超过16,将需要级联多个LED驱动模块231-23N， FPGA控制器将持续传输数据串直到所有的移位寄存器的数据位被充满。当对应一行的所有 数据位传输完成后，图6中的LAT脉冲转换到上升沿，LED驱动模块231的锁存器将从移位 寄存器读取数据并进行锁存(一旦锁存，移位寄存器可以开始接受同一行下一个权值的数 据，而同时锁存器可以独立对LED进行激活)。然后，恒流驱动器在一时间间隔内工作，该时 间间隔为图6中BLANK脉冲保持在下降沿的时间，该时间间隔与相应的存储的数据位的权 值对应。上述过程将重复进行，直到所有的八组数据位(权值不同的八组数据）传送到LED 驱动模块231。之后，行解码器的输入值（图6中的ABCD)增加一个值，同时，下一行的数据 位的传输将开始，通过同一个方式将下一行的LED像素点点亮。
[0054] 图7所示为两个并联的LED驱动模块的电路示意图，但本发明不局限于图7所示 的并联的两个驱动模块，本发明的FPGA控制器20中包括至少两个并联的LED驱动模块 231-23N。
[0055] 图8-图10为三种驱动方法的电流的典型的波形图，DC表示直流驱动法，PWM表示 脉冲宽度调制驱动法，MPWM表示多电平脉冲宽度调制驱动法。图中三种驱动方法的电流的 平均值均相等，即I D。。在本实施例中，，多电平脉冲宽度调制方式的高电平电流12 (第二电流）的持续时间为τ2，相应的平均电流的表示如下：
[0056]

【权利要求】
1. 一种LED显示面板的驱动方法，其特征在于，所述方法包括：
51. 使用视频信号解码器将HDMI/DVI视频信号转换为RGB信号，并将所述RGB信号与 同步信号和时钟信号并行传输到FPGA控制器；
52. 使用FPGA控制器将所述RGB信号划分为N个独立的码流，重排序后存储在外部存 储器中；
53. 使用并联的N个LED驱动模块提供用于所述LED显示面板的直流电流，并将并联的 N个LED驱动模块提供的直流电流至少在第一电流L和第二电流12之间周期性地切换，同 时，使用所述并联的N个LED驱动模块对应接收上述重排序后的N个独立的码流，并根据该 重排序后的N个独立的码流调节所述并联的N个LED驱动模块提供的直流电流的占空比， 以将所述并联的N个LED驱动模块提供的平均电流保持在给定的电流值I D。。
2. 根据权利要求1所述的LED显示面板的驱动方法，其特征在于，在所述步骤S2中， 所述FPGA控制器使用乒乓缓存法将所述RGB信号存储到外部存储器中，然后将存储的RGB 信号分割为所述N个独立的码流。
3. 根据权利要求2所述的LED显示面板的驱动方法，其特征在于，在所述步骤S2中， 所述FPGA控制器使用数字视频信号中位面分离的策略对所述N个独立的码流进行重排序。
4. 根据权利要求1-3中任意一项所述的LED显示面板的驱动方法，其特征在于，N为大 于或等于2的自然数，当N等于2时，所述第一电流L大于零，所述第二电流1 2的峰值是所 述第一电流Ii的两倍，用于产生所述LED显示模块设定的最大照明输出。
5. 根据权利要求1所述的LED显示面板的驱动方法，其特征在于，所述电流值ID。由 所述RGB信号和所述LED显示模块的设定的最大照明输出决定。
6. -种LED显示面板的驱动系统，其特征在于，所述系统包括FPGA控制器和分别与所 述FPGA控制器连接的视频信号解码器、LED显示模块和至少两个外部存储器，所述FPGA控 制器包括并联的N个LED驱动模块，其中， 所述视频信号解码器，用于将HDMI/DVI视频信号转换为RGB信号，然后将所述RGB信 号与同步信号和时钟信号并行传输到FPGA控制器； 所述FPGA控制器，用于将所述RGB信号划分为N个独立的码流，重排序后存储在所述 外部存储器中； 所述并联的N个LED驱动模块，用于接收重排序后的N个独立的码流，并向所述LED显 示模块至少输出第一电流L和第二电流12，所述N个独立的码流，用于调节所述并联的N个 LED驱动模块输出的电流的占空比，以将所述并联的N个LED驱动模块输出的平均电流保持 在给定的电流值ID。。
7. 根据权利要求6所述的LED显示面板的驱动系统，其特征在于，所述FPGA控制器还 包括数据接收模块和数据分割模块，所述数据接收模块用于通过乒乓缓存法将所述RGB信 号存储到所述外部存储器，所述数据分割模块用于将存储的RGB信号划分为所述N个独立 的码流。
8. 根据权利要求7所述的LED显示面板的驱动系统，其特征在于，所述FPGA控制器 还包括位面分离模块，所述位面分离模块用于使用数字视频信号中位面分离的策略对所述 N个独立的码流进行重排序。
9. 根据权利要求6-8中任意一项所述的LED显示面板的驱动系统，其特征在于，N为大 于或等于2的自然数，当N等于2时，所述第一电流Ii大于零，所述第二电流12是所述第一 电流Ii的两倍，用于产生所述LED显示模块设定的最大照明输出。
10.根据权利要求6所述的LED显示面板的驱动系统，其特征在于，所述电流值ID。由 所述RGB信号和所述LED显示模块的设定的最大照明输出决定。
【文档编号】G09G3/32GK104091558SQ201310111015
【公开日】2014年10月8日 申请日期:2013年4月1日 优先权日:2013年4月1日
【发明者】卢家航, 黎沃铭, 谢智刚 申请人:香港理工大学