1.一种半导体装置，包括：
第一晶体管到第十晶体管，所述晶体管中的每个具有相同极性；以及
第一布线和第二布线，
其中所述第一晶体管的源极和漏极其中之一直接连接到所述第二晶体管的源极和漏极其中之一，
其中所述第三晶体管的源极和漏极其中之一电连接到所述第四晶体管的源极和漏极其中之一，
其中所述第三晶体管的所述源极和所述漏极的所述其中之一电连接到所述第五晶体管的源极和漏极其中之一，
其中所述第三晶体管的所述源极和所述漏极的所述其中之一电连接到所述第一晶体管的栅极，
其中所述第六晶体管的源极和漏极其中之一电连接到所述第七晶体管的源极和漏极其中之一，
其中所述第八晶体管的源极和漏极其中之一电连接到所述第九晶体管的源极和漏极其中之一，
其中所述第八晶体管的所述源极和所述漏极的所述其中之一电连接到所述第十晶体管的源极和漏极其中之一，
其中所述第八晶体管的所述源极和所述漏极的所述其中之一电连接到所述第六晶体管的栅极，
其中所述第八晶体管的所述源极和所述漏极的所述其中之一电连接到所述第二晶体管的栅极，
其中所述第八晶体管的所述源极和所述漏极的所述其中之一电连接到所述第五晶体管的栅极，
其中所述第一晶体管的所述源极和所述漏极的所述其中之一电连接到所述第七晶体管的栅极，
其中所述第一晶体管的所述源极和所述漏极的所述其中之一电连接到所述第九晶体管的栅极，
其中所述第一晶体管的所述源极和所述漏极的另一个电连接到所述第一布线，
其中所述第三晶体管的所述源极和所述漏极的另一个电连接到所述第一布线，
其中所述第三晶体管的所述源极和所述漏极的另一个电连接到所述第三晶体管的所述栅极，
其中所述第二晶体管的所述源极和所述漏极的另一个电连接到所述第二布线，
其中所述第四晶体管的所述源极和所述漏极的另一个电连接到所述第二布线，
其中所述第五晶体管的所述源极和所述漏极的另一个电连接到所述第二布线，
其中所述第七晶体管的所述源极和所述漏极的另一个电连接到所述第二布线，
其中所述第九晶体管的所述源极和所述漏极的另一个电连接到所述第二布线，并且
其中所述第十晶体管的所述源极和所述漏极的另一个电连接到所述第二布线。
2.一种半导体装置，包括：
第一晶体管到第十晶体管，所述晶体管中的每个具有相同极性；以及
第一布线和第二布线，
其中所述第一晶体管的源极和漏极其中之一直接连接到所述第二晶体管的源极和漏极其中之一，
其中所述第三晶体管的源极和漏极其中之一直接连接到所述第四晶体管的源极和漏极其中之一，
其中所述第三晶体管的所述源极和所述漏极的所述其中之一直接连接到所述第五晶体管的源极和漏极其中之一，
其中所述第三晶体管的所述源极和所述漏极的所述其中之一直接连接到所述第一晶体管的栅极，
其中所述第六晶体管的源极和漏极其中之一直接连接到所述第七晶体管的源极和漏极其中之一，
其中所述第八晶体管的源极和漏极其中之一直接连接到所述第九晶体管的源极和漏极其中之一，
其中所述第八晶体管的所述源极和所述漏极的所述其中之一直接连接到所述第十晶体管的源极和漏极其中之一，
其中所述第八晶体管的所述源极和所述漏极的所述其中之一直接连接到所述第六晶体管的栅极，
其中所述第八晶体管的所述源极和所述漏极的所述其中之一直接连接到所述第二晶体管的栅极，
其中所述第八晶体管的所述源极和所述漏极的所述其中之一直接连接到所述第五晶体管的栅极，
其中所述第一晶体管的所述源极和所述漏极的所述其中之一直接连接到所述第七晶体管的栅极，
其中所述第一晶体管的所述源极和所述漏极的所述其中之一直接连接到所述第九晶体管的栅极，
其中所述第一晶体管的所述源极和所述漏极的另一个直接连接到所述第一布线，
其中所述第三晶体管的所述源极和所述漏极的另一个直接连接到所述第一布线，
其中所述第三晶体管的所述源极和所述漏极的另一个直接连接到所述第三晶体管的所述栅极，
其中所述第二晶体管的所述源极和所述漏极的另一个直接连接到所述第二布线，
其中所述第四晶体管的所述源极和所述漏极的另一个直接连接到所述第二布线，
其中所述第五晶体管的所述源极和所述漏极的另一个直接连接到所述第二布线，
其中所述第七晶体管的所述源极和所述漏极的另一个直接连接到所述第二布线，
其中所述第九晶体管的所述源极和所述漏极的另一个直接连接到所述第二布线，并且
其中所述第十晶体管的所述源极和所述漏极的另一个直接连接到所述第二布线。
3.一种显示装置，包括：
第一衬底；
所述第一衬底上形成的像素区；以及
所述第一衬底上形成的栅极驱动器，包括：
第一晶体管到第十晶体管，所述晶体管中的每个具有相同极性，以及
第一布线和第二布线，
其中所述第一晶体管的源极和漏极其中之一直接连接到所述第二晶体管的源极和漏极其中之一，
其中所述第三晶体管的源极和漏极其中之一电连接到所述第四晶体管的源极和漏极其中之一，
其中所述第三晶体管的所述源极和所述漏极的所述其中之一电连接到所述第五晶体管的源极和漏极其中之一，
其中所述第三晶体管的所述源极和所述漏极的所述其中之一电连接到所述第一晶体管的栅极，
其中所述第六晶体管的源极和漏极其中之一电连接到所述第七晶体管的源极和漏极其中之一，
其中所述第八晶体管的源极和漏极其中之一电连接到所述第九晶体管的源极和漏极其中之一，
其中所述第八晶体管的所述源极和所述漏极的所述其中之一电连接到所述第十晶体管的源极和漏极其中之一，
其中所述第八晶体管的所述源极和所述漏极的所述其中之一电连接到所述第六晶体管的栅极，
其中所述第八晶体管的所述源极和所述漏极的所述其中之一电连接到所述第二晶体管的栅极，
其中所述第八晶体管的所述源极和所述漏极的所述其中之一电连接到所述第五晶体管的栅极，
其中所述第一晶体管的所述源极和所述漏极的所述其中之一电连接到所述第七晶体管的栅极，
其中所述第一晶体管的所述源极和所述漏极的所述其中之一电连接到所述第九晶体管的栅极，
其中所述第一晶体管的所述源极和所述漏极的另一个电连接到所述第一布线，
其中所述第三晶体管的所述源极和所述漏极的另一个电连接到所述第一布线，
其中所述第三晶体管的所述源极和所述漏极的另一个电连接到所述第三晶体管的所述栅极，
其中所述第二晶体管的所述源极和所述漏极的另一个电连接到所述第二布线，
其中所述第四晶体管的所述源极和所述漏极的另一个电连接到所述第二布线，
其中所述第五晶体管的所述源极和所述漏极的另一个电连接到所述第二布线，
其中所述第七晶体管的所述源极和所述漏极的另一个电连接到所述第二布线，
其中所述第九晶体管的所述源极和所述漏极的另一个电连接到所述第二布线，并且
其中所述第十晶体管的所述源极和所述漏极的另一个电连接到所述第二布线。
4.一种显示装置，包括：
第一衬底；
所述第一衬底上形成的像素区；以及
所述第一衬底上形成的栅极驱动器，包括：
第一晶体管到第十晶体管，所述晶体管中的每个具有相同极性，以及
第一布线和第二布线，
其中所述第一晶体管的源极和漏极其中之一直接连接到所述第二晶体管的源极和漏极其中之一，
其中所述第三晶体管的源极和漏极其中之一直接连接到所述第四晶体管的源极和漏极其中之一，
其中所述第三晶体管的所述源极和所述漏极的所述其中之一直接连接到所述第五晶体管的源极和漏极其中之一，
其中所述第三晶体管的所述源极和所述漏极的所述其中之一直接连接到所述第一晶体管的栅极，
其中所述第六晶体管的源极和漏极其中之一直接连接到所述第七晶体管的源极和漏极其中之一，
其中所述第八晶体管的源极和漏极其中之一直接连接到所述第九晶体管的源极和漏极其中之一，
其中所述第八晶体管的所述源极和所述漏极的所述其中之一直接连接到所述第十晶体管的源极和漏极其中之一，
其中所述第八晶体管的所述源极和所述漏极的所述其中之一直接连接到所述第六晶体管的栅极，
其中所述第八晶体管的所述源极和所述漏极的所述其中之一直接连接到所述第二晶体管的栅极，
其中所述第八晶体管的所述源极和所述漏极的所述其中之一直接连接到所述第五晶体管的栅极，
其中所述第一晶体管的所述源极和所述漏极的所述其中之一直接连接到所述第七晶体管的栅极，
其中所述第一晶体管的所述源极和所述漏极的所述其中之一直接连接到所述第九晶体管的栅极，
其中所述第一晶体管的所述源极和所述漏极的另一个直接连接到所述第一布线，
其中所述第三晶体管的所述源极和所述漏极的另一个直接连接到所述第一布线，
其中所述第三晶体管的所述源极和所述漏极的另一个直接连接到所述第三晶体管的所述栅极，
其中所述第二晶体管的所述源极和所述漏极的另一个直接连接到所述第二布线，
其中所述第四晶体管的所述源极和所述漏极的另一个直接连接到所述第二布线，
其中所述第五晶体管的所述源极和所述漏极的另一个直接连接到所述第二布线，
其中所述第七晶体管的所述源极和所述漏极的另一个直接连接到所述第二布线，
其中所述第九晶体管的所述源极和所述漏极的另一个直接连接到所述第二布线，并且
其中所述第十晶体管的所述源极和所述漏极的另一个直接连接到所述第二布线。
5.一种显示模块，包括柔性印刷电路和如权利要求1或权利要求2所述的半导体装置或者如权利要求3或权利要求4所述的显示装置。
6.一种电子装置，包括如权利要求1或权利要求2所述的半导体装置或者如权利要求3或权利要求4所述的显示装置。
7.一种电子装置，包括如权利要求5所述的显示模块。