一种阵列基板及其制造方法、以及显示装置与流程

本发明实施例涉及显示技术领域，尤其涉及一种阵列基板及其制造方法、以及显示装置。

背景技术：

现有显示装置的像素结构多采用RGB(红绿蓝)三原色像素设计，如图1所示，即每个像素都由R、G、B子像素组成。当显示装置显示画面时，显示装置控制每个子像素以相应的的亮度发光，由此可在视觉上混合形成所需的画面。采用RGB像素结构的显示装置的优点在于像素独立性高，每个像素都可以显示所有的颜色；而其缺点在于显示亮度较低，如需获得较高的显示亮度则必须提高背光而导致功耗增加。此外，为了提高显示亮度，现有技术中引入了除R、G、B子像素外的其他子像素，例如：白色子像素、黄色子像素，在相同的像素密度(Pixels Per Inch，PPI)的情况下，其他颜色子像素的引入降低了分辨率，从而导致显示画面模糊，锐度不足等。

技术实现要素：

本发明实施例提供一种阵列基板及其制造方法、以及显示装置，以解决现有显示装置的高功耗和显示分辨率低的问题。

第一方面，本发明实施例提供了一种阵列基板，该阵列基板包括：

显示区域，所述显示区域具有相对的第一侧和第二侧，所述显示区域包括多个子像素，所述多个子像素沿行方向和列方向排列且构成交替排布的多行第一像素和多行第二像素，任意相邻两个所述子像素的颜色不同；所述子像素包含四种颜色且构成四种类型的像素单元，分别为第一像素单元、第二像素单元、第三像素单元和第四像素单元，每个像素单元中包括三个颜色不同的子像素；所述第一像素单元、所述第二像素单元、所述第三像素单元和所述第四像素单元按照第一顺序排布构成第一像素组，所述第一像素单元、所述第二像素单元、所述第三像素单元和所述第四像素单元按照第二顺序排布构成第二像素组，多行所述第一像素包括多个第一像素组，多行所述第二像素包括多个第二像素组；

位于所述显示区域外围的公共电位总线，所述公共电位总线位于所述显示区域第一侧的外围的部分为公共电位总线第一区域，所述公共电位总线位于所述显示区域第二侧的外围的部分为公共电位总线第二区域；

多条栅极线，每条所述栅极线用于驱动一行子像素，所述显示区域的第一侧指向第二侧的方向与所述栅极线的延伸方向相同，在垂直于所述阵列基板的方向上，至少一条所述栅极线仅与所述公共电位总线第一区域绝缘交叠，和/或，至少一条所述栅极线仅与所述公共电位总线第二区域绝缘交叠。

第二方面，本发明实施例还提供了一种显示装置，该显示装置包括：如上所述的阵列基板。

第三方面，本发明实施例还提供了一种阵列基板的制造方法，应用于如上所述的阵列基板，该制造方法包括：

形成显示区域，所述显示区域具有相对的第一侧和第二侧，所述显示区域包括多个子像素，所述多个子像素沿行方向和列方向排列且构成交替排布的多行第一像素和多行第二像素，任意相邻两个所述子像素的颜色不同；所述子像素包含四种颜色且构成四种类型的像素单元，分别为第一像素单元、第二像素单元、第三像素单元和第四像素单元，每个像素单元中包括三个颜色不同的子像素，所述第一像素单元、所述第二像素单元、所述第三像素单元和所述第四像素单元按照第一顺序排布构成第一像素组，所述第一像素单元、所述第二像素单元、所述第三像素单元和所述第四像素单元按照第二顺序排布构成第二像素组，多行所述第一像素包括多个第一像素组，多行所述第二像素包括多个第二像素组；

形成位于所述显示区域外围的公共电位总线，所述公共电位总线位于所述显示区域第一侧的外围的部分为公共电位总线第一区域，所述公共电位总线位于所述显示区域第二侧的外围的部分为公共电位总线第二区域；

形成多条栅极线，每条所述栅极线用于驱动一行子像素，所述显示区域的第一侧指向第二侧的方向与所述栅极线的延伸方向相同，在垂直于所述阵列基板的方向上，至少一条所述栅极线仅与所述公共电位总线第一区域绝缘交叠，和/或，至少一条所述栅极线仅与所述公共电位总线第二区域绝缘交叠。

本发明实施例提供的阵列基板，其显示区域包括多个子像素，子像素包含四种颜色，每个像素单元中包括三个颜色不同的子像素；至少一条栅极线仅与公共电位总线第一区域绝缘交叠，和/或，至少一条栅极线仅与公共电位总线第二区域绝缘交叠。与现有技术相比，本发明实施例的阵列基板的像素结构具有高分辨率；以及，本发明实施例中栅极线和公共电位总线的交叠面积减小而相应减小了寄生电容，使得该阵列基板具有较低的耦合损耗。因此本发明实施例中显示装置达到了高分辨率和低功耗的效果。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图做一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是现有技术提供的RGB显示装置的示意图；

图2A是本发明一个实施例提供的第一种阵列基板的示意图；

图2B是本发明一个实施例提供的第二种阵列基板的示意图；

图2C是本发明一个实施例提供的第三种阵列基板的示意图；

图3A是本发明一个实施例提供的第四种阵列基板的示意图；

图3B是本发明一个实施例提供的第五种阵列基板的示意图；

图4是本发明一个实施例提供的第六种阵列基板的示意图；

图5是本发明另一个实施例提供的第一种阵列基板的示意图；

图6是本发明另一个实施例提供的第二种阵列基板的示意图；

图7是本发明又一个实施例提供的第一种阵列基板的示意图；

图8是本发明又一个实施例提供的第二种阵列基板的示意图；

图9是本发明又一个实施例提供的第三种阵列基板的示意图；

图10是本发明再一个实施例提供的第一种阵列基板的示意图；

图11是本发明再一个实施例提供的第二种阵列基板的示意图；

图12是本发明再一个实施例提供的第三种阵列基板的示意图；

图13是本发明实施例提供的阵列基板的制造方法的示意图；

图14是本发明实施例提供的一种显示装置的示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，以下将参照本发明实施例中的附图，通过实施方式清楚、完整地描述本发明的技术方案，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

RGB像素设计的显示装置的显示亮度较低，引入白色子像素或者黄色子像素的显示装置的透光率较高而使得显示亮度较高。那么，在相同的显示亮度条件下，引入白色子像素的显示装置能够以较低的功耗达到所需显示亮度，而RGB像素设计的显示装置需要以较高的功耗达到所需显示亮度(例如，增加背光亮度)。但是引入白色子像素的显示装置存在分辨率低、画面锐度不足和画面模糊的问题，为了解决该问题，可选增加像素密度达到提高分辨率的效果，或者在显示装置中驱动芯片采用简单驱动方式或复杂驱动方式驱动两个颜色不同的子像素构成一个显示亮点，达到提高分辨率的效果。若驱动芯片采用复杂驱动方式即驱动芯片采用复杂驱动算法，则驱动芯片需要对像素的显示内容进行计算以显示画面，由此导致功耗增加；若增加像素密度，则会增加数据线、扫描线数量，同样会增加功耗。然而，受到生产工艺的限制，增加像素密度的方式存在实现难度大的问题。

综上所述，显示装置为了保证高显示亮度、对比度和分辨率的效果而始终存在功耗高的问题，因此显示装置的功耗问题是本发明中必然要解决的问题。发明人在实现本发明的过程中研究发现，公共电位总线与栅极线交叠越少，耦合损耗越小，因此发明人通过减少公共电位总线与栅极线交叠的方式达到低功耗的效果。

如图2A所示，为本发明一个实施例提供的阵列基板的示意图。本实施例提供的阵列基板包括：显示区域110，显示区域110具有相对的第一侧(标记为C1)和第二侧(标记为C2)，显示区域110包括多个子像素111，多个子像素111沿行方向和列方向排列且构成交替排布的多行第一像素和多行第二像素，任意相邻两个子像素111的颜色不同；子像素111包含四种颜色且构成四种类型的像素单元112，分别为第一像素单元、第二像素单元、第三像素单元和第四像素单元，每个像素单元112中包括三个颜色不同的子像素111；第一像素单元、第二像素单元、第三像素单元和第四像素单元按照第一顺序排布构成第一像素组112a，第一像素单元、第二像素单元、第三像素单元和第四像素单元按照第二顺序排布构成第二像素组112b，多行第一像素包括多个第一像素组112a，多行第二像素包括多个第二像素组112b；位于显示区域110外围的公共电位总线120，公共电位总线120位于显示区域110第一侧C1的外围的部分为公共电位总线第一区域121，公共电位总线120位于显示区域110第二侧C2的外围的部分为公共电位总线第二区域122；多条栅极线Gate，每条栅极线Gate用于驱动一行子像素111，显示区域110的第一侧C1指向第二侧C2的方向与栅极线Gate的延伸方向相同，在垂直于阵列基板的方向上，至少一条栅极线Gate仅与公共电位总线第一区域121绝缘交叠，和/或，至少一条栅极线Gate仅与公共电位总线第二区域122绝缘交叠。

本实施例中阵列基板包括显示区域110，显示区域110具有相对的第一侧C1和第二侧C2，在此显示区域110的第一侧C1和第二侧C2可以以显示区域110的中线Z为界限进行划分。其中，中线Z左侧的显示部分可以标记为显示区域110的第一侧C1，中线Z右侧的显示部分可以标记为显示区域110的第二侧C2。本领域技术人员可以理解，本实施例中显示区域的第一侧和第二侧只是人为定义的便于清楚说明的参考概念，在本发明中不进行具体限制，例如在其他实施例中还可选显示区域的第一侧和第二侧定义为显示区域的第一侧边和第二侧边等概念。

本实施例中显示区域110包括交替排布的多行第一像素和多行第二像素，本领域技术人员可根据产品所需自行设定像素总行数以及每行像素的子像素数量，在本发明中不进行具体限制。在本实施例中显示区域110可选按照第一像素、第二像素、第一像素的交替排布方式进行像素排布，则按照上述排布顺序可知奇数行像素为第一像素，偶数行像素为第二像素。本领域技术人员可以理解，在其他实施例中还可选按照第二像素、第一像素、第二像素的交替排布方式进行像素排布，则奇数行像素为第二像素以及偶数行像素为第一像素，在本发明中不限制第一像素和第二像素的交替排布方式。

本实施例中第一像素包括多个第一像素组112a，第二像素包括多个第二像素组112b，任意相邻两个子像素111的颜色不同，即同一行任意相邻两个子像素111的颜色不同以及同一列任意相邻两个子像素111的颜色不同。在本实施例中子像素包含四种颜色且构成四种类型的像素单元112，每个像素单元112包括三个颜色不同的子像素111，四种类型的像素单元112分别标记为第一、第二、第三、第四像素单元，第一像素组112a包括按照第一顺序排布的第一至第四像素单元，例如，按照第一像素单元、第二像素单元、第三像素单元、第四像素单元的顺序；第二像素组112b包括按照第二顺序排布的第一至第四像素单元，例如，按照第二像素单元、第三像素单元、第四像素单元、第一像素单元的顺序。其中，任意相邻两个子像素111的颜色不同。本领域技术人员可以理解，子像素包含四种颜色且构成的像素单元的数量超过四种，则在任意相邻两个子像素颜色不同的基础上，相关从业人员可根据产品所需自行选定四种类型的像素单元，以及自行设定四种类型的像素单元的排序方式，在本发明中不限制四种像素单元的具体颜色及其排布方式。

示例性的，可选子像素111包含红色子像素R、绿色子像素G、蓝色子像素B以及白色子像素W，第一像素组112a的子像素按照R、G、B、W、R、G、B、W、R、G、B、W的第一顺序排布；第二像素组112b的子像素按照B、W、R、G、B、W、R、G、B、W、R、G的第二顺序排布。RGBW像素结构具有透光率高、高亮度、低能耗等优势。本领域技术人员可以理解，第一像素组和第二像素组的像素颜色排布包括但不限于上述示例，如在其他实施例中还可选第一像素组为R、G、B、W、R、G、B、W、R、G、B、W，第二像素组为G、B、W、R、G、B、W、R、G、B、W、R；以及，在其他实施例中还可选子像素的颜色包含R、G、B和Y(黄色)，本发明不对子像素颜色、第一像素组和第二像素组等进行具体限制。

本实施例中阵列基板还包括公共电位总线120，公共电位总线120主要用于给阵列基板的公共电极(未示出)提供公共电位以使公共电极的电压稳定，其中，公共电位总线120包括公共电位总线第一区域121和公共电位总线第二区域122，在本实施例中可选公共电位总线120完全包围显示区域110。本领域技术人员可以理解，在其他实施例中还可选如图2B所示公共电位总线120包括公共电位总线第一区域121和公共电位总线第二区域122且半包围显示区域110；如图2C所示公共电位总线120不包围显示区域110且公共电位总线120包括公共电位总线第一区域121和公共电位总线第二区域122；在本发明中不对公共电位总线进行具体限制。其中，图2B是本发明一个实施例提供的第二种阵列基板的示意图；图2C是本发明一个实施例提供的第三种阵列基板的示意图。

本实施例中阵列基板还包括多条栅极线Gate，每条栅极线Gate用于驱动一行子像素111。本领域技术人员可以理解，在其他实施例中还可选一条栅极线对应驱动2行像素或多行，在本发明中不限制栅极线对应驱动的像素行数。在本实施例中至少一条栅极线Gate仅与公共电位总线第一区域121绝缘交叠，和/或，至少一条栅极线Gate仅与公共电位总线第二区域122绝缘交叠，具体的如图2A所示至少一条栅极线Gate仅与公共电位总线第一区域121绝缘交叠且至少一条栅极线Gate仅与公共电位总线第二区域122绝缘交叠。在其他实施例中，还可选如图3A所示至少一条栅极线Gate仅与公共电位总线第一区域121绝缘交叠，如图3B所示至少一条栅极线Gate仅与公共电位总线第二区域122绝缘交叠。其中，图3A是本发明一个实施例提供的第四种阵列基板的示意图；图3B是本发明一个实施例提供的第五种阵列基板的示意图。

本领域技术人员可以理解，该实施例中仅示出阵列基板的局部结构，阵列基板的结构包括但不限于以上部分，如还包括薄膜晶体管阵列、驱动电路和数据线等，本发明中阵列基板的其他结构与现有技术类似，在此不再赘述和限制。

如上所述，本实施例中子像素111包含四种颜色且一个像素单元包括三种颜色不同的子像素。与现有RGB像素结构显示装置相比，本实施例所述阵列基板引入了白色子像素，提高了显示装置的显示亮度和对比度。进一步地，与现有引入白色子像素的显示装置相比，本实施例中驱动三个子像素构成一个显示亮点，显然该像素结构具有更高的分辨率；同时，本实施例中至少一条栅极线Gate仅与公共电位总线第一区域121绝缘交叠，和/或，至少一条栅极线Gate仅与公共电位总线第二区域122绝缘交叠，显然公共电位总线120与栅极线Gate的交叠面积降低，进而降低了栅极线gate与公共电位总线之间的寄生电容造成的耦合损耗。由此采用本实施例提供的阵列基板的显示装置具有高分辨率和低功耗的效果。

本实施例提供的阵列基板，其显示区域包括多个子像素，显示区域中的子像素包含四种颜色的子像素，每个像素单元中包括三个颜色不同的子像素；至少一条栅极线仅与公共电位总线第一区域绝缘交叠，和/或，至少一条栅极线仅与公共电位总线第二区域绝缘交叠。与现有技术相比，本实施例的阵列基板的像素结构具有高分辨率；以及，本实施例中栅极线和公共电位总线的交叠面积减小而相应减小了寄生电容，使得该阵列基板具有较低的耦合损耗。因此采用本实施例所述阵列基板的显示装置达到了高分辨率和低功耗的优势。

示例性的，在上述技术方案的基础上，可选栅极线Gate的排列方向垂直于栅极线Gate的延伸方向，每个子像素111在栅极线Gate的排列方向上的长度是其在栅极线Gate的延伸方向上的长度的3倍。相应的，以第一像素组112a的子像素为R、G、B、W、R、G、B、W、R、G、B、W排布以及第二像素组112b的子像素为B、W、R、G、B、W、R、G、B、W、R、G排布为例可知，每个像素单元112的三个子像素111构成一个正方形像素区，第一像素组112a包括4个正方形像素区且该4个正方形像素区的子像素颜色排列顺序为RGB，WRG，BWR，GBW，第二像素组111b包括4个正方形像素区且该4个正方形像素区的子像素颜色排列顺序为BWR，GBW，RGB，WRG。

其中，三个子像素111构成一个正方形像素区，通过特性的驱动芯片可以使得该正方形像素区能够作为一个显示亮点，此处所指的显示亮点是指能够独立显示多种颜色的单元。在正方形像素区面积相同的情况下，三个子像素构成一个正方形像素区与现有的两个子像素构成一个正方形像素区相比，即与两个子像素构成一个显示亮点相比，显然本实施例提供的像素结构的像素分辨率较高，进一步解决了显示画面锐度不足、画面模糊的问题，提高了显示效果。若如图4所示采用任意一条栅极线Gate仅与公共电位总线第一区域121绝缘交叠或者任意一条栅极线Gate仅与公共电位总线第二区域122绝缘交叠，以及在每个子像素111在栅极线Gate的排列方向上的长度是其在栅极线Gate的延伸方向上的长度的3倍的结构设计，则能够大幅度降低显示装置的功耗。需要说明的是，将正方形像素区定义为显示亮点是因为正方形结构使得像素单元的分布更加均匀，能够改善文字显示中存在的对角线不清晰的问题，提升显示效果。

本发明另一个实施例提供一种阵列基板，具体地，请参考图5，图5是本发明另一个实施例提供的第一种阵列基板的示意图。本实施例提供阵列基板与上述任意实施例提供的阵列基板的区别在于，排序为奇数的各栅极线Gate仅与公共电位总线第一区域121绝缘交叠，排序为偶数的各栅极线Gate仅与公共电位总线第二区域122绝缘交叠。本实施例中与上述任意实施例相同的结构沿用上述附图标记。本实施例中各栅极线Gate均与公共电位总线120仅产生一次交叠，因此本实施例提供的阵列基板中栅极线Gate与公共电位总线120的交叠面积明显减少，进而降低了栅极线Gate与公共电位总线120之间的寄生电容，使得阵列基板具有较低的耦合损耗，达到了在保证高分辨率的同时降低阵列基板功耗的效果。

本发明另一个实施例还提供另一种阵列基板，具体地，请参考图6，图6是本发明另一个实施例提供的第二种阵列基板的示意图，该阵列基板与上述任意实施例提供的阵列基板的区别在于，多条栅极线Gate分为两组，第一组的各栅极线Gate仅与公共电位总线第一区域121绝缘交叠，第二组的各栅极线Gate仅与公共电位总线第二区域122绝缘交叠。本实施例中与上述任意实施例相同的结构沿用上述附图标记。本实施例中各栅极线Gate均与公共电位总线120仅产生一次交叠，因此本实施例提供的阵列基板中栅极线Gate与公共电位总线120的交叠面积明显减少，进而降低了栅极线Gate与公共电位总线120之间的寄生电容，使得阵列基板具有较低的耦合损耗，达到了在保证高分辨率的同时降低阵列基板功耗的效果。

本领域技术人员可以理解，在其他实施例中还可选多条栅极线分为至少三组，奇数组栅极线仅与公共电位总线第一区域绝缘交叠，或者，排序为奇数的各栅极线仅与公共电位总线第二区域绝缘交叠，显然栅极线的分组方式以及栅极线与公共电位总线交叠的方式等还有多种，在本发明中不进行具体限制。

示例性的，在上述技术方案的基础上，本发明又一个实施例提供一种阵列基板，为了清楚描述本实施例的阵列基板的结构，在此以图5所示的栅极线的分布方式为例进行本实施例说明。具体地，请参考图7，图7是本发明又一个实施例提供的第一种阵列基板的示意图。如图7所示本实施例提供的阵列基板中，在栅极线Gate的延伸方向上，每条栅极线Gate的末端M与公共电位总线120的任意边缘之间的距离大于子像素111的尺寸D的1/2。本实施例中与上述任意实施例相同的结构沿用上述附图标记。阵列基板的栅极线Gate用于输出扫描信号以驱动对应行像素，具体的阵列基板还包括驱动电路(未示出)，驱动电路与栅极线Gate电连接且用于根据显示时序依次向各栅极线Gate施加扫描信号，由于本实施例中栅极线Gate仅与公共电位总线第一区域121或公共电位总线第二区域122绝缘交叠，因此栅极线Gate的远离驱动电路的一端具有端点，即末端M。

本实施例中在栅极线Gate的延伸方向上，栅极线Gate的末端M与公共电位总线120的任意边缘之间的距离大于D/2，显然栅极线Gate的末端M与公共电位总线120的最近邻边缘之间的距离L大于D/2，其中图7中示出各栅极线Gate的末端M与公共电位总线120的最近邻边缘之间的距离L。本实施例中各栅极线Gate的末端M与公共电位总线120的任意边缘之间的距离大于D/2，由此可防止栅极线Gate的末端M尖端放电而向公共电位总线120放电，避免公共电位总线120的电位受栅极线Gate尖端放电影响；也防止栅极线Gate的静电导入公共电位总线120，保证了公共电位总线120的稳定性；也可以防止公共电位总线120的静电导入栅极线Gate，保证了栅极线Gate的扫描信号的稳定性。

示例性的，在上述技术方案的基础上，本发明又一个实施例提供另一种阵列基板，为了清楚描述本实施例的阵列基板的结构，在此以图5所示的栅极线的分布方式为例进行本实施例说明。具体地，请参考图8，图8是本发明又一个实施例提供的第二种阵列基板的示意图，如图8所示本实施例提供的阵列基板中，栅极线Gate具有第一线宽X1和大于第一线宽X1的第二线宽X2，栅极线Gate与显示区域110和公共电位总线120绝缘交叠的区域为第一线宽区域G1，栅极线Gate的第二线宽区域G2未与显示区域110和公共电位总线120绝缘交叠。可选第二线宽X2大于或等于第一线宽X1的2倍。本实施例中与上述任意实施例相同的结构沿用上述附图标记。

已知阵列基板中的栅极线Gate与公共电位总线120交叠处存在寄生电容，为了降低阵列基板由于寄生电容造成的耦合损耗，可选栅极线Gate与显示区域110的绝缘交叠处的线宽为第一线宽X1，以及栅极线Gate与公共电位总线120的绝缘交叠处的线宽为第一线宽X1，栅极线Gate的第二线宽区域G2未与显示区域110和公共电位总线120绝缘交叠，第二线宽区域G2的栅极线Gate具有第二线宽X2，第二线宽X2大于且第一线宽X1。因此，一方面，在显示区的栅极线gate具有第一线宽X1能够减少显示面板的不透光面积，从而提高开口率；另一方面，除显示区和与公共电位总线120交叠的区域外的栅极线gate具有第二线宽X2有效减小了栅极线Gate的总电阻。

本领域技术人员可以理解，相关从业人员可在保证扫描信号正常传输的情况下合理设置栅极线的第一线宽和第二线宽的尺寸，在本发明中不对栅极线的第一线宽和第二线宽的尺寸进行具体限制；以及栅极线还可设置至少两种线宽，在本发明中不对栅极线的线宽进行具体限制。

示例性的，在上述技术方案的基础上，本发明又一个实施例提供又一种阵列基板，为了清楚描述本实施例的阵列基板的结构，在此以图5所示的栅极线的分布方式为例进行本实施例说明。具体地，请参考图9，图9是本发明又一个实施例提供的第三种阵列基板的示意图，如图9所示本实施例提供的阵列基板中，对于任意一条栅极线Gate，栅极线Gate具有第三线宽X3和第四线宽X4，栅极线Gate的与公共电位总线120绝缘交叠的区域为第三线宽区域G3，栅极线Gate的未与公共电位总线120绝缘交叠的区域为第四线宽区域G4，第三线宽G3小于第四线宽G4。本实施例中与上述任意实施例相同的结构沿用上述附图标记。

栅极线Gate与公共电位总线120的绝缘交叠处的线宽为小于第四线宽X4的第三线宽X3，降低了阵列基板的耦合损耗。栅极线Gate未与公共电位总线120绝缘交叠的线宽为第四线宽X4，保证了栅极线Gate传输的扫描信号的稳定性以及有效减小了栅极线Gate的总电阻。

示例性的，在上述技术方案的基础上，本发明再一个实施例提供一种阵列基板，该阵列基板还包括：滤色器层，滤色器层包括多个滤色器，多个滤色器与多个子像素一一对应设置；多个补偿滤色器，多个补偿滤色器位于公共电位总线上方且与滤色器层同层设置，在垂直于阵列基板的方向上，多个补偿滤色器的投影与公共电位总线的投影重叠。需要说明的是，在上述任一实施例以及对应的附图中，子像素上标出的R、G、B、W是指该子像素对应显示的颜色，相应的颜色可以通过与阵列基板相对的彩膜基板上的色阻对光源发出的光进行过滤而得，也可以通过在阵列基板上设置色阻对光源发出的光进行过滤而得。

为了更清楚的描述本实施例的阵列基板的结构，在此以图2A所示阵列基板沿A-A'的剖视图为例进行本实施例阵列基板的说明，请参考图10，图10是本发明再一个实施例提供的第一种阵列基板的示意图。如图10所示，本实施例提供的阵列基板还包括：滤色器层130，滤色器层130包括多个滤色器131，多个滤色器131与多个子像素111一一对应设置；多个补偿滤色器132，多个补偿滤色器132位于公共电位总线120上方且与滤色器层130同层设置，在垂直于阵列基板的方向上，多个补偿滤色器132的投影与公共电位总线120的投影重叠。本实施例中与上述任意实施例相同的结构沿用上述附图标记。本领域技术人员可以理解，子像素和公共电位总线等结构设置在阵列基板的衬底基板，该衬底基板上设置有薄膜晶体管阵列和驱动电路等结构，该衬底基板的结构与现有技术类似，在此不再赘述和限制。

在本实施例中滤色器层130的多个滤色器131与多个子像素111一一对应设置，例如一行像素的子像素的排布顺序为R、G、B、W、R、G、B、W、R、G、B、W，那么与该行像素对应的多个滤色器的排布顺序依次为红、绿、蓝、白、红、绿、蓝、白、红、绿、蓝、白。在本发明实施例中可选滤色器层位于显示装置的彩膜基板上，也可选滤色器层位于显示装置的阵列基板上，在本发明中不对滤色器层的位置进行具体限制。在本实施例中可选滤色器层130位于显示装置的阵列基板上。

本实施例的阵列基板还包括与滤色器层130同层且位于公共电位总线120上方还设置有补偿滤色器132，该补偿滤色器132也能够作为滤色单元应用，其与滤色器131的区别在于，位于公共电位总线120上方且没有对应的子像素111，所以显示装置中起主要滤色功能的是滤色器层130。在本实施例中设置补偿滤色器132的优势在于，补偿滤色器132与滤色器层130同层设置，那么显示装置的公共电位总线120所在区域与显示装置的显示区域具有相同且一致的盒厚。与现有技术相比，无需在公共电位总线上设置支撑显示装置的衬垫，摩擦配向易发生突变，而衬垫不会缓解配向突变的问题，而本实施例补偿滤色器132能够起到缓冲配向突变的效果。

本实施例中在垂直于阵列基板的方向上，多个补偿滤色器132的投影与公共电位总线120的投影重叠。补偿滤色器132也能够作为滤色单元应用，那么设置补偿滤色器132还具有以下优势，补偿滤色器132设置在公共电位总线120上方，公共电位总线120位于显示区域的外围，那么形成显示装置后，显示区域的边缘部分经过补偿滤光器132后会具有与显示区域相同的显示效果。

为了更好的提高显示区域的边缘部分的显示效果，可选补偿滤色器132具有与子像素111相同的颜色分布。例如公共电位总线第一区域121上方设置有n个补偿滤色器132，第一像素组112a按照R、G、B、W、R、G、B、W、R、G、B、W排布，那么与第一像素组112a同行的所述n个补偿滤色器132的颜色排布如下所述：n＝1，该补偿滤色器132的颜色可选为W；n＝2，该2个补偿滤色器132的颜色可选为B、W；n＝3，该3个补偿滤色器132的颜色可选为G、B、W；n＝4，该4个补偿滤色器132的颜色可选为R、G、B、W；n＝5，该5个补偿滤色器132的颜色可选为W、R、G、B、W。本领域技术人员可以理解，补偿滤色器的颜色排布不限于上述排布，相关从业人员可根据产品所需自行设置补偿滤色器的颜色排布。

在本实施例中可选在栅极线Gate的延伸方向上，补偿滤色器132的宽度B1是滤色器层130的滤色器131宽度B2的三分之一。补偿滤色器132的宽度较小，那么在公共电位总线第一区域121和公共电位总线第二区域122的上方能够设置多个补偿滤色器132，进而提高显示区域的边缘部分的显示效果。

示例性的，在上述技术方案的基础上，本发明再一个实施例提供另一种阵列基板，该阵列基板与上述任意实施例所述阵列基板的区别在于，还包括：与栅极线所在膜层层叠且绝缘设置的公共电极层。本领域技术人员可以理解阵列基板中栅极线与公共电极层的层叠结构，在本实施例中不进行图示和说明。

在本发明实施例中可选公共电极层不与公共电位总线电连接，公共电位总线接地，则公共电位总线的主要功能在于将阵列基板中的静电导出，防止阵列基板的静电进入栅极线，影响栅极线的电性能；在本发明实施例中还可选公共电极层通过过孔与公共电位总线电连接，则公共电位总线的主要功能在于为公共电极层提供公共电位。在本发明中不限制公共电极层与公共电位总线及其结构关系，相关从业人员可根据产品功能所需自行设置公共电极层与公共电位总线的结构关系。

为了更清楚的描述本实施例的阵列基板的结构，在此以图2A所示的栅极线的分布方式为例进行本实施例阵列基板的说明，具体地，请参考图11，图11是本发明再一个实施例提供的第二种阵列基板的示意图。如图11所示本实施例提供的阵列基板还包括：与栅极线Gate所在膜层层叠且绝缘设置的公共电极层140。本实施例中与上述任意实施例相同的结构沿用上述附图标记。已知公共电极层140与栅极线Gate存在交叠，则公共电极层140与栅极线Gate之间的交叠区域形成了寄生电容，寄生电容的存在会导致栅极线Gate产生耦合损耗以及公共电极层140产生耦合损耗。因此为了减少公共电极层140和栅极线Gate之间的寄生电容，在本实施例中可选在垂直于阵列基板的方向上，公共电极层140的与栅极线Gate的绝缘交叠区域设置有刻缝141。在本发明中不对刻缝数量和形状进行具体限制。公共电极层140和栅极线Gate的绝缘交叠区域存在刻缝141，则公共电极层140和栅极线Gate之间的寄生电容减小，相应减小了公共电极层140和栅极线Gate之间的耦合，降低了公共电极层140和栅极线Gate的耦合损耗，达到了降低阵列基板及显示装置的功耗的效果。本领域技术人员可以理解，公共电位总线的与栅极线交叠的区域也可以设置刻缝进而降低耦合损耗，在此不再图示和说明。

示例性的，在上述技术方案的基础上，本发明实施例还提供一种阵列基板，在此以图5所示阵列基板为例进行说明，如图12所示本实施例的阵列基板还包括：栅极驱动器150，用于逐行扫描多条栅极线Gate；与多条栅极线Gate一一对应设置的多个移位寄存器151，各移位寄存器151的输出端与对应的栅极线Gate电连接，各移位寄存器151的输入端与栅极驱动器150的驱动端电连接；位于显示区域110第一侧C1的外围的多个移位寄存器151级联且首位移位寄存器151的控制端与栅极驱动器150的第一驱动控制端CKH1电连接，位于显示区域110第二侧C2的外围的多个移位寄存器151级联且首位移位寄存器的控制端151与栅极驱动器150的第二驱动控制端CKH2电连接。本实施例中与上述任意实施例相同的结构沿用上述附图标记。在本实施例中可选采用非晶硅栅驱动技术(Amorphous Silicon Gate，ASG)进行驱动，ASG是利用非晶硅薄膜晶体管(A-Si TFT)构成移位寄存器，因此也可将本实施例中移位寄存器151简称为ASG。

本实施例中移位寄存器151单边驱动栅极线Gate，栅极线Gate仅与公共电位总线第一侧121交叠或仅与公共电位总线第二侧122交叠。与现有技术相比，栅极线Gate与公共电位总线120的交叠面积明显减少，则阵列基板的耦合损耗显著降低，从而显示装置的功耗降低。

本发明实施例还提供一种阵列基板的制造方法，该制造方法应用于如上任意实施例所述的阵列基板，如图13所示该制造方法包括：

步骤210、形成显示区域。

阵列基板的显示区域具有相对的第一侧和第二侧，显示区域包括多个子像素，多个子像素沿行方向和列方向排列且构成交替排布的多行第一像素和多行第二像素，任意相邻两个子像素的颜色不同；子像素包含四种颜色且构成四种类型的像素单元，分别为第一像素单元、第二像素单元、第三像素单元和第四像素单元，每个像素单元中包括三个颜色不同的子像素，第一像素单元、第二像素单元、第三像素单元和第四像素单元按照第一顺序排布构成第一像素组，第一像素单元、第二像素单元、第三像素单元和第四像素单元按照第二顺序排布构成第二像素组，多行第一像素包括多个第一像素组，多行第二像素包括多个第二像素组。

本实施例中显示区域中每个像素单元包括三个颜色不同的子像素。与现有RGB像素结构显示装置相比，本实施例所述阵列基板引入了白色子像素，提高了显示装置的显示亮度和对比度。与现有引入白色子像素的显示装置相比，本实施例中驱动三个子像素构成一个显示亮点，显然该像素结构具有更高的分辨率。

步骤220、形成位于显示区域外围的公共电位总线，公共电位总线位于显示区域第一侧的外围的部分为公共电位总线第一区域，公共电位总线位于显示区域第二侧的外围的部分为公共电位总线第二区域。

步骤230、形成多条栅极线，每条栅极线用于驱动一行子像素，显示区域的第一侧指向第二侧的方向与栅极线的延伸方向相同，在垂直于阵列基板的方向上，至少一条栅极线仅与公共电位总线第一区域绝缘交叠，和/或，至少一条栅极线仅与公共电位总线第二区域绝缘交叠。

与现有技术相比，本实施例减少了栅极线与公共电位总线的交叠面积，相应的减小了栅极线与公共电位总线之间的寄生电容，具有较低的耦合损耗，相应的降低了阵列基板的功耗。

示例性的，在上述制造方法的基础上，可选子像素包含红色子像素R、绿色子像素G、蓝色子像素B以及白色子像素W，形成的第一像素组的子像素按照R、G、B、W、R、G、B、W、R、G、B、W的第一顺序排布；形成的第二像素组的子像素按照B、W、R、G、B、W、R、G、B、W、R、G的第二顺序排布。

示例性的，在上述制造方法的基础上，可选栅极线的排列方向垂直于栅极线的延伸方向，每个子像素在栅极线的排列方向上的高度尺寸是其在栅极线的延伸方向上的宽度尺寸的3倍。本实施例中每个子像素在栅极线的排列方向上的高度尺寸是其在栅极线的延伸方向上的宽度尺寸的3倍，则每个像素单元的三个子像素构成一个显示亮点，与现有引入白色子像素的显示装置相比，本实施例的像素结构具有更高的分辨率，不会出现现有现有显示装置的画面锐度不足等问题，从而减轻了显示画面模糊的现象。

本实施例的阵列基板的像素结构具有高分辨率，提高了显示效果；本实施例的阵列基板中栅极线和公共电位总线的交叠面积减小而相应减小了寄生电容，因此该阵列基板具有较低的耦合损耗，相应的该阵列基板的功耗需求降低。

本领域技术人员可以理解，阵列基板的工艺流程包括但不限于以上设定顺序，相关从业人员可根据产品所需自行设置阵列基板的工艺流程，在本发明中不对阵列基板的工艺流程进行具体限制；以及阵列基板还包括其他结构，如薄膜晶体管阵列的制造等，其他结构与现有技术类似，在本发明中不进行具体限制。

在上述任意实施例的基础上，本发明实施例还提供一种显示装置，图14是本发明实施例提供的一种显示装置的示意图，如图14所示，该显示装置1000包括上述任意一个实施例描述的阵列基板，可以为手机、平板电脑、智能手表、可穿戴显示设备等。可以理解，显示装置1000还可以包括背光源、导光板，液晶层、配向膜、保护玻璃等公知的结构，此处不再赘述。具体地，该显示装置1000包括具有如上任意实施例所述的阵列基板的显示面板，本领域技术人员可以理解，阵列基板仅为显示装置的局部结构，显示面板还包括彩膜基板或者发光器件等结构，在本发明实施例中不对显示面板的结构进行显示。在本发明实施例中可选该显示装置为液晶显示装置或有机发光显示装置。本发明提供的显示装置，采用驱动芯片对像素进行驱动，驱动芯片能够采用简单驱动方式或复杂驱动方式驱动像素，无论驱动芯片采用何种驱动方式，本发明实施例提供的显示装置均能够在兼顾高分辨率显示效果的同时达到低功耗的效果。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。