显示驱动器以及显示驱动器的驱动方法与流程

本发明涉及对显示设备进行驱动的显示驱动器以及显示驱动器的驱动方法。

背景技术：

作为平面型（平板面板型）的显示设备，已知有将有机EL（Electroluminescence，电致发光）元件用作各像素的有机EL面板。

在有源矩阵驱动型的有机EL面板的各像素中，与有机EL元件一起包含将用于使该有机EL元件发光的驱动电流向该有机EL元件供给的驱动晶体管。驱动晶体管通常由使用了多晶硅或非晶硅等的薄膜晶体管形成，但是，薄膜晶体管的载流子迁移率（carrier mobility）和阈值电压的偏差较大。

因此，提出了如下驱动方法：在驱动有机EL面板时，按照每1个水平扫描期间如以下那样对驱动晶体管进行驱动，由此，进行各驱动晶体管的迁移率的校正和阈值电压的校正并对有机EL元件进行发光驱动（例如，参照专利文献1）。即，按照每1个水平扫描期间，首先，对驱动晶体管各自的栅极端施加阈值电压校正用的第一偏移电压，接着，对驱动晶体管各自的栅极端施加迁移率校正用的第二偏移电压，之后，对驱动晶体管各自的栅极端施加与像素数据对应的电压，由此，使有机EL元件发光。

现有技术文献

专利文献

专利文献1：日本特开2009-204992号公报。

发明要解决的课题

可是，根据上述的驱动方法，需要在1个水平扫描期间内设置对驱动晶体管的阈值电压进行校正的期间和对迁移率进行校正的期间。

因此，当有机EL面板的分辨率变高时，相应地，1个水平扫描期间变短，因此，不能伴随着元件延迟而使上述的校正用的偏移电压达到期望的电压值，并且，难以确保用于使有机EL元件发光的充分的发光期间。因此，在采用上述的驱动方法的情况下，存在伴随着有机EL面板的高分辨率化而产生画质和画面亮度的降低这样的问题。

技术实现要素：

因此，本发明的目的在于提供即使显示设备高分辨率化也能够抑制驱动晶体管的特征偏差来得到高画质和高亮度的显示图像的显示驱动器以及显示驱动器的驱动方法。

用于解决课题的方案

本发明的显示设备是，一种显示驱动器，根据视频信号驱动显示设备，所述显示设备在多个水平扫描线与多个数据线的各交叉部形成有包含发光元件和向所述发光元件供给驱动电流的驱动晶体管的像素单元，所述显示驱动器具有：数据锁存部，保持表示基于所述视频信号的各像素的亮度电平的像素数据片；灰度电压变换部，生成与在所述数据锁存部中保持的所述像素数据片对应的灰度电压；以及输出部，按照每N个水平扫描期间仅执行一次将对所述驱动晶体管的特性进行校正的校正电压向所述多个数据线供给的处理和将与N个所述水平扫描线的每一个对应的所述灰度电压按照每1个水平扫描线的量依次向所述多个数据线供给的处理，其中，N为2以上的整数。

本发明的显示设备的驱动方法是，一种驱动方法，根据视频信号驱动显示设备，所述显示设备在多个水平扫描线与多个数据线的各交叉部形成有包含发光元件和向所述发光元件供给驱动电流的驱动晶体管的像素单元，所述驱动方法按照每N个水平扫描期间依次执行：校正步骤，将对所述驱动晶体管的特性进行校正的校正电压向所述多个数据线供给；以及显示驱动步骤，将基于与N个所述水平扫描线的每一个对应的所述视频信号的灰度电压按照每1个水平扫描线的量依次向所述多个数据线供给，其中，N为2以上的整数。

发明效果

本发明按照每N（N为2以上的整数）个水平扫描期间仅执行一次将对形成于显示设备的发光元件驱动用的驱动晶体管的特性进行校正的校正电压向显示设备的数据线供给的校正处理和将基于与N个水平扫描线各自对应的视频信号的灰度电压按照每1个水平扫描线的量依次向显示设备的数据线供给的显示驱动处理。

因此，根据本发明，与按照每1个水平扫描期间实施对驱动晶体管的特性进行校正的校正处理的情况相比，能够使该校正处理和显示驱动处理所花费的期间变长，因此，即使显示设备高分辨率化，也能够抑制驱动晶体管的特征偏差来得到高画质和高亮度的图像。

附图说明

图1是示出包含本发明的显示驱动器的EL显示装置100的概略结构的框图。

图2是示出像素单元200的结构的电路图。

图3是示出作为本发明的显示驱动器的数据驱动器13的结构的框图。

图4是示出第二数据锁存部132的内部结构的电路图。

图5是示出输出部135的内部结构的电路图。

图6是示出利用输出控制部140的第二数据锁存部132和输出部135各自的工作的一个例子的时间图。

图7是示出利用输出控制部140的第二数据锁存部132和输出部135各自的工作的另一个例子的时间图。

具体实施方式

图1是示出包含本发明的显示驱动器的EL显示装置100的概略结构的框图。在图1中，显示设备20由例如有机EL面板等构成。在显示设备20中形成有在二维画面的水平方向上伸展的m个（m为2以上的自然数）写入控制线WS₁~WS_m和电源供给线DS₁~DS_m、以及在二维画面的垂直方向上伸展的n个（n为2以上的偶数）数据线DT₁~DT_n。在写入控制线WS与数据线DT的交叉部（由虚线包围的区域）形成有担负像素的像素单元200。再有，由一对写入控制线WS_（k）（k为1~n的整数）和电源供给线DS_（k）构成1个水平扫描线。

图2是示出像素单元200的内部结构的一个例子的电路图。如图2所示，像素单元200包含n沟道MOS（metal oxide semiconductor，金属氧化物半导体）型的晶体管Q1和Q2、电容器CP、以及EL元件LD。

在数据导入用的晶体管Q1的源极端连接有数据线DT，在栅极端连接有写入控制线WS。此外，在晶体管Q1的漏极端连接有电容器CP的一端和晶体管Q2的栅极端。电容器CP的另一端连接于作为驱动晶体管的晶体管Q2的漏极端和EL元件LD的阳极端。晶体管Q2的源极端连接于电源供给线DS。向EL元件LD的阴极端施加接地电位。

通过这样的结构，数据导入用的晶体管Q1当经由写入控制线WS在其栅极端接收写入电压时变为导通状态，将经由数据线DT在其源极端接收的电压向晶体管Q2的栅极端供给。作为驱动晶体管的晶体管Q2当经由电源供给线DS在其源极端接收电源电压时将与施加到栅极端的电压对应的驱动电流经由漏极端向EL元件LD送出。作为发光元件的EL元件LD根据该驱动电流而发光。

驱动控制部11从视频信号VD中检测出水平同步信号并向扫描驱动器12供给。此外，驱动控制部11基于视频信号VD生成包含以例如8位的256等级的亮度灰度表示各像素的亮度电平的像素数据PD的序列的图像数据信号PDD，并将其向数据驱动器13供给。进而，驱动控制部11将示出向显示设备20的数据线DT₁~DT_n供给的各种电压的输出定时的输出定时信号STB向数据驱动器13供给。

扫描驱动器12在与从驱动控制部11供给的水平同步信号同步的定时将具有写入电压的写入脉冲向显示设备20的写入控制线WS₁~WS_m的每一个施加。进而，扫描驱动器12在与上述的水平同步信号同步的定时将电源电压向显示设备20的电源供给线DS₁~DS_m的每一个供给。

数据驱动器13被形成于半导体IC（integrated circuit，集成电路）芯片。数据驱动器13按照每1个水平扫描线的量即每n个导入图像数据信号PDD中的像素数据PD。然后，数据驱动器13生成具有由所导入的n个像素数据片示出的亮度灰度所对应的灰度电压或校正电压（后述）的像素驱动电压G₁~G_n，并向显示设备20的数据线DT₁~DT_n施加。

图3是示出作为本发明的显示驱动器的数据驱动器13的内部结构的框图。在图3中，第一数据锁存部131从自驱动控制部11供给的图像数据信号PDD中导入像素数据PD的序列。第一数据锁存部131每当导入1个水平扫描线的量的n个像素数据PD时将n个像素数据PD₁~PD_n作为像素数据信号A₁~A_n在与输出定时信号STB同步的定时向第二数据锁存部132供给。

图4是示出第二数据锁存部132的内部结构的电路图。如图4所示，第二数据锁存部132具有与像素数据信号A₁~A_n分别对应地设置的锁存电路LCC₁~LCC_n。再有，锁存电路LCC₁~LCC_n具有相同的内部结构，每一个包含解复用器（demultiplexer）DMX、复用器（multiplexer）MPX、第一锁存器LTa以及第二锁存器LTb。

在以下，摘录锁存电路LCC₁~LCC_n之中的LCC_（k）（k为1~n的整数）来对解复用器DMX、复用器MPX、锁存器LTa以及LTb的工作进行说明。

解复用器DMX根据锁存选择信号SEL0将像素数据信号A_（k）向第一锁存器LTa和第二锁存器LTb之中的一个供给。例如，解复用器DMX在锁存选择信号SEL0具有逻辑电平0的情况下将像素数据信号A_（k）向第一锁存器LTa供给，另一方面，在锁存选择信号SEL0具有逻辑电平1的情况下将像素数据信号A_（k）向第二锁存器LTb供给。

第一锁存器LTa保持从解复用器DMX供给的像素数据信号A_（k），并将其作为锁存像素数据信号La向复用器MPX供给。第二锁存器LTb保持从解复用器DMX供给的像素数据信号A_（k），并将其作为锁存像素数据信号Lb向复用器MPX供给。

复用器MPX根据锁存选择信号SEL1来选择锁存像素数据信号La和Lb之中的一个，将所选择的一个作为像素数据信号B_（k）输出。

通过这样的结构，第二数据锁存部132将像素数据信号A₁~A_n保持在第一锁存器组（LTa）和第二锁存器组（LTb）之中由锁存选择信号SEL0指定的一个锁存器组中。然后，第二数据锁存部132选择在第一锁存器组（LTa）和第二锁存器组（LTb）之中由锁存选择信号SEL1指定的一个锁存器组中保持的内容，将所选择的内容作为像素数据信号B₁~B_n向电平移位部133供给。

电平移位部133将实施使像素数据信号B₁~B_n各自的信号振幅增加的电平移位处理而得到的像素数据信号L₁~L_n向灰度电压变换部134供给。

灰度电压变换部134将像素数据信号L₁~L_n变换为具有由每一个表示的亮度灰度所对应的电压值的灰度电压V₁~V_n，将这些灰度电压V₁~V_n向输出部135供给。

图5是示出输出部135的内部结构的电路图。如图5所示，输出部135具有与像素数据信号L₁~L_n分别对应地设置的输出电路OT₁~OT_n。输出电路OT₁~OT_n具有相同的内部结构，每一个包含输出选择开关SE3和运算放大器AN。

在以下摘录输出电路OT₁~OT_n之中的OT_（k）来对输出选择开关SE3和运算放大器AN的工作进行说明。

输出选择开关SE3具有在一端接收第一偏移电压VOF1的开关SW1、在一端接收第二偏移电压VOF2的开关SW2、以及在一端接收从灰度电压变换部134供给的灰度电压V_（k）的开关SW3。开关SW1~SW3各自的另一端相互连接。输出选择开关SE3基于输出电压选择信号OSE将开关SW1~SW3之中的一个设定为接通状态，并且，将其他的2个设定为关断状态。或者，输出选择开关SE3基于输出电压选择信号OSE将开关SW1~SW3全部设定为关断状态。

通过这样的结构，输出选择开关SE3从第一偏移电压VOF1、第二偏移电压VOF2、以及灰度电压V_（k）之中选择设定为接通状态的开关所接收的电压，将该选择的电压（VOF1、VOF2或V_（k））向运算放大器AN的非反相输入端子供给。再有，第一偏移电压VOF1例如为用于对作为图2所示的驱动晶体管的晶体管Q2的阈值电压进行校正的校正电压，第二偏移电压VOF2例如为用于对上述晶体管Q2的迁移率进行校正的校正电压。

运算放大器AN为将自身的输出端子与反相输入端子连接的所谓的电压跟随器（voltage follower）。运算放大器AN将以增益1对从输出选择开关SE3供给的电压（VOF1、VOF2或V_（k））进行放大而得到的电压作为像素驱动电压G_（k）输出。

通过这样的结构，输出部135生成具有第一偏移电压VOF1、第二偏移电压VOF2或从灰度电压变换部134供给的灰度电压V_（k）的像素驱动电压G₁~G_n。输出部135将像素驱动电压G₁~G_n施加到显示设备20的数据线DT₁~DT_n。

输出控制部140具有存储有以下的第一~第三输出设定信息S1~S3的配置寄存器（config register）CFG。

输出设定信息S1为设定使按照包含对驱动晶体管的特性进行校正的校正电压（VOF1、VOF2）的输出处理的基本输出顺序（后述）的输出工作开始或者继续按照该基本输出顺序的输出工作的信息。例如，在使按照基本输出顺序的输出工作开始的情况下，逻辑电平1的输出设定信息S1被写入到配置寄存器CFG中，在继续按照该基本输出顺序的输出工作的情况下，逻辑电平0的输出设定信息S1被写入到配置寄存器CFG中。

输出设定信息S2为设定是否使对该驱动晶体管的阈值电压进行校正的第一偏移电压VOF1作为对驱动晶体管的特性进行校正的校正电压向数据线DT₁~DT_n供给的信息。例如，在将偏移电压VOF1向数据线DT₁~DT_n供给的情况下，逻辑电平1的输出设定信息S2被写入到配置寄存器CFG中，在不将该偏移电压VOF1向数据线DT₁~DT_n供给的情况下，逻辑电平0的输出设定信息S2被写入到配置寄存器CFG中。

输出设定信息S3为设定是否使对该驱动晶体管的迁移率进行校正的第二偏移电压VOF2作为对驱动晶体管的特性进行校正的校正电压向数据线DT₁~DT_n供给的信息。例如，在将偏移电压VOF2向数据线DT₁~DT_n供给的情况下，逻辑电平1的输出设定信息S3被写入到配置寄存器CFG中，在不将偏移电压VOF2向数据线DT₁~DT_n供给的情况下，逻辑电平0的输出设定信息S3被写入到配置寄存器CFG中。

输出控制部140按照每1个水平扫描期间（1H）基于上述的输出设定信息S1~S3的内容在与输出定时信号STB同步的定时生成上述的锁存选择信号SEL0和SEL1以及输出电压选择信号OSE。输出控制部140将锁存选择信号SEL0和SEL1向第二数据锁存部132供给，并且，将输出电压选择信号OSE向输出部135供给。

在以下，参照图6的一个例子并说明根据由输出控制部140生成的锁存选择信号SEL0、SEL1和输出电压选择信号OSE实施的第二数据锁存部132和输出部135的工作。再有，图6是示出在按照每1个水平扫描期间（1H）依次将与第一~第五水平扫描线分别对应且每一个由像素数据信号A₁~A_n构成的像素数据信号组HD1~HD5从第一数据锁存部131输出时进行的工作的一个例子的时间图。

输出控制部140按照每1个水平扫描期间（1H）设定输出设定信息S1~S3，在配置寄存器CFG中进行覆盖。

例如，输出控制部140在按照每2个水平扫描期间使依次执行图6所示的校正步骤CC1、CC2、显示驱动步骤DC1、DC2这样的基本输出顺序开始的情况下，将每一个示出逻辑电平1的输出设定信息S1~S3覆盖到配置寄存器CFG中（第一输出设定）。此外，输出控制部140在使按照该基本输出顺序的工作继续时，将示出逻辑电平0的输出设定信息S1覆盖到配置寄存器CFG中（第二输出设定）。再有，在该第二输出设定中，输出设定信息S2和S3为逻辑电平0和1的哪一个都可以（在图6中表示为“X”）。输出控制部140例如如图6所示那样按照每1个水平扫描期间（1H）交替地进行上述的第一输出设定和第二输出设定。

此外，输出控制部140如图6所示那样与输出定时信号STB同步，具有1个水平扫描期间（1H）的1/2的脉冲宽度，并且，生成具有2个水平扫描期间（2H）的周期的锁存选择信号SEL0和SEL1，并向第二数据锁存部132供给。再有，锁存选择信号SEL0和SEL1为在与输出定时信号STB的下降沿同步的定时从逻辑电平1（或0）转变为逻辑电平0（或1）的信号，相位相互反相。

第二数据锁存部132基于该锁存选择信号SEL0和SEL1如以下那样依次导入与第一~第五水平扫描线分别对应的像素数据信号组HD1~HD5，将每一个作为像素数据信号B₁~B_n向电平移位部133供给。

即，首先，第二数据锁存部132将像素数据信号组HD1（A₁~A_n）导入并保持在图4所示的锁存电路LCC₁~LCC_n各自的锁存器LTa中。接着，第二数据锁存部132将像素数据信号组HD2（A₁~A_n）导入并保持在锁存电路LCC₁~LCC_n各自的锁存器LTb中。再有，在此期间，第二数据锁存部132将保持在锁存器LTa中的像素数据信号组HD1作为像素数据信号B₁~B_n向电平移位部133供给。接着，第二数据锁存部132将像素数据信号组HD3（A₁~A_n）导入并保持在锁存电路LCC₁~LCC_n各自的锁存器LTa中。再有，在此期间，第二数据锁存部132将保持在锁存器LTb中的像素数据信号组HD2作为像素数据信号B₁~B_n向电平移位部133供给。接着，第二数据锁存部132将像素数据信号组HD4（A₁~A_n）导入并保持在锁存电路LCC₁~LCC_n各自的锁存器LTb中。再有，在此期间，第二数据锁存部132将保持在锁存器LTa中的像素数据信号组HD3作为像素数据信号B₁~B_n向电平移位部133供给。接着，第二数据锁存部132将像素数据信号组HD5（A₁~A_n）导入并保持在锁存电路LCC₁~LCC_n各自的锁存器LTa中。再有，在此期间，第二数据锁存部132将保持在锁存器LTb中的像素数据信号组HD4作为像素数据信号B₁~B_n向电平移位部133供给。

总之，第二数据锁存部132在将1个水平扫描线的量的像素数据信号组保持在锁存电路LCC₁~LCC_n各自的锁存器LTa和LTb之中的一个中的期间，将保持在锁存器LTa和LTb之中的另一个中的像素数据信号组作为像素数据信号B₁~B_n向电平移位部133供给。

进而，输出控制部140如图6所示那样在输出设定信息S1~S3全部表示逻辑电平1的情况下，在输出设定信息S1~S3的更新后的最初的输出定时信号STB的下降沿的定时，将仅使图5所示的开关SW1~SW3之中的SW1设定为接通状态的输出电压选择信号OSE向输出部135供给。由此，输出部135的输出电路OT₁~OT_n在例如图6的时间点t0将具有偏移电压VOF1的像素驱动电压G₁~G_n向显示设备20的数据线DT₁~DT_n施加（校正步骤CC1）。通过校正步骤CC1，在作为形成于像素单元200的每一个的驱动晶体管的晶体管Q2的阈值电压中产生的偏移的量被抵消（cancel），阈值电压被校正为期望值。

然后，输出控制部140在从输出设定信息S1~S3的更新稍后起第二个输出定时信号STB的下降沿的定时例如图6所示的时间点t1，将仅使图5所示的开关SW1~SW3之中的SW2设定为接通状态的输出电压选择信号OSE向输出部135供给。由此，输出部135的输出电路OT₁~OT_n在图6所示的时间点t1将具有偏移电压VOF2的像素驱动电压G₁~G_n向显示设备20的数据线DT₁~DT_n施加（校正步骤CC2）。通过校正步骤CC2，在作为形成于像素单元200的每一个的驱动晶体管的晶体管Q2的迁移率中产生的偏移的量被抵消，该迁移率被校正为期望的迁移率。

再有，在输出设定信息S1~S3之中的S1和S3被设定为逻辑电平1而S2被设定为逻辑电平0的情况下，输出控制部140在输出设定信息S1~S3的更新后的最初的输出定时信号STB的下降沿的定时将仅使开关SW2设定为接通状态的输出电压选择信号OSE向输出部135供给。因此，此时，具有偏移电压VOF2的像素驱动电压G₁~G_n在输出设定信息S1~S3的更新后的最初的输出定时信号STB的下降沿的定时被施加到显示设备20的数据线DT₁~DT_n。

可是，输出控制部140在校正步骤CC2的执行期间中，如图6所示那样变更输出设定信息S1~S3的内容，即，将输出设定信息S1从逻辑电平1变更为逻辑电平0。即，切换为使按照上述的基本输出顺序的工作继续的设定。因此，输出控制部140在从该逻辑电平1向逻辑电平0的输出设定信息S1的更新稍后的最初的输出定时信号STB的下降沿的定时例如图6的时间点t2将仅使图5所示的开关SW1~SW3之中的SW3设定为接通状态的输出电压选择信号OSE向输出部135供给。由此，在图6的时间点t2，具有基于像素数据信号组HD1的灰度电压V₁~V_n的像素驱动电压G₁~G_n被施加到显示设备20的数据线DT₁~DT_n（显示驱动步骤DC1）。通过显示驱动步骤DC1，遍及例如1个水平扫描期间的1/2的期间，具有与第一水平扫描线对应的灰度电压V₁~V_n的像素驱动电压G₁~G_n被施加到显示设备20。

然后，在这样的输出设定信息S1~S3的更新稍后的第二个输出定时信号STB的下降沿的定时例如图6的时间点t3，具有基于像素数据信号组HD2的灰度电压V₁~V_n的像素驱动电压G₁~G_n被施加到显示设备20的数据线DT₁~DT_n（显示驱动步骤DC2）。通过显示驱动步骤DC2，遍及例如1个水平扫描期间的1/2的期间，具有与第二水平扫描线对应的灰度电压V₁~V_n的像素驱动电压G₁~G_n被施加到显示设备20。

也就是说，在图6所示的时间点t1的稍后，将输出设定信息S1的内容切换为使按照基本输出顺序的工作继续的设定（逻辑电平0），由此，继续按照紧接着上述的校正步骤CC2依次实施显示驱动步骤DC1和DC2这样的基本输出顺序的输出工作。

再有，输出控制部140在这样的显示驱动步骤DC2的执行期间中，如图6所示那样变更输出设定信息S1~S3的内容，即，将输出设定信息S1~S3的内容全部变更为逻辑电平1。因此，输出控制部140在这样的输出设定信息S1~S3的更新稍后的最初的输出定时信号STB的下降沿的定时例如图6的时间点t4，接着，使按照基本输出顺序（CC1、CC2、DC1、DC2）的输出工作开始。即，首先，输出控制部140将具有偏移电压VOF1的像素驱动电压G₁~G_n向显示设备20的数据线DT₁~DT_n施加（校正步骤CC1）。通过校正步骤CC1，作为形成于像素单元200的每一个的驱动晶体管的晶体管Q2的阈值电压被校正。

然后，输出控制部140在从这样的输出设定信息S1~S3的更新稍后起第二个输出定时信号STB的下降沿的定时例如图6所示的时间点t5，将仅使图5所示的开关SW1~SW3之中的SW2设定为接通状态的输出电压选择信号OSE向输出部135供给。由此，输出部135的输出电路OT₁~OT_n如图6所示那样将具有偏移电压VOF2的像素驱动电压G₁~G_n向显示设备20的数据线DT₁~DT_n施加（校正步骤CC2）。通过校正步骤CC2，作为形成于像素单元200的每一个的驱动晶体管的晶体管Q2的迁移率被校正。再有，在输出设定信息S1~S3之中的S1和S3被设定为逻辑电平1而S2被设定为逻辑电平0的情况下，输出控制部140在输出设定信息S1~S3的更新后的最初的输出定时信号STB的下降沿的定时将仅使开关SW2设定为接通状态的输出电压选择信号OSE向输出部135供给。因此，此时，具有偏移电压VOF2的像素驱动电压G₁~G_n在输出设定信息S1~S3的更新后的最初的输出定时信号STB的下降沿的定时被施加到显示设备20的数据线DT₁~DT_n。

输出控制部140在校正步骤CC2的执行期间中，如图6所示那样变更输出设定信息S1~S3的内容，即将输出设定信息S1从逻辑电平1变更为逻辑电平0。即，切换为使按照上述的基本输出顺序的工作继续的设定。因此，输出控制部140在从该逻辑电平1向逻辑电平0的输出设定信息S1的更新稍后的最初的输出定时信号STB的下降沿的定时例如图6的时间点t6将仅使图5所示的开关SW1~SW3之中的SW3设定为接通状态的输出电压选择信号OSE向输出部135供给。由此，具有基于像素数据信号组HD3的灰度电压V₁~V_n的像素驱动电压G₁~G_n被施加到显示设备20的数据线DT₁~DT_n（显示驱动步骤DC1）。通过显示驱动步骤DC1，遍及1个水平扫描期间的1/2的期间，具有与第三水平扫描线对应的灰度电压V₁~V_n的像素驱动电压G₁~G_n被施加到显示设备20。

然后，在这样的输出设定信息S1~S3的更新稍后的第二个输出定时信号STB的下降沿的定时例如图6的时间点t7，具有基于像素数据信号组HD4的灰度电压V₁~V_n的像素驱动电压G₁~G_n被施加到显示设备20的数据线DT₁~DT_n（显示驱动步骤DC2）。通过显示驱动步骤DC2，遍及1个水平扫描期间的1/2的期间，具有与第四水平扫描线对应的灰度电压V₁~V_n的像素驱动电压G₁~G_n被施加到显示设备20。

也就是说，在图6所示的时间点t5的稍后，将输出设定信息S1的内容切换为使按照基本输出顺序的工作继续的设定（逻辑电平0），由此，继续按照紧接着上述的校正步骤CC2依次实施显示驱动步骤DC1和DC2这样的基本输出顺序的输出工作。

像这样，在图6所示的工作中，数据驱动器13按照每2个水平扫描期间（2H）在该2个水平扫描期间内仅依次向显示设备20施加一次用于对驱动晶体管的阈值电压和迁移率进行校正的偏移电压VOF1和VOF2（CC1、CC2）。进而，在该2个水平扫描期间内，数据驱动器13将基于视频信号的1个水平扫描线的量的灰度电压V₁~V_n向显示设备20施加（DC1），接着，将下一个1个水平扫描线的量的灰度电压V₁~V_n向显示设备20施加（DC2）。也就是说，在驱动晶体管的阈值电压和迁移率的校正处理（CC1、CC2）之后，连续执行显示1个水平扫描线的量的图像的驱动（DC1）以及显示下一个1个水平扫描线的量的图像的驱动（DC2）。

因此，按照每2个水平扫描期间（2H）仅实施一次形成于显示设备20的驱动晶体管（Q2）的阈值电压和迁移率的校正处理，因此，与按照每1个水平扫描期间执行这样的校正处理的情况相比，能够使上述的校正处理（CC1、CC2）和图像的显示驱动（DC1、DC2）所花费的期间变长。

因此，根据图3所示的数据驱动器13，即使显示设备20高分辨率化，也能够抑制驱动晶体管的特性偏差，得到高画质和高亮度的图像。

此外，在图3所示的数据驱动器13中，能够按照每1个水平扫描期间变更在配置寄存器CFG中存储的内容（S1~S3）。由此，能够按照每1个水平扫描线进行对该1个水平扫描线是否进行偏移电压VOF1的施加的设定以及是否进行偏移电压VOF2的施加的设定。进而，在该数据驱动器13中，能够利用输出定时信号STB从外部任意地设定偏移电压（VOF1、VOF2）和灰度电压（V₁~V_n）的输出定时。

因此，数据驱动器13能够与具有各种特性和分辨率的显示设备20对应。

再有，在图6所示的一个例子中，按照每2个水平扫描期间（2H）仅执行一次对驱动晶体管的阈值电压和迁移率进行校正的校正处理（CC1、CC2），但是，如图7所示那样，按照每3个水平扫描期间（3H）执行一次该校正步骤CC1和CC2也可。也就是说，如图7所示那样，按照每3个水平扫描期间进行按照依次执行校正步骤CC1、CC2、显示驱动步骤DC1、DC2和DC3这样的基本输出顺序的输出工作。再有，图7是示出与图6所示的一个例子同样地在将与第一~第五水平扫描线分别对应且每一个由像素数据信号A₁~A_n构成的像素数据信号组HD1~HD5按照每1个水平扫描期间（1H）依次从第一数据锁存部131输出时进行的控制工作的一个例子的时间图。

在图7所示的一个例子中，输出控制部140在按照每3个水平扫描期间（3H）使依次执行校正步骤CC1、CC2、显示驱动步骤DC1、DC2和DC3这样的基本输出顺序开始的情况下，将每一个示出逻辑电平1的输出设定信息S1~S3覆盖到配置寄存器CFG中（第一输出设定）。此外，输出控制部140在使按照该基本输出顺序的工作继续时，将示出逻辑电平0的输出设定信息S1覆盖到配置寄存器CFG中（第二输出设定）。再有，在该第二输出设定中，输出设定信息S2和S3为逻辑电平0和1的哪一个都可以（在图7中表示为“X”）。

此外，输出控制部140如图7所示那样与输出定时信号STB的下降沿的定时同步，按照每3个水平扫描期间（3H）生成在该3个水平扫描期间内向逻辑电平1、0、1、1、1、0转变的锁存选择信号SEL0和使锁存选择信号SEL0的相位反相后的锁存选择信号SEL1。输出控制部140将锁存选择信号SEL0和SEL1向第二数据锁存部132供给。此时，第二数据锁存部132利用该锁存选择信号SEL0和SEL1如以下那样依次导入与第一~第五水平扫描线分别对应的像素数据信号组HD1~HD5，将每一个作为像素数据信号B₁~B_n向电平移位部133供给。

即，首先，第二数据锁存部132将像素数据信号组HD1导入并保持在图4所示的锁存电路LCC₁~LCC_n各自的锁存器LTa中。接着，第二数据锁存部132将像素数据信号组HD2导入并保持在锁存电路LCC₁~LCC_n各自的锁存器LTb中。再有，在此期间，第二数据锁存部132将保持在锁存器LTa中的像素数据信号组HD1作为像素数据信号B₁~B_n向电平移位部133供给。接着，第二数据锁存部132将像素数据信号组HD3导入并保持在锁存电路LCC₁~LCC_n各自的锁存器LTa中。再有，在此期间，第二数据锁存部132将保持在锁存器LTb中的像素数据信号组HD2作为像素数据信号B₁~B_n向电平移位部133供给。接着，第二数据锁存部132将像素数据信号组HD4导入并保持在锁存电路LCC₁~LCC_n各自的锁存器LTb中。再有，在此期间，第二数据锁存部132将保持在锁存器LTa中的像素数据信号组HD3作为像素数据信号B₁~B_n向电平移位部133供给。接着，第二数据锁存部132将像素数据信号组HD5导入并保持在锁存电路LCC₁~LCC_n各自的锁存器LTa中。再有，在此期间，第二数据锁存部132将保持在锁存器LTb中的像素数据信号组HD4作为像素数据信号B₁~B_n向电平移位部133供给。

总之，第二数据锁存部132在将1个水平扫描线的量的像素数据信号组保持在锁存器LTa和LTb之中的一个中的期间，将保持在锁存器LTa和LTb之中的另一个中的像素数据信号组作为像素数据信号B₁~B_n向电平移位部133供给。

进而，输出控制部140如图7所示那样在输出设定信息S1~S3全部示出逻辑电平1的情况下，在输出设定信息S1~S3的更新后的最初的输出定时信号STB的下降沿的定时，将仅使图5所示的开关SW1~SW3之中的SW1设定为接通状态的输出电压选择信号OSE向输出部135供给。由此，输出部135的输出电路OT₁~OT_n在例如图7的时间点t0将具有偏移电压VOF1的像素驱动电压G₁~G_n向显示设备20的数据线DT₁~DT_n施加（校正步骤CC1）。通过校正步骤CC1，作为形成于像素单元200的每一个的驱动晶体管的晶体管Q2的阈值电压被校正。

然后，输出控制部140在从输出设定信息S1~S3的更新稍后起第二个输出定时信号STB的下降沿的定时例如图7所示的时间点t1，将仅使图5所示的开关SW1~SW3之中的SW2设定为接通状态的输出电压选择信号OSE向输出部135供给。由此，输出部135的输出电路OT₁~OT_n在图7所示的时间点t1将具有偏移电压VOF2的像素驱动电压G₁~G_n向显示设备20的数据线DT₁~DT_n施加（校正步骤CC2）。通过校正步骤CC2，作为形成于像素单元200的每一个的驱动晶体管的晶体管Q2的迁移率被校正。

输出控制部140在校正步骤CC2的执行期间中，如图7所示那样变更输出设定信息S1~S3的内容，即，将输出设定信息S1从逻辑电平1变更为逻辑电平0。即，切换为使按照上述的基本输出顺序的工作继续的设定。因此，输出控制部140在从该逻辑电平1向逻辑电平0的输出设定信息S1的更新稍后的最初的输出定时信号STB的下降沿的定时例如图7的时间点t2将仅使图5所示的开关SW1~SW3之中的SW3设定为接通状态的输出电压选择信号OSE向输出部135供给。由此，在图7的时间点t2，具有基于像素数据信号组HD1的灰度电压V₁~V_n的像素驱动电压G₁~G_n被施加到显示设备20的数据线DT₁~DT_n（显示驱动步骤DC1）。通过显示驱动步骤DC1，具有与第一水平扫描线对应的灰度电压V₁~V_n的像素驱动电压G₁~G_n被施加到显示设备20。

再有，在图7所示的一个例子中，输出控制部140遍及1个水平扫描期间使输出设定信息S1为逻辑电平0的状态，接着，使该状态遍及下一个1个水平扫描期间继续。因此，输出控制部140在开始继续输出设定信息S1的状态的时间点的稍后的最初的输出定时信号STB的下降沿的定时例如图7的时间点t3，使具有基于像素数据信号组HD2的灰度电压V₁~V_n的像素驱动电压G₁~G_n施加到显示设备20的数据线DT₁~DT_n（显示驱动步骤DC2）。通过显示驱动步骤DC2，具有与第二水平扫描线对应的灰度电压V₁~V_n的像素驱动电压G₁~G_n被施加到显示设备20。

然后，输出控制部140在从开始继续输出设定信息S1的状态的时间点的稍后起第二个输出定时信号STB的下降沿的定时例如图7所示的时间点T4，使具有基于像素数据信号组HD3的灰度电压V₁~V_n的像素驱动电压G₁~G_n施加到显示设备20的数据线DT₁~DT_n（显示驱动步骤DC3）。通过显示驱动步骤DC3，具有与第三水平扫描线对应的灰度电压V₁~V_n的像素驱动电压G₁~G_n被施加到显示设备20。

也就是说，在图7所示的时间点t4的稍后，将输出设定信息S1的内容切换为使按照基本输出顺序的工作继续的设定（逻辑电平0），由此，继续按照紧接着上述的校正步骤CC2依次实施显示驱动步骤DC1~DC3这样的基本输出顺序的输出工作。

像这样，在图7所示的实施例中，数据驱动器13按照每3个水平扫描期间（3H）在该3个水平扫描期间内仅依次向显示设备20施加一次用于对驱动晶体管的阈值电压和迁移率进行校正的偏移电压VOF1和VOF2（CC1、CC2）。此外，在该3个水平扫描期间内，数据驱动器13将基于视频信号的1个水平扫描线的量的灰度电压V₁~V_n向显示设备20施加（DC1），接着，将下一个1个水平扫描线的量的灰度电压V₁~V_n向显示设备20施加（DC2），进而，将其下一个1个水平扫描线的量的灰度电压V₁~V_n向显示设备20施加（DC3）。也就是说，在驱动晶体管的阈值电压和迁移率的校正处理（CC1、CC2）之后，连续执行显示1个水平扫描线的量的图像的驱动（DC1）以及显示下一个1个水平扫描线的量的图像的驱动（DC2）以及显示其下一个1个水平扫描线的量的图像的驱动（DC3）。

因此，按照每3个水平扫描期间（3H）仅实施一次形成于显示设备20的驱动晶体管（Q2）的阈值电压和迁移率的校正处理。因此，与按照每1个水平扫描期间或者如图6所示那样按照每2个水平扫描期间执行这样的校正处理的情况相比，能够使上述的校正处理（CC1、CC2）和图像的显示驱动（DC1、DC2、DC3）所花费的期间变长。

在此，在上述的实施例中，从数据驱动器13的外部供给输出定时信号STB，但是，在数据驱动器13内部生成该输出定时信号STB也可。此时，作为生成输出定时信号STB的内部电路（未图示），优选采用能够根据内部寄存器的设定生成具有任意的波形和频率的输出定时信号STB的电路。

此外，在上述实施例中，在2或3个水平扫描期间内，仅实施一次驱动晶体管的校正处理（CC1、CC2），但是，在4个水平扫描期间以上的期间内，仅实施一次驱动晶体管的校正处理也可。再有，在增加同时校正的水平扫描个数的情况下，向图4所示的锁存电路LCC₁~LCC_n内的锁存器LTa、LTb的写入、读出的选择切换定时变得严峻。因此，也可以采用使设置在锁存电路LCC₁~LCC_n各自内的锁存器的个数为3个以上而按照每1个水平扫描期间来切换保持像素数据信号组的锁存器的结构。

此外，在上述实施例中，将偏移电压（VOF1、VOF2）经由数据线施加到驱动晶体管Q2，由此，依次实施阈值电压和迁移率的校正处理，但是，仅实施任一个也可。此外，将对作为驱动晶体管的特性的阈值电压或迁移率以外的其他的特性进行校正的校正电压向数据线施加也可。

总之，数据驱动器13在根据视频信号驱动在多个水平扫描线（DS₁~DS_m、WS₁~WS_m）与多个数据线（DT₁~DT_n）的各交叉部形成有包含发光元件（LD）和向发光元件供给驱动电流的驱动晶体管（Q2）的像素单元（200）的显示设备（20）时，只要具备以下的数据锁存部、灰度电压变换部和输出部即可。

也就是说，数据锁存部（132）保持表示基于视频信号的各像素的亮度电平的像素数据片（A₁~A_n）。灰度电压变换部（134）生成与在数据锁存部中保持的像素数据片对应的灰度电压（V₁~V_n）。输出部（135）按照每N（N为2以上的整数）个水平扫描期间仅执行一次将对驱动晶体管的特性进行校正的校正电压（VOF1、VOF2）向多个数据线供给的处理（CC1、CC2）和将与N个水平扫描线的每一个对应的灰度电压按照每1个水平扫描线的量依次向多个数据线供给的处理（DC1、DC2、DC3）。

附图标记的说明

13 数据驱动器

20 显示设备

132 第二数据锁存部

135 输出部

140 输出控制部

CFG 配置寄存器

LD EL元件

Q2 晶体管。