1.一种移位寄存器单元，包括输入模块、复位模块、降噪模块和输出模块，
其中，所述输入模块被配置为根据来自第一输入端的第一输入信号和来自第二输入端的第二输入信号来控制第一节点的电压，根据来自第一电压端的第一电压信号和所述第一节点的电压来控制第二节点的电压；
所述复位模块被配置为根据来自复位信号端的复位信号和来自第二电压端的第二电压信号，对所述第一节点的电压和所述第二节点的电压复位；
所述降噪模块被配置为根据来自第一时钟信号端的第一时钟信号和所述第二电压信号来保持所述第一节点和所述第二节点的复位电压；
所述输出模块被配置为在所述第二节点的电压和所述第一时钟信号的控制下，将来自第二时钟信号端的第二时钟信号或者所述第二电压信号提供给所述输出模块的输出端；
其中，所述移位寄存器单元由开关元件组成。
2.根据权利要求1所述的移位寄存器单元，其中，所述输入模块包括：第一晶体管、第二晶体管和第三晶体管，
其中，所述第一晶体管的控制极和第一极耦接到所述第一输入端，所述第一晶体管的第二极耦接到所述第一节点；
所述第二晶体管的控制极和第一极耦接到所述第二输入端，所述第二晶体管的第二极耦接到所述第一节点；
所述第三晶体管的控制极耦接到所述第一节点，所述第三晶体管的第一极耦接到所述第一电压端，所述第三晶体管的第二极耦接到所述第二节点。
3.根据权利要求1所述的移位寄存器单元，其中，所述复位模块包括：第四晶体管和第五晶体管，
其中，所述第四晶体管的控制极耦接所述复位信号端，所述第四晶体管的第一极耦接所述第一节点，所述第四晶体管的第二极耦接所述第二电压端；
所述第五晶体管的控制极耦接所述复位信号端，所述第五晶体管的第一极耦接所述第二节点，所述第五晶体管的第二极耦接所述第二电压端。
4.根据权利要求1所述的移位寄存器单元，其中，所述降噪模块包括：第六晶体管、第七晶体管、第八晶体管和第九晶体管，
其中，所述第六晶体管的控制极和第一极耦接到所述第一时钟信号端，所述第六晶体管的第二极耦接到第三节点；
所述第七晶体管的控制极耦接到所述第一节点，所述第七晶体管的第一极耦接到所述第三节点，所述第七晶体管的第二极耦接到所述第二电压端；
所述第八晶体管的控制极耦接到所述第三节点，所述第八晶体管的第一极耦接到所述第一节点，所述第八晶体管的第二极耦接到所述第二电压端；
所述第九晶体管的控制极耦接到所述第三节点，所述第九晶体管的第一极耦接到所述第二节点，所述第九晶体管的第二极耦接到所述第二电压端。
5.根据权利要求4所述的移位寄存器单元，其中，所述第六晶体管的沟道宽长比与所述第七晶体管的沟道宽长比的比例小于1/4。
6.根据权利要求1所述的移位寄存器单元，其中，所述输出模块包括：第十晶体管和第十一晶体管，
其中，所述第十晶体管的控制极耦接到所述第二节点，所述第十晶体管的第一极耦接到所述第二时钟信号端，所述第十晶体管的第二极耦接到所述输出端；
所述第十一晶体管的控制极耦接到所述第一时钟信号端，所述第十一晶体管的第一极耦接到所述输出端，所述第十一晶体管的第二极耦接到所述第二电压端。
7.根据权利要求1至6中任一项所述的移位寄存器单元，其中，所有晶体管都为N型晶体管，所述第一电压端提供高电平信号，所述第二电压端提供低电平信号。
8.根据权利要求1至6中任一项所述的移位寄存器单元，其中，所有晶体管都为P型晶体管，所述第一电压端提供低电平信号，所述第二电压端提供高电平信号。
9.根据权利要求1至6中任一项所述的移位寄存器单元，其中，所述第一时钟信号和所述第二时钟信号具有相同的时钟周期和振幅但是相位相反，并且所述第一时钟信号与所述第二时钟信号的占空比均为1/2。
10.一种驱动如权利要求1-9任一项所述的移位寄存器单元的驱动方法，包括：
在第一时间段，根据来自第一输入端的第一输入信号来控制第一节点的电压为有效电压，控制第二节点电压为有效电压，并控制所述移位寄存器单元的输出端输出非有效电压；
在第二至n时间段，根据所述第一输入信号和来自第二输入端的第二输入信号来保持所述第一节点的电压为有效电压，保持第二节点电压为有效电压，并控制所述移位寄存器单元的输出端输出有效电压；
在第n+1至n+m-1时间段，根据所述第二输入信号来保持所述第一节点的电压为有效电压，保持所述第二节点电压为有效电压，并控制所述移位寄存器单元的输出端输出非有效电压；以及
在第n+m时间段，向复位信号端提供复位信号以使所述第一节点的电压和所述第二节点的电压为非有效电压，控制所述移位寄存器单元的输出端保持输出非有效电压；
其中，n-1等于所述第二时钟信号的时钟周期的一半，m为大于1且小于n的自然数。
11.一种移位寄存器，包括多个级联的如权利要求1至9中任一项所述的移位寄存器单元，
其中，第N级移位寄存器单元的第一输入端耦接上一级移位寄存器单元的输出端，第二输入端耦接下一级移位寄存器单元的输出端，输出端耦接下一级移位寄存器单元的第一输入端，复位信号端耦接第N+M-1级移位寄存器单元的输出端，
其中，第一级移位寄存器单元的第一输入端输入扫描启动信号；
各级移位寄存器单元输入的第一时钟信号和第二时钟信号具有相同的时钟周期和振幅但是相位相反，并且所述第一时钟信号与所述第二时钟信号的占空比均为1/2；
除了第一级移位寄存器单元之外的其它各级移位寄存器单元输入的第一时钟信号的相位比上一级移位寄存器单元输入的第一时钟信号的相位滞后1/K周期；
其中，K为大于4的偶数，M为大于K/2且小于K的自然数。
12.一种阵列基板，包括如权利要求11所述的移位寄存器。
13.一种显示装置，包括如权利要求12所述的阵列基板。