驱动装置及数据输出方法与流程

本发明涉及AMOLED显示面板技术领域，具体而言，涉及一种驱动装置及数据输出方法。

背景技术：

随着科学技术的不断发展和提高，有源矩阵有机发光二极体(AMOLED，Active-matrix organic light emitting diode)已经在手机的显示技术中得到了广泛的应用。

现有技术中，若在AMOLED显示面板内每个电容两端施加不同电压，该电容所对应的有机发光二极管(Organic Light-Emitting Diode，UIV OLED)显示便不同。因此，通过不断更改AMOLED显示面板内每个电容两端加载的电压值，便可实现AMOLED显示面板上显示画面的改变。但由于电容两端加载电压的不断改变为电容不断充放电的过程，其会不断产生瞬时峰值电流。而AMOLED显示面板内多个电容两端加载电压均改变，其产生的多个瞬时峰值电流所形成的总瞬时峰值电流能够在AMOLED显示面板的驱动芯片的电源上造成很大的瞬时压降。该瞬时压降会影响AMOLED显示面板输出显示所需电压的精准度，导致AMOLED显示面板出现人眼可识别的色差、输出电压不正确、甚至电路工作异常等不良状况，进而极大的降低了AMOLED显示面板的显示稳定性。

技术实现要素：

有鉴于此，本发明的目的在于提供一种驱动装置及数据输出方法，其能够有效改善上述缺陷。

本发明的实施例是这样实现的：

第一方面，本发明实施例提供了一种驱动装置，应用于AMOLED显示面板，所述驱动装置包括：逻辑控制模块、延迟模块和多组驱动模块。所述延迟模块的输入端与所述逻辑控制模块的输出端耦合，每组所述驱动模块的输入端均与所述延迟模块的输出端耦合，每组所述驱动模块均用于与外部电源耦合。所述逻辑控制模块，用于生成多组电压选择数据，并将每组所述电压选择数据均输出至所述延迟模块。所述延迟模块，用于将获取到的每组所述电压选择数据按不同的预设延迟时长分别延时输出至对应的所述驱动模块，以降低每组所述驱动模块根据对应的所述电压选择数据所产生的峰值信号叠加形成的总峰值信号。所述驱动模块，用于根据对应获取的所述电压选择数据调节存储的电能。

第二方面，本发明实施例提供了一种驱动装置，所述驱动装置包括：逻辑控制模块、延迟模块和多组驱动模块。所述延迟模块的输入端与所述逻辑控制模块的输出端耦合，所述驱动模块的输入端均分别与所述延迟模块的输出端和所述逻辑控制模块的输出端耦合，每组所述驱动模块均用于与外部电源耦合并接地，每组所述驱动装置均设有开关。所述逻辑控制模块，用于生成多组电压选择数据，并将每组所述电压选择数据均输出至所述驱动模块，还用于生成多组开关控制信号，并将每组所述开关控制信号均输出至所述延迟模块。所述延迟模块，用于将获取到每组所述开关控制信号按不同的预设延迟时长分别延时输出至对应的所述驱动模块，以降低每组所述驱动模块根据对应的所述电压选择数据所产生的峰值信号叠加形成的总峰值信号。所述驱动装置，用于根据对应获取的所述开关控制信号和对应获取的所述电压选择数据调节存储的电能。

第三方面，本发明实施例提供了一种数据输出方法，应用于所述驱动装置；所述驱动装置包括：逻辑控制模块、延迟模块和多组驱动模块。所述延迟模块的输入端与所述逻辑控制模块的输出端耦合，每组所述驱动模块的输入端均与所述延迟模块的输出端耦合，每组所述驱动模块均用于与外部电源耦合。所述方法包括：所述逻辑控制模块生成多组电压选择数据，并将每组所述电压选择数据均输出至所述延迟模块。所述延迟模块将获取到的每组所述电压选择数据按不同的预设延迟时长分别延时输出至对应的所述驱动模块，以降低每组所述驱动模块根据对应的所述电压选择数据所产生的峰值信号叠加形成的总峰值信号。所述驱动模块根据对应获取的所述电压选择数据调节存储的电能。

第四方面，本发明实施例提供了一种数据输出方法，应用于所述驱动装置；所述驱动装置包括：逻辑控制模块、延迟模块和多组驱动模块。所述延迟模块的输入端与所述逻辑控制模块的输出端耦合，所述驱动模块的输入端均分别与所述延迟模块的输出端和所述逻辑控制模块的输出端耦合，每组所述驱动模块均用于与外部电源耦合并接地，每组所述驱动装置均设有开关。所述方法包括：所述逻辑控制模块生成多组电压选择数据，并将每组所述电压选择数据均输出至所述驱动模块，还生成多组开关控制信号，并将每组所述开关控制信号均输出至所述延迟模块。所述延迟模块将获取到每组所述开关控制信号按不同的预设延迟时长分别延时输出至对应的所述驱动模块，以降低每组所述驱动模块根据对应的所述电压选择数据所产生的峰值信号叠加形成的总峰值信号。所述驱动装置根据对应获取的所述开关控制信号和对应获取的所述电压选择数据调节存储的电能。

本发明实施例的有益效果是：

延迟模块的输入端通过与逻辑控制模块的输出端的耦合，逻辑控制模块能够将生成对应驱动模块数量的多组电压选择数据均输出至所述延迟模块。每组驱动模块的输入端均通过与延迟模块的输出端耦合，延时模块能够将获取到的每组电压选择数据按不同的预设延迟时长分别延时输出至对应的驱动模块，以使每组驱动模块获取与自身匹配的电压选择数据的时刻与其余驱动模块均获取与自身匹配的电压选择数据的时刻均不同。每组驱动模块均再通过与外部电源耦合，每组驱动模块均能够根据在外部电源提供电能，将对应获取的电压选择数据放大以调节存储的电能。每组驱动模块电能调节时会产生瞬时的峰值信号，但由于每组驱动模块获取与自身匹配的电压选择数据的时刻与其余驱动模块获取与自身匹配的电压选择数据的时刻均不同，故每组驱动模块产生瞬时的峰值信号的时刻被互相错开。进而多个驱动模块产生瞬时的峰值信号叠加而成的总峰值信号被有效降低。因此，逻辑控制模块生成并输出多组电压选择数据，以及延迟模块将每组电压选择数据按不同的预设延迟时长分别延时输出至对应的驱动模块，极大的降低了总峰值信号，并有效提高了AMOLED显示面板的显示稳定性。

本发明的其他特征和优点将在随后的说明书阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明实施例而了解。本发明的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。通过附图所示，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。

图1示出了本发明第一实施例提供的一种驱动装置的第一结构框图；

图2示出了本发明第一实施例提供的一种驱动装置的第二结构框图；

图3示出了本发明第一实施例提供的一种驱动装置的第三结构框图；

图4示出了本发明第一实施例提供的一种驱动装置中灰阶驱动单元的结构框图；

图5示出了本发明第二实施例提供的一种驱动装置的结构框图；

图6示出了本发明第二实施例提供的一种驱动装置中灰阶驱动单元的结构框图；；

图7示出了现有技术中产生总峰值信号的仿真图；

图8示出了本发明实施例中产生总峰值信号的仿真图；

图9示出了本发明第一实施例提供的一种数据输出方法的流程图；

图10示出了本发明第二实施例提供的一种数据输出方法的流程图。

图标：100-驱动装置；110-逻辑控制模块；120-延迟模块；121-延迟单元；130-驱动模块；131-灰阶驱动单元；1311-电压选择子单元；1312-驱动增强子单元；1313-储能子单元。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。

因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。此外，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

在本发明的描述中，还需要说明的是，除非另有明确的规定和限定，术语“连接”、“耦合”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。

本发明的实施例提供了一种应用于AMOLED显示面板的驱动装置。驱动装置通过加载电压至AMOLED显示面板的有机发光二极管，AMOLED显示面板的该有该机发光二极管便能够对应的进行发光，其中，所加载的电压不同，该有机发光二极管的发光颜色或亮度则对应改变。因此，驱动装置通过不断更改加载到AMOLED显示面板内每个机发光二极管电压值，便可实现AMOLED显示面板上显示画面的改变。

第一实施例

请参阅图1，本发明的第一实施例提供了一种驱动装置100，该驱动装置100包括：逻辑控制模块110、延迟模块120和多组驱动模块130。

逻辑控制模块110用于根据预设程序或获取用户输入的控制指令而生成相应的多组电压选择数据。再将生成的多组电压选择数据均输出至延迟模块120。

延迟模块120用于将获取到的每组电压选择数据按不同的预设延迟时长分别延时输出至对应的驱动模块130，以降低每组驱动模块130根据对应的电压选择数据产生的峰值信号叠加形成的总峰值信号。其中，延迟模块120内部具有多个延迟电路，每个延迟电路的延迟时常均可以相同。延迟模块120通过其不同数量的延迟电路与每组驱动模块130耦合，则能够将每组电压选择数据通过数量不同的延迟电路延迟不同的时长，以将每组电压选择数据按不同的预设延迟时长分别延时输出至对应的耦合驱动模块130。

驱动模块130用于根据获取对应电压选择数据，并根据该电压选择数据输出对应的电压，以通过输出对应的电压而进行储存或释放电荷，进而实现对存储电能的调节。需要说明的是，驱动模块130为多组，其可以为大于等于2的任意整数，本实施例以四组驱动模块130为例进行说明，其实际应用时的数量可根据AMOLED显示面板的实际需要而定，在此不做具体限定。

请参阅图2，逻辑控制模块110可以为具有信号处理能力的一种集成电路芯片。上述的逻辑控制模块110可以是通用处理器，其可以包括中央处理器(Central Processing Unit，简称CPU)、网络处理器(Network Processor，简称NP)等；还可以是数字信号处理器(DSP)、专用集成电路(ASIC)、现成可编程门阵列(FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。可以实现或者执行本发明实施例中的公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。

逻辑控制模块110能够根据预设程序或获取用户输入的控制指令而生成相应的多组电压选择数据。其中，每组电压选择数据中均包含了多个电压数据，电压数据的数量可以由AMOLED显示面板的分辨率决定。具体的，逻辑控制模块110能够获取设备运行时，运行程序产生的运行指令，根据该运行指令，逻辑控制模块110能够按照自身的预设程序而生成与驱动模块130组数相同的多组电压选择数据。此外，逻辑控制模块110还能够获取用户使用设备时，用户操作设备所产生的操作指令，根据该操作指令，逻辑控制模块110也能够按照自身的预设程序而生成与驱动模块130组数相同的多组电压选择数据。逻辑控制模块110的输出端通过计算机数据总线(DATE-BUS)与延迟模块120的输入端耦合，逻辑控制模块110能够将生成的多组电压选择数据均通过DATE-BUS总线输出值延迟模块120。需要说明的是，本实施例中的驱动模块130为四组，则电压选择数据也为四组。

延迟模块120包括多个延迟单元121，每个延迟单元121均可以为RC延迟电路，即每个延迟单元121均可以为由电阻和电容构成的延迟电路。当电压选择数据经过延迟单元121时，由于电容的储能和释能所带来的延迟效果，电压选择数据经由该延迟单元121输出将被延迟。延迟单元121对电压选择数据的延迟时长可以由该延迟单元121中的电阻值和电容值决定。作为一种实施方式，为保证延迟单元121的延迟效果，但不影响AMOLED显示面板的显示效果，每个延迟单元121通过其RC延迟电路对电压选择数据预设延迟时长均为50纳秒-200纳秒。作为另一种实施方式，为使每组驱动模块130获取与自身对应的电压选择数据时的时间间隔相同，以保证AMOLED显示面板显示的稳定性，每个延迟单元121的预设延迟延迟时常均和其他延迟单元121相同。

本实施例中，每组所述驱动模块130的输入端通过DATE-BUS总线耦合至少一个延迟单元121与逻辑控制模块110的输出端耦合，而延迟单元121与延迟单元121、以及延迟单元121与逻辑控制模块110也通过DATE-BUS总线耦合。其中，每组驱动模块130通过和逻辑控制模块110之间耦合的延迟单元121的数量不同。故使得延迟模块120通过自身的多个延迟单元121，能够将每组电压选择数据按不同的预设延迟时长分别延时输出至对应的驱动模块130，以使每个驱动模块130获取与自身对应的电压选择数据的时刻与其余驱动模块130均不同。再者，与逻辑控制模块110耦合的延迟单元121的输入端为延迟模块120的输入端，与驱动模块130耦合的延迟单元121的输出端为延迟模块120的输出端。可以理解的，本实施例以四组驱动模块130为例，则本实施例中，延迟模块120中延迟单元121的数量可以为5个。具体的，四组驱动模块130中的一组所述驱动模块130的输入端直接与逻辑控制模块110的输出端耦合。而3个延迟单元121中，延迟单元121的输入端与相邻延迟单元121的输出端依次耦合形成串联，位于串联结构一端的延迟单元121的输入端则与逻辑控制模块110的输出端耦合，位于串联结构另一端的延迟单元121的输出端则与另外三组驱动模块130中一组驱动模块130的输入端耦合。剩余的另外2个延迟单元121中，一个延迟单元121的输入端与逻辑控制模块110的输出端耦合，该延迟单元121的输出端与另一个延迟单元121的输入端耦合，而另一个延迟单元121的输出端则与另外三组驱动模块130中另一组驱动模块130耦合。另外三组驱动模块130中的最后一组驱动模块130的输入端则与位于串联结构一端的延迟单元121的输出端耦合。通过上述耦合方式，以使四组驱动模块130与逻辑控制模块110之间所耦合的延迟单元121的数量分别为：0、1、2和3。故延迟模块120通过将四组电压选择数据中一组电压选择数据通过0个延迟单元121输出至对应的一组驱动模块130，另一组电压选择数据通过1个延迟单元121输出至对应的另一组驱动模块130、再一组电压选择数据通过2个延迟单元121输出至对应的再一组驱动模块130，最后一组电压选择数据通过3个延迟单元121输出至对应的最后一组驱动模块130，以使每组驱动模块130获取对应的电压选择数据的时刻则和其余驱动模块130均不同。当然，本实施例中，延迟单元121的数量及耦合方式仅作为本实施例中的一种实施方式，其它的数量及耦合方式，在此就不做过多详细说明，其需满足每组驱动模块130和逻辑控制模块110之间耦合的延迟单元121的数量不同即可。

请参阅图3，每组驱动模块130均包括多个灰阶驱动单元131，每组驱动模块130中灰阶驱动单元131数量也可以由AMOLED显示面板的分辨率决定。每组驱动模块130均用于与外部电源耦合，每组驱动模块130中的每个灰阶驱动单元131也均用于与外部电源耦合。与逻辑控制模块110耦合的驱动模块130中的所述灰阶驱动单元131的输入端均通过耦合DATE-BUS总线与逻辑控制模块110耦合，与延时单元耦合的每组驱动模块130中的每个灰阶驱动单元131的输入端均也通过耦合DATE-BUS总线与对应的延迟单元121耦合。每组驱动模块130获取对应的电压选择数据时，每组驱动模块130中的每个灰阶驱动单元131排列的先后顺序与该电压选择数据中每个电压数据排列的先后顺序相同，则每组驱动模块130中的每个灰阶驱动单元131均能够获取到该电压选择数据中与自身对应的电压数据。每个灰阶驱动单元131根据该电压数据选择输出对应的电压，以通过输出对应的电压而进行储存或释放电荷，进而灰阶驱动单元131均实现对存储电能的调节。

请参阅图3和图4，每个灰阶驱动单元131均包括：多个电压选择子单元1311、多个驱动增强子单元1312和多个储能子单元1313。

电压选择子单元1311、驱动增强子单元1312和储能子单元1313的数量相同，且电压选择子单元1311、驱动增强子单元1312和储能子单元1313的数量可以由AMOLED显示面板的分辨率决定。具体的，每个灰阶驱动单元131中，每个电压选择子单元1311的输入端均为灰阶驱动单元131的输入端，每个电压选择子单元1311的输出端均与每个驱动增强子单元1312的输入端耦合，每个驱动增强子单元1312均用于与外部电源耦合并接地，每个驱动增强子单元1312的输出端均与每个储能子单元1313耦合。

本实施例中，每个电压数据均包括了多个电压数值，其中该电压数值的数量以及排列的先后顺序与每个灰阶驱动单元131中的电压选择子单元1311的数量以及排列的先后顺序相同。故灰阶驱动单元131中的每个电压选择子单元1311均能够获取每组所述电压选择数据中与自身匹配的电压数值。作为一种方式，电压选择子单元1311中具有多个端口，其端口的数量可以为1024个。电压选择子单元1311在获取到对应的电压数值后，电压选择子单元1311根据该电压则能选择多个端口中对应该电压数值的其中一个端口，故该电压选择子单元1311能够通过导通的端口输出与电压数值匹配的输出电压。

驱动增强子单元1312用于将获取的输出电压进行放大。具体的，驱动增强子单元1312可以为具有信号放大作用的集成电路芯片。驱动增强子单元1312通过耦合6V-7.2V的外部电源，以及接地形成闭合回路。驱动增强子单元1312在获取到输出电压后，通过外部电源的激励作用，则能够将该输出电压放大。此外，驱动增强子单元1312再通过与储能子单元1313的耦合，驱动增强子单元1312则能够将放大后的输出电压输出至储能子单元1313。

储能子单元1313用于根据获取输出电压的电压值调节存储的电能。具体的，每个储能子单元1313均包括：输出电阻R1和像素电容C1。输出电阻R1的一端与驱动增强子单元1312的输出端耦合，输出电阻R1的另一端与像素电容C1的一端耦合，像素电容C1的另一端接地。输出电压通过输出电阻R1的分压后，分压后的输出电压能够加载在像素电容C1的两端。像素电容C1根据该输出电压的电压值则能够进行储存电荷的储存和释放电荷的释能。像素电容C1通过储存或释放电荷则能够实现对存储的电能的调节。可以理解的，通过像素电容C1的储存或释放电荷，加载在像素电容C1两端的像素电压也相应的改变，进而加载到AMOLED显示面板上该机发光二极管的像素电压值也改变，故AMOLED显示面板的显示则对于改变。

像素电压由驱动增强子单元1312传送至像素电容C1的通路可等效为电阻电容串联电路模型，像素电容C1两端所加载的像素电压变化与时间满足负指数函数关系，即像素电容C1两端所加载的像素电压的变化导致驱动增强子单元1312在外部电源和地电位之间上流过大电流的时间发生在像素电容C1两端像素电压变化后很短的时间内，该大电流即为驱动增强子单元1312峰值电流。该大电流随着时间的增加，先呈很大斜率的线性增长至峰值，再呈负指数减小。由于每组驱动模块130中每个灰阶驱动单元131获取自身匹配的电压数据的时刻与该组驱动模块130中其余灰阶驱动单元131相同，故每组驱动模块130中每个驱动增强子单元1312由于像素电容C1两端像素电压改变而产生的驱动增强子单元1312峰值电流的时刻也与该组驱动模块130中其余驱动增强子单元1312相同。多个驱动增强子单元1312峰值电流在该时刻通过每个驱动增强子单元1312共外部电源的叠加便形成了峰值信号，即为峰值电流。该峰值电流也为随着时间的增加，先呈很大斜率的线性增长至峰值，再呈负指数减小。但每组驱动模块130获取与自身匹配的电压选择数据的时刻与其余的每组驱动模块130均由于延迟而均不同，故每组驱动模块130能够在自身的峰值信号处于呈负指数减小时，下一组驱动模块130才开始产生峰值信号。因而每组驱动模块130产生峰值信号的时刻被有效的错开，进而四组驱动模块130产生的峰值信号叠加形成的总峰值信号有效的被减小，AMOLED显示面板的显示稳定性也被有效提高。

第二实施例

请参阅图5和图6，本发明的第二实施例提供了一种驱动装置100，该驱动装置100也包括：逻辑控制模块110、延迟模块120和多组驱动模块130。相较于第一实施例，其区别在于每个驱动模块130的输出端均与逻辑控制模块110耦合，且每组驱动装置100均设有开关S。

逻辑控制模块110也能够根据预设程序或获取用户输入的控制指令生成四组电压选择数据，并将每组电压选择数据均输出至对应的驱动模块130。此外，逻辑控制模块110还能够根据预设程序或获取用户输入的控制指令生成四组开关控制信号，并将每组开关控制信号均输出至延迟模块120。

延迟模块120中也包括多个延迟单元121，其耦合方式与第一实施例相同。故延迟模块120通过将四组开关控制信号中一组开关控制信号通过0个延迟单元121输出至对应的一组驱动模块130，另一组开关控制信号通过1个延迟单元121输出至对应的另一组驱动模块130、再一组开关控制信号通过2个延迟单元121输出至对应的再一组驱动模块130，最后一组开关控制信号通过3个延迟单元121输出至对应的最后一组驱动模块130，以使每组驱动模块130获取对应的开关控制信号的时刻则和其余驱动模块130均不同。

每组驱动模块130的每个灰阶驱动单元131中，其每个驱动增强子单元1312和每个储能子单元1313之间均设有开关S，且该开关S在初始状态下为断开状态。每组驱动模块130通过均与逻辑控制模块110耦合，则每组驱动模块130均能够在同一时刻获取到逻辑控制模块110发送与自身对应的电压选择数据。可以理解的，所有的电压选择子单元1311均能够在同一时刻完成根据对于的电压选择数据输出对应的输出电压，所有的驱动增强子单元1312也在同一时刻将对应的输出电压放大并输出至开关S。但由于开关S的初始状态下为断开状态，进而此时像素电容C1两端的像素电压并不会改变。

当每组驱动模块130获取到与自身的对于的开关控制信号时，每组驱动模块130根据该开关控制信号能够将开关S由断开改变为闭合状态。进而，每个像素电容C1两端所加载的像素电压的变化导致对应的驱动增强子单元1312在外部电源和地电位之间上流过大电流，该大电流也随着时间的增加，先呈很大斜率的线性增长至峰值，再呈负指数减小。由于每组驱动模块130中每个灰阶驱动单元131获取自身匹配的开关控制信号的时刻与该组驱动模块130中其余灰阶驱动单元131相同，故每组驱动模块130中每个驱动增强子单元1312由于像素电容C1两端像素电压改变而产生的驱动增强子单元1312峰值电流的时刻也与该组驱动模块130中其余驱动增强子单元1312相同。多个驱动增强子单元1312峰值电流在该时刻通过每个驱动增强子单元1312共外部电源的叠加便也形成了峰值信号。该峰值电流也为随着时间的增加，先呈很大斜率的线性增长至峰值，再呈负指数减小。但每组驱动模块130获取与自身匹配的开关控制信号的时刻与其余的每组驱动模块130均由于延迟而均不同，即每组驱动模块130的开关闭合的时刻与其余的每组驱动模块130均由于延迟而均不同。故每组驱动模块130能够在自身的峰值信号处于呈负指数减小时，下一组驱动模块130才开始产生峰值信号。因而每组驱动模块130产生峰值信号的时刻被有效的错开，进而四组驱动模块130产生的峰值信号叠加形成的总峰值信号有效的被减小，AMOLED显示面板的显示稳定性也被有效提高。

请参阅图7和图8，图中横轴T为时间、纵轴I为峰值信号所对应的电流值。图7为现有技术产生总峰值信号的仿真图，AM-OLED显示面板显示静态画面，总峰值电流很小。当AM-OLED显示面板显示的画面在t1时刻改变，由于没有延迟效果，此时会叠加产生较大的总峰值信号。在FHD分辨率(1920*1080个像素点)的情况下，总峰值电流在A1处为上升至最大值的I1，I1可以大至180mA。根据AM-OLED显示屏的分辨率越来越高这一发展趋势。以WQHD分辨率(2560*1440个像素点)，WQHD分辨率的AM-OLED显示面板上像素输出通道数量比FHD增加33％,因此，总峰值电流I1可以大至240mA。图8为本发明第一实施例和第二实施例的仿真图。当AM-OLED显示面板显示的画面在t1时刻改变时，第一个峰值信号在t1时刻产生，第一个峰值信号在a1处升至最大值i1后开始下降。第一个峰值信号在经过波峰i1开始降低的t2时，产生第二个峰值信号。第二个峰值信号在a2处升至最大值i2后开始下降。第二个峰值信号在经过波峰i2开始降低的t3时，产生第三个峰值信号。第三个峰值信号在a3处升至最大值i3后开始下降。第三个峰值信号在经过波峰i3开始降低的t4时，产生第四个峰值信号，而第四个峰值信号的在a4处上升至峰值的I2即为四个峰值信号叠加形成的总峰值信号I2。相较于现有技术，在FHD分辨率(1920*1080个像素点)的情况下，总峰值电流I2可以低至70mA。而在WQHD分辨率(2560*1440个像素点)的情况下，总峰值电流I2则可以低至100mA。

请参阅图9，本发明实施例还提供了一种数据输出方法，应用于本发明第一实施例的驱动装置。该数据输出方法包括：步骤S110、步骤S120和步骤S130。

步骤S110：所述逻辑控制模块生成多组电压选择数据，并将每组所述电压选择数据均输出至所述延迟模块。

步骤S120：所述延迟模块将获取到的每组所述电压选择数据按不同的预设延迟时长分别延时输出至对应的所述驱动模块，以降低每组所述驱动模块根据对应的所述电压选择数据所产生的峰值信号叠加形成的总峰值信号。

步骤S130：所述驱动模块根据对应获取的所述电压选择数据调节存储的电能。

请参阅图10，本发明实施例还提供了一种数据输出方法，应用于本发明第二实施例的驱动装置。该数据输出方法包括：步骤S210、步骤S220和步骤S230。

步骤S210：所述逻辑控制模块生成多组电压选择数据，并将每组所述电压选择数据均输出至所述驱动模块，还用于生成多组开关控制信号，并将每组所述开关控制信号均输出至所述延迟模块。

步骤S220：所述延迟模块将获取到每组所述开关控制信号按不同的预设延迟时长分别延时输出至对应的所述驱动模块，以降低每组所述驱动模块根据对应的所述电压选择数据所产生的峰值信号叠加形成的总峰值信号。

步骤S230：所述驱动装置根据对应获取的所述开关控制信号和对应获取的所述电压选择数据调节存储的电能。

所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的方法的具体工作过程，可以参考前述装置中的对应过程，在此不再赘述。

综上所述，本发明实施例提供一种驱动装置及数据输出方法，该驱动装置应用于AMOLED显示面板。驱动装置包括：逻辑控制模块、延迟模块和多组驱动模块。延迟模块的输入端与逻辑控制模块的输出端耦合，每组驱动模块的输入端均与延迟模块的输出端耦合，每组驱动模块均用于与外部电源耦合。

延迟模块的输入端通过与逻辑控制模块的输出端的耦合，逻辑控制模块能够将生成对应驱动模块数量的多组电压选择数据均输出至所述延迟模块。每组驱动模块的输入端均通过与延迟模块的输出端耦合，延时模块能够将获取到的每组电压选择数据按不同的预设延迟时长分别延时输出至对应的驱动模块，以使每组驱动模块获取与自身匹配的电压选择数据的时刻与其余驱动模块均获取与自身匹配的电压选择数据的时刻均不同。每组驱动模块均再通过与外部电源耦合，每组驱动模块均能够根据在外部电源提供电能，将对应获取的电压选择数据放大以调节存储的电能。每组驱动模块电能调节时会产生瞬时的峰值信号，但由于每组驱动模块获取与自身匹配的电压选择数据的时刻与其余驱动模块获取与自身匹配的电压选择数据的时刻均不同，故每组驱动模块产生瞬时的峰值信号的时刻被互相错开。进而多个驱动模块产生瞬时的峰值信号叠加而成的总峰值信号被有效降低。因此，逻辑控制模块生成并输出多组电压选择数据，以及延迟模块将每组电压选择数据按不同的预设延迟时长分别延时输出至对应的驱动模块，极大的降低了总峰值信号，并有效提高了AMOLED显示面板的显示稳定性。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。