一种薄膜晶体管液晶显示器的测试装置的制作方法

本发明涉及一种薄膜晶体管液晶显示器的测试装置，尤其涉及一种基于单片机和转换器的薄膜晶体管液晶显示器的测试装置。

背景技术：

薄膜晶体管液晶显示器（tft-lcd）的测试，需要用到高低电平变换的交流信号，频率需要达到60hz以上，最高电压需要达到±30v左右。目前常用的薄膜晶体管液晶显示器（tft-lcd）的测试装置只能输出最大5v的输出电压，且无法满足特定工作频率的要求，故重新设计开发出新的薄膜晶体管液晶显示器（tft-lcd）的测试装置来满足现有的需要。

技术实现要素：

本发明的目的在于：针对现有技术的缺陷，提出了一种薄膜晶体管液晶显示器的测试装置，能够有效的满足现有的需要。

本发明所采用的技术方案是：一种薄膜晶体管液晶显示器的测试装置，包括主控芯片、2个12位的dac芯片、电源电路、高压电路和2个运算放大器线路，所述的电源电路分别连通主控芯片和高压电路，高压电路分别与2个运算放大器相连，通过高压电路产生运算放大器所需要的高压，通过电源电路产生主控芯片所需的电源，通过主控芯片输出片选信号使能需要工作的dac芯片，并通过主控芯片的spi接口配置dac的输出电压，通过主控芯片的定时器中断功能，配置dac输出电压的频率和占空比，通过运算放大器将dac的输出电压进行放大10倍-20倍，输出给tft-lcd，实现lcd的红、绿、蓝画面显示。

在本发明中：所述的主控芯片采用p89v51rd2、震荡频率为22.1184mhz的芯片，使用spi接口进行控制。

在本发明中：所述的电源电路使用rt8272，输入电压范围为4.75v-24v，通过feedback端电阻分压，产生一个+5v的稳定电压；最大的输出电流可以达到3a，满足最小2a电流的输出负载。

在本发明中：所述的高压电路通过lt1615和lt1617产生+-33v和-5v的电压，供lcd驱动使用。

在本发明中：所述的dac芯片包括dac1和dac2，dac1控制data电压，dac2控制gate及com电压；其中dac的vrefl和vrefh最大输入电压为+2.5v和-2.5v；故先通过ref3112，产生+1.25v的电压，再通过njm4562，产生一个最大值为+2.5v和一个最小-2.5v的电压，供dac的vrefh和vrefl使用。

采用上述技术方案后，本发明的有益效果为：本发明系统简单、设计合理，能够满足不同规格电压的输出要求，各路电压可以正负振幅转换，且各路电压讯号不可互相干扰，整机电流负载最小要求2a，测试装置留有外部程序下载接口，可以实现在系统可编程功能。

附图说明

图1为本发明的系统原理图；

图2为本发明中主控芯片周边线路图；

图3为本发明中的电源电路图；

图4为本发明中的高压电路图；

图5为本发明中的又一高压电路图；

图6为本发明中的dac芯片线路图；

图7为本发明中的又一dac芯片线路图；

图8为本发明中运算放大器线路图。

具体实施方式

下面将结合附图对本发明作进一步的说明。

由图1所示，一种薄膜晶体管液晶显示器的测试装置，包括主控芯片、2个12位的dac芯片、电源电路、高压电路和2个运算放大器线路，所述的电源电路分别连通主控芯片和高压电路，高压电路分别与2个运算放大器相连，通过高压电路产生运算放大器所需要的高压，通过电源电路产生主控芯片所需的电源，通过主控芯片输出片选信号使能需要工作的dac芯片，并通过主控芯片的spi接口配置dac的输出电压，通过主控芯片的定时器中断功能，配置dac输出电压的频率和占空比，通过运算放大器将dac的输出电压进行放大10倍-20倍，输出给tft-lcd，实现lcd的红、绿、蓝画面显示。

如图2所示，所述的主控芯片采用p89v51rd2、震荡频率为22.1184mhz的芯片，使用spi接口进行控制。

如图3所示，所述的电源电路使用rt8272，输入电压范围为4.75v-24v，通过feedback端电阻分压，产生一个+5v的稳定电压；最大的输出电流可以达到3a，满足最小2a电流的输出负载。

如图4-5所示，所述的高压电路通过lt1615和lt1617产生+-33v和-5v的电压，供lcd驱动使用。

如图6所示，dac的vrefl和vrefh最大输入电压为+2.5v和-2.5v；故先通过ref3112，产生+1.25v的电压，再通过njm4562，产生一个最大值为+2.5v和一个最小-2.5v的电压，供dac的vrefh和vrefl使用。-vref=-vr1/r7*1.25+vref=vr2/r8*1.25，通过电阻调整，使+vrefl=+2.048v,-vrefl=-2.048v。12-bit的dac共有4096阶，这样dac每一阶电压的变化量为0.001v，即1mv。

如图7所示，所述的dac芯片包括dac1和dac2，dac1控制data电压，dac2控制gate及com电压；由于r_sel设置为高电平，故dac的12bit寄存器上电复位后，初始值为800h。由地址选择器a1a0选择dac的四个通道，故dacregister的16位数据为：0800h—选择va通道、4800h—选择vb通道、

8800h—选择vc通道、c800h—选择vd通道。

如图8所示，因为+vrefl和-vrefl分别设定在+2.048v和-2.048v，故dac的输出最大值和最小值为+2.048v和-2.048v，因此驱动lcd需要对dac的输出电压进行放大。以vgg电压为例，vg=(vr15//r51)/r22*gate。其中vgg通过op将电压放大20倍，其余电压通过op放大10倍。

具体实施时，dac的vrefh和vrefl分别调到+2.048v和-2.048v，dac输出的峰峰值为4.096v，针对12bit的dac，总共是2¹²=4096阶，故1阶电压调整为1mv。当dac的r_sel设置为高电平时，dac上电复位后，register值为800h，输出电压为vrefh和vrefl的中心值，即0v。故若要输出一定的电压，只要在800h上对应加减相应的电压值即可（mv）。如让vcom输出4v，就可以在dac2的va通道，其中写入命令如下：

movdptr,#0800h+0400;vcomdac2a

callspi_wr2

其中数值说明如下：

movdptr,#0800h+0400

va通道dac初值

在dac初值基础上增加400阶，即400mv

增加的400mv电压，再通过运算放大器将电压放大10倍，op会输出一个4v的电压。

测机晶振采用22.1184mhz，每个机器周期为45.2ns。在程序中将mod置1，故每个指令的运行时间为6个机器周期，及45.2*6=271.2ns。

故定时器定时时间可以依照以下计算：

movth0,#(65536-1000000/273)/256

movtl0,#(65536-1000000/273).mod.256

这是定时1000000ns，即1ms。通过对256取整得到th0的高8位，对256取余得到th0的低8位。

同理，如果要定时1.6ms，程序计算如下：

movth0,#(65536-1600000/273)/256

movtl0,#(65536-1600000/273).mod.256

程序通过定时器中断来控制每个电压的周期，并配合旗标flag.0来判断中断程序结束。

以上对本发明的具体实施方式进行了描述，但本发明并不限于以上描述。对于本领域的技术人员而言，任何对本技术方案的同等修改和替代都是在本发明的范围之中。因此，在不脱离本发明的精神和范围下所作的均等变换和修改，都应涵盖在本发明的范围内。