像素电路、存储电路、显示面板以及驱动方法与流程

本公开的实施例涉及一种像素电路、存储电路、显示面板以及驱动方法。

背景技术：

目前主流显示器均倾向于向高画质方向发展，而另一个发展方向则是低功耗化。例如，在可穿戴设备中，为了降低功耗，可以采用不使用背光的超低功耗的反射型lcd(liquidcrystaldisplay)模块。另外，为了进一步降低功耗，还可以利用嵌入像素的内存来保存图像信息的mip(memoryinpixel，像素内存储器)技术，这样用户就可以长时间的使用可穿戴设备，而不必担心电量的问题。

技术实现要素：

本公开至少一实施例提供一种像素电路，包括数据写入电路、信号存储电路和显示驱动电路。所述数据写入电路配置为根据扫描信号将数据信号写入所述信号存储电路，所述信号存储电路存储所述数据信号且根据所述数据信号控制所述显示驱动电路进行驱动显示。所述信号存储电路包括第一开关元件、第二开关元件、第三开关元件、第一节点和第二节点。所述第一开关元件的第一极和控制极都电连接到所述第一节点，所述第一开关元件的第二极配置为电连接到第一电压端；所述第二开关元件的第一极和控制极都配置为电连接到所述第一电压端，所述第二开关元件的第二极电连接到所述第二节点；所述第三开关元件的控制极电连接到所述第一节点，第三开关元件的第一极电连接到所述第二节点，所述第三开关元件的第二极电连接到第二电压端。

例如，在本公开一实施例提供的像素电路中，所述第一电压端为高压端，所述第二电压端为低压端。

例如，在本公开一实施例提供的像素电路中，所述第一开关元件、第二开关元件和第三开关元件为薄膜晶体管。

例如，在本公开一实施例提供的像素电路中，所述第一开关元件、第二开关元件和第三开关元件为n型晶体管。

例如，在本公开一实施例提供的像素电路中，所述数据写入电路包括第四开关元件，所述第四开关元件的控制极电连接到栅线以接收所述扫描信号，所述第四开关元件的第一极电连接到数据线以接收所述数据信号，所述第四开关元件的第二极电连接到所述第一节点。

例如，在本公开一实施例提供的像素电路中，所述显示驱动电路包括第五开关元件、第六开关元件和第三节点。所述第五开关元件和所述第三节点以及第一显示信号线连接，所述第六开关元件和所述第三节点和第二显示信号线连接。所述第五开关元件配置为在所述第一节点的电平的控制下，将所述第一显示信号线输入的信号施加至所述第三节点，所述第六开关元件配置为在所述第二节点的电平的控制下，将所述第二显示信号线输入的信号施加至所述第三节点；或者，所述第五开关元件配置为在所述第一显示信号线输入的信号的控制下，将所述第一节点的电平施加至所述第三节点，所述第六开关元件配置为在所述第二显示信号线输入的信号的控制下，将所述第二节点的电平施加至所述第三节点。

例如，在本公开一实施例提供的像素电路中，所述第五开关元件的控制极电连接到所述第一节点而所述第五开关元件的第一极电连接到所述第一显示信号线，所述第五开关元件的第二极电连接到所述第三节点。或者，所述第五开关元件的控制极电连接到所述第一显示信号线而所述第五开关元件的第一极电连接到所述第一节点，所述第五开关元件的第二极电连接到所述第三节点。

例如，在本公开一实施例提供的像素电路中，所述第六开关元件的控制极电连接到所述第二节点而所述第六开关元件的第一极电连接到所述第二显示信号线，所述第六开关元件的第二极电连接到所述第三节点。或者，所述第六开关元件的控制极电连接到所述第二显示信号线而所述第六开关元件的第一极电连接到所述第二节点，所述第六开关元件的第二极电连接到所述第三节点。

例如，在本公开一实施例提供的像素电路中，所述第五开关元件和第六开关元件为薄膜晶体管。

例如，在本公开一实施例提供的像素电路中，所述第五开关元件和第六开关元件为n型晶体管。

例如，在本公开一实施例提供的像素电路中，所述第一显示信号线配置为电连接到所述第一电压端和所述第二电压端之一，而所述第二显示信号线配置为电连接到所述第一电压端和所述第二电压端中另一个。

本公开至少一实施例还提供一种存储电路，包括第一开关元件、第二开关元件、第三开关元件、第一节点和第二节点。所述第一开关元件的第一极和控制极都电连接到所述第一节点，所述第一开关元件的第二极配置为电连接到第一电压端；所述第二开关元件的第一极和控制极都配置为电连接到所述第一电压端，所述第二开关元件的第二极电连接到所述第二节点；所述第三开关元件的控制极电连接到所述第一节点，第三开关元件的第一极电连接到所述第二节点，所述第三开关元件的第二极电连接到第二电压端。

本公开至少一实施例还提供一种显示面板，包括多个像素单元，每个所述像素单元包括本公开的实施例提供的像素电路。

本公开至少一实施例还提供一种像素电路的驱动方法，包括：通过所述第一显示信号线向所述第三节点施加信号，使所述像素电路显示黑态或白态；通过所述第二显示信号线向所述第三节点施加信号，使所述像素电路显示黑态或白态。

例如，在本公开一实施例提供的像素电路的驱动方法中，通过所述第一显示信号线和所述第二显示信号线施加的信号包括直流信号和交流方波信号。

附图说明

为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。

图1为一种像素电路的示意图；

图2为本公开一实施例提供的一种像素电路的示意框图；

图3为本公开一实施例中的一个示例提供的一种像素电路示意图；

图4为本公开一实施例中提供的像素电路工作时的信号时序图1；

图5为本公开一实施例中提供的像素电路工作时的信号时序图2；

图6为本公开一实施例中的另一个示例提供的一种像素电路示意图；以及

图7为本公开一实施例提供的显示面板的示意图。

具体实施方式

为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。

除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。

图1示出了一种像素电路，该像素电路例如可以用于驱动采用了mip(memoryinpixel，像素内存储器)技术的反射型液晶显示面板中的像素单元进行显示。如图1所示，该像素电路包括数据写入电路110、信号存储电路120和显示驱动电路130。

如图1所示，更详细地，该数据写入电路110可以包括第一开关元件m1，其控制极和扫描信号线gate连接以接收扫描信号，第一极和数据信号线data连接以接收数据信号，第二极和第一节点n1连接。

该信号存储电路120可以包括：第二开关元件m2，其控制极和第二节点n2连接，第一极和第一电压端vdd(例如输入直流高电平)连接，第二极和第一节点n1连接；第三开关元件m3，其控制极和第一节点n1连接，第一极和第一电压端vdd连接，第二极和第二节点n2连接；第四开关元件，其控制极和第二节点n2连接，第一极和第一节点n1连接，第二极和第二电压端vss(例如输入直流低电平)连接；以及第五开关元件，其控制极和第一节点n1连接，第一极和第二节点n2连接，第二极和第二电压端vss连接。

该显示驱动电路130可以包括：第六开关元件m6，其控制极和第二节点n2连接，第一极和第一显示信号线frp连接，第二极和第三节点n3连接；第七开关元件m7，其控制极和第一节点n1连接，第一极和第三节点n3连接，第二极和第二显示信号线xfrp连接。

例如，第三节点n3可以和显示单元lc的一端电连接，公共电极端vcom可以和显示单元lc的另一端电连接，该显示单元lc可以在第三节点n3和公共电极端vcom输入的信号的共同作用下显示黑态或白态。例如，该显示单元lc的两极可以分别由像素电极和公共电极构成。

例如，图1中所示的各个开关元件可以采用薄膜晶体管，薄膜晶体管的栅极可以作为开关元件的控制极。如图所示，第二开关元件m2和第三开关元件m3为p型晶体管，其余开关元件为n型晶体管。

例如可以将第二显示信号线xfrp连接到一高电平端或第一电压端vdd，使其保持输入直流高电平信号；例如可以将第一显示信号线frp连接到一低电平端或第二电压端vss，使其保持输入直流低电平信号；又例如可以将公共电极端vcom连接到一低电平端或第二电压端vss，使其保持输入直流低电平信号。下面根据数据线data输入的数据信号的电平高低，分两种情况对图1中所示的像素电路的工作原理进行描述。

(1)当栅线gate输入扫描开启信号时，第一开关元件m1导通。此时如果数据线data输入的数据信号为高电平信号，由于第一开关元件m1导通，使得第一节点n1的电位为高电平；由于第一节点n1的电位为高电平，使得第三开关元件m3截止，第五开关元件m5导通；第五开关元件m5的导通使第二节点n2和第二电压端vss电连接，从而使得第二节点n2的电位被下拉至低电平；由于第二节点n2为低电平，使得第二开关元件m2导通，第四开关元件m4和第六开关元件m6截止；第二开关元件m2的导通使得第一电压端vdd输入的高电平信号可以对第一节点n1保持充电，从而使其电位保持在高电平。

同时，由于第一节点n1的电位为高电平，第七开关元件m7导通，使得第二显示信号线xfrp输入的高电平信号施加至第三节点n3。又由于公共电极端vcom输入低电平信号，所以此时施加在显示单元lc两端的信号为彼此相反的高电平信号和低电平信号，该相反的高电平信号和低电平信号的电压差可以使得采用该像素电路驱动的像素单元显示白态。

(2)当栅线gate输入扫描开启信号时，第一开关元件m1导通。此时如果数据线data输入的数据信号为低电平信号，由于第一开关元件m1导通，使得第一节点n1的电位为低电平；由于第一节点n1的电位为低电平，使得第三开关元件m3导通，第五开关元件m5和第七开关元件m7截止；第三开关元件m3的导通使第二节点n2和第一电压端vdd电连接，从而使得第二节点n2的电位被充电至高电平；由于第二节点n2为高电平，使得第二开关元件m2截止，第四开关元件m4和第六开关元件m6导通；第四开关元件m4的导通使得第一节点n1和第二电压端vss连接，从而使其电位保持在低电平。

同时，由于第六开关元件m6导通，使得第一显示信号线frp输入的低电平信号施加至第三节点n3。又由于公共电极端vcom也输入低电平信号，所以此时施加在显示单元lc两端的信号均为低电平信号，使得采用该像素电路驱动的像素单元显示黑态。

上述像素电路在工作时，如果第四开关元件m4和第五开关元件m5存在漏电流，则会影响第一节点n1和第二节点n2的电位的保持效果，从而影响使用该像素电路的显示面板的显示效果。

本公开至少一实施例提供一种像素电路，包括数据写入电路、信号存储电路、显示驱动电路。该数据写入电路配置为根据扫描信号将数据信号写入信号存储电路，信号存储电路存储数据信号且根据数据信号控制显示驱动电路进行显示。信号存储电路包括第一开关元件、第二开关元件、第三开关元件、第一节点和第二节点。第一开关元件的第一极和控制极都电连接到第一节点，第一开关元件的第二极配置为电连接到第一电压端。第二开关元件的第一极和控制极都配置为电连接到第一电压端，第一开关元件的第二极电连接到第二节点。第三开关元件的控制极电连接到第一节点，第三开关元件的第一极电连接到第二节点，第三开关元件的第二极电连接到第二电压端。

本公开至少一实施例还提供对应于上述像素电路的存储电路、显示面板和驱动方法。

本公开的实施例提供的像素电路、存储电路、显示面板以及驱动方法，可以减少所使用的开关元件的个数，减少电路占用面积，同时还可以提高信号的保持能力。

下面结合附图对本公开的实施例及其示例进行详细说明。

本公开实施例的一个示例提供一种像素电路100，如图2所示，该像素电路100包括数据写入电路110、信号存储电路120和显示驱动电路130。

该数据写入电路110配置为根据扫描信号将数据信号写入信号存储电路120。例如，该数据写入电路110可以配置为和栅线gate以及数据线data连接，以在栅线gate输入的扫描信号的控制下将数据线data输入的数据信号写入信号存储电路120。

该信号存储电路120配置为存储数据信号，且根据该数据信号控制显示驱动电路130进行驱动显示。例如，该显示驱动电路可以配置为和第一显示信号线frp、第二显示信号线xfrp连接，以对显示单元lc的一端进行驱动，例如lc的另一端可以和公共电极端vcom连接。

在将上述像素电路100用于驱动显示面板中的像素单元显示时，例如在第一帧时序，数据写入电路110将数据信号写入信号存储电路120中之后，该数据信号可以存储在信号存储电路120中。在以后显示的帧时序中，当不需要更新显示的画面时，可以继续使用该存储的数据信号，而不需要再逐帧地通过例如逐行扫描的方式将数据信号经由数据线data以及数据写入电路110写入各像素单元，从而可以实现降低功耗的效果。

例如，如图3所示，在一个示例中，信号存储电路120可以实现为包括第一开关元件m1、第二开关元件m2、第三开关元件m3、第一节点n1和第二节点n2。

第一开关元件m1的第一极和控制极都电连接到第一节点n1，第一开关元件m1的第二极配置为电连接到第一电压端vdd。由于第一开关元件m1的控制极和第一节点n1电连接，所以第一开关元件m1可以在第一节点n1的电平的控制下导通或截止。

例如第一电压端vdd为高压端，例如配置为输入直流高电平信号，以下各实施例与此相同，不再赘述。

第二开关元件m2的第一极和控制极都配置为电连接到第一电压端vdd，第二开关元件m2的第二极电连接到第二节点n2。由于第二开关元件m2的控制极和第一电压端vdd电连接，所以第二开关元件m2保持导通。

第三开关元件m3的控制极电连接到第一节点n1，从而可以使第三开关元件m3在第一节点n1的电平的控制下导通或截止；第三开关元件m3的第一极电连接到第二节点n2，第三开关元件m3的第二极电连接到第二电压端vss，第二电压端vss不同于第一电压端vdd。

例如第二电压端vss为低压端，例如配置为输入直流低电平信号，以下各实施例与此相同，不再赘述。

又例如，如图3所示，在一个示例中，数据写入电路110可以实现为第四开关元件m4。第四开关元件m4的控制极电连接到栅线gate以接收扫描信号，从而可以使第四开关元件m4在扫描信号的控制下导通或截止。第四开关元件m4的第一极电连接到数据线data以接收数据信号，第四开关元件m4的第二极电连接到第一节点n1。第四开关元件m4可以在扫描信号控制其导通的情形下，将接收到的数据信号写入第一节点n1，也就是写入信号存储电路120。

又例如，如图3所示，在一个示例中，显示驱动电路130可以实现为包括第五开关元件m5、第六开关元件m6和第三节点n3。

例如，当该像素电路用在显示面板中时，第三节点n3可以和显示单元lc的一端电连接，公共电极端vcom可以和显示单元lc的另一端电连接，该显示单元lc可以在第三节点n3和公共电极端vcom输入的信号的共同作用下显示黑态或白态。例如，该显示单元lc的两极可以分别由像素电极和公共电极构成。例如，公共电极可以通过公共电极线电连接到公共电极端vcom。

第五开关元件m5和第三节点n3以及第一显示信号线frp连接，且第五开关元件m5配置为在第一节点n1的电平的控制下，将第一显示信号线frp输入的信号施加至第三节点n3。例如，第五开关元件m5可以配置为在第一节点n1的电平的控制下实现导通，从而将第一显示信号线frp上输入的信号施加至第三节点n3。

第六开关元件m6和第三节点n3和第二显示信号线xfrp连接，且第六开关元件m6配置为在第二节点n2的电平的控制下，将第二显示信号线xfrp输入的信号施加至第三节点n3。例如，第六开关元件m6可以配置为在第二节点n2的电平的控制下实现导通，从而将第二显示信号线xfrp上输入的信号施加至第三节点n3。

例如，对于常黑模式的显示面板，施加至第三节点n3的信号可以和公共电极端vcom输入的信号相互配合，使得施加在显示单元lc两端的电压差为高电平，从而使得采用该像素电路驱动的像素单元显示白态；或者施加至第三节点n3的信号可以和公共电极端vcom输入的信号相互配合，使得施加在显示单元lc两端的电压差为低电平(例如零电平)，从而使得采用该像素电路驱动的像素单元显示黑态。

另外，需要说明的是，对于常白模式的显示面板，显示单元lc两端电压差为低电平时显示白态，为高电平时显示黑态。

例如，如图3所示，更详细的，第五开关元件m5的控制极电连接到第一节点n1，从而可以使第五开关元件m5在第一节点n1的电平的控制下导通或截止；第五开关元件m5的第一极电连接到第一显示信号线frp，第五开关元件m5的第二极电连接到第三节点n3。

第六开关元件m6的控制极电连接到第二节点n2，从而可以使第六开关元件m6在第二节点n2的电平的控制下导通或截止；第六开关元件m6的第一极电连接到第二显示信号线xfrp，第六开关元件m6的第二极电连接到第三节点n3。

本公开的实施例中提供的像素电路中的各个开关元件均可以采用薄膜晶体管，在这种情形下，薄膜晶体管的栅极即作为开关元件的控制极。需要说明的是，本公开的实施例对开关元件采用的类型不作限定，例如开关元件还可以采用场效应管或其他特性相同的开关器件。

更进一步地，开关元件均可以采用n型薄膜晶体管，此时，第一极可以是漏极，第二极可以是源极。需要说明的是，本公开的实施例包括但不限于此。例如，本公开的实施例提供的像素电路中的一个或多个开关元件也可以采用p型薄膜晶体管，此时，第一极可以是源极，第二极可以是漏极，只需将选定类型的晶体管的各极的极性按照本公开的实施例中的相应晶体管的各极的极性相应连接即可。

图4和图5为图3所示的像素电路工作时的信号时序图。其中，图4表示像素单元显示从白态转变为黑态时的信号时序图，图5表示像素单元显示从黑态转变为白态时的信号时序图。

需要说明的是，图4和图5中所示的vp表示第三节点n3相对于公共电极端vcom的电压差，也就是施加在显示单元lc两端的电压差。例如，对于常黑模式，当vp的幅值为低电平时，相应的像素单元显示黑态；当vp的幅值为高电平时，相应的像素单元显示白态。另外，这里vp的高低电平指的是vp的幅值即绝对值，例如，vp的幅值为高电平时，也包括vp为负值的情形。以下各实施例与此相同，不再赘述。

下面结合图4和图5所示的信号时序图，根据数据线data输入的数据信号的电平高低，分两种情况对图3所示的像素电路100的工作原理进行说明。

(1)白态到黑态

如图3和图4所示，栅线gate输入扫描开启信号时(如图4中a阶段所示)，第四开关元件m4导通。此时如果数据线data输入的数据信号为高电平信号，由于第四开关元件m4导通，使得第一节点n1的电位为高电平。由于第一节点n1的电位为高电平，第一开关元件m1导通，第一节点n1和第一电压端vdd导通，从而使得第一节点n1可以保持在高电平。

由于第一节点n1的电位为高电平，第三开关元件m3导通，从而使得第二节点n2和第二电压端vss连接。同时，由于第二开关元件m2的控制极与第一电压端vdd连接，所以第二开关元件m2保持导通。例如，在第二开关元件m2和第三开关元件m3均采用n型薄膜晶体管的情形下，在设计上，可以将第二开关元件m2和第三开关元件m3配置为(例如对二者的尺寸比、阈值电压等配置)在第二开关元件m2和第三开关元件m3均导通时，第二节点n2的电位被下拉到一个较低的电平，该低电平不会使第六开关元件m6导通。

同时，由于第一节点n1的电位为高电平，第五开关元件m5导通，使得第一显示信号线frp输入的信号施加至第三节点n3。例如，如图4所示，第一显示信号线frp和公共电极端vcom可以配置为输入相同的交流方波信号(同时为高电平或低电平)，这样可以使得vp为零(低电平)，此时采用该像素电路驱动的像素单元显示黑态。

栅线gate输入低电平的扫描关闭信号或数据线data不更新数据信号时，第一节点n1可以继续保持高电平，第二节点n2可以继续保持低电平，从而可以使采用该像素电路驱动的像素单元保持黑态显示。

(2)黑态到白态

如图3和图5所示，栅线gate输入扫描开启信号时(如图5中a阶段所示)，第四开关元件m4导通。此时如果数据线data输入的数据信号为低电平信号，由于第四开关元件m4导通，使得第一节点n1的电位为低电平。由于第一节点n1的电位为低电平，第三开关元件m3截止，同时又由于第二开关元件m2保持导通，所以第二节点n2的电位为高电平。

由于第一节点n1的电位为低电平，第五开关元件m5截止，同时由于第二节点n2的电位为高电平，所以第六开关元件m6导通，从而使得第二显示信号线xfrp输入的信号施加至第三节点n3。例如，如图5所示，第二显示信号线xfrp和公共电极端vcom可以配置为输入相反的交流方波信号(其中一个信号为高电平时，另一个为低电平)，这样可以使得vp的幅值为高电平，此时采用该像素电路驱动的像素单元显示白态。

栅线gate输入低电平的扫描关闭信号或数据线data不输入数据信号时，第一节点n1可以继续保持低电平，第二节点n2可以继续保持高电平，从而可以使采用该像素电路驱动的像素单元保持白态显示。

需要说明的是，对于图4和图5中所采用的交流方波驱动方式，本公开的实施例包括但不限于此。例如，在另一个实施例中，可以将公共电极端vcom和第一显示信号线frp配置为电连接到一直流低电平端(例如第二电压端vss)，此时将第二显示信号线xfrp配置为电连接到一直流高电平端(例如第一电压端vdd)。或者，将公共电极端vcom和第一显示信号线frp配置为电连接到一直流高电平端(例如第一电压端vdd)，此时将第二显示信号线xfrp配置为电连接到一直流低电平端(例如第二电压端vss)。

另外，在上述描述中，在数据线data输入的数据信号为高电平时，对应像素单元显示黑态；在数据线data输入的数据信号为低电平时，对应像素单元显示白态。本公开的实施例包括但不限于此，例如还可以采用相反的方式，在数据线data输入的数据信号为高电平时，对应像素单元显示白态，而在数据线data输入的数据信号为低电平时，对应像素单元显示黑态；此时只需要将第一显示信号线frp与公共电极端vcom配置为输入相反的信号，而将第二显示信号线xfrp与公共电极端vcom配置为输入相同的信号即可。

需要说明的是，在本公开的实施例中所描述的彼此相反的信号是指：信号之一为高电平信号时，另一个信号为低电平信号，然而并不要求二者的幅度值相同。以下各实施例与此相同，不再赘述。

另外，本公开的实施例的示例是在不加电压时光被液晶层遮断而显示黑态的液晶显示模式的情形下进行描述的，例如va(verticalalignment，垂直取向)模式、ips(in-planeswitching，面内开关)模式和ffs(fringefieldswitching，边缘处开关)模式等。但需要说明的是，本公开的实施例包括但不限于此，例如还可以将像素电路用在不加电压时光透过液晶层而显示白态的液晶显示模式中，例如tn(twistednematic，扭曲向列相)显示模式。此时只需要将第一显示信号线frp、第二显示信号线xfrp以及公共电极端vcom输入的信号按照本实施例中的描述相应配置即可。

本公开的实施例中提供的像素电路100，采用了六个开关元件，减少了使用的开关元件的数量，从而可以减少该像素电路100在像素单元中占用的面积。同时降低了漏电风险，使得第一节点n1和第二节点n2的电位保持效果更好。

本实施例的另一个示例还提供一种像素电路100，如图6所示，该像素电路100与图3中所示的像素电路的不同之处在于第五开关元件m5和第六开关元件m6的配置方式。

第五开关元件m5配置为在第一显示信号线frp输入的信号的电平的控制下，将第一节点n1的电平施加至第三节点n3。例如，第五开关元件m5可以配置为在第一显示信号线frp输入的信号的电平的控制下实现导通，从而将第一节点n1的电平施加至第三节点n3。

第六开关元件m6配置为在第二显示信号线xfrp输入的信号的电平的控制下，将第二节点n2的电平施加至第三节点n3。例如，第六开关元件m6可以配置为在第二显示信号线xfrp输入的信号的电平的控制下实现导通，从而将第二节点n2的电平施加至第三节点n3。

详细地，如图6所示，第五开关元件m5的控制极电连接到第一显示信号线frp，第五开关元件m5的第一极电连接到第一节点n1，第五开关元件m5的第二极电连接到第三节点n3。第六开关元件m6的控制极电连接到第二显示信号线xfrp，第六开关元件m6的第一极电连接到第二节点n2，第六开关元件m6的第二极电连接到第三节点n3。

下面结合图4和图5所示的信号时序图，根据数据线data输入的数据信号的电平高低，分两种情况对图6所示的像素电路100的工作原理进行说明。

(1)白态到黑态

如图4和图6所示，栅线gate输入扫描开启信号时(如图4中a阶段所示)，第四开关元件m4导通。此时如果数据线data输入的数据信号为高电平信号，则第一节点n1的电位为高电平，同时第二节点n2的电位为低电平。关于第一节点n1和第二节点n2的电位的描述可以参考关于图3中所示的像素电路的工作原理中的相应描述，这里不再赘述。

如图4所示，在b阶段，由于第一显示信号线frp输入低电平信号而第二显示信号线xfrp输入高电平信号，使得第五开关元件m5截止而第六开关元件m6导通，从而第二节点n2的低电平施加至第三节点n3。同时，公共电极端vcom也输入低电平，所以在b阶段vp的幅值为零(低电平)，从而使得采用该像素电路驱动的像素单元显示黑态。

在c阶段，由于第一显示信号线frp输入高电平信号而第二显示信号线xfrp输入低电平信号，使得第五开关元件m5导通而第六开关元件m6截止，从而第一节点n1的高电平施加至第三节点n3。同时，公共电极端vcom也输入高电平，所以在c阶段vp的幅值仍然为零(低电平)，从而使得采用该像素电路驱动的像素单元继续保持显示黑态。

在此后的阶段中数据线data可以不输入数据信号，第一节点n1仍然可以保持高电平而第二节点n2仍然可以保持低电平，从而可以保持显示黑态。

(2)黑态到白态

如图5和图6所示，栅线gate输入扫描开启信号时(如图5中a阶段所示)，第四开关元件m4导通。此时如果数据线data输入的数据信号为低电平信号，则第一节点n1的电位为低电平，同时第二节点n2的电位为高电平。关于第一节点n1和第二节点n2电位的描述可以参考关于图3中所示的像素电路的工作原理中的相应描述，这里不再赘述。

如图5所示，在b阶段，由于第一显示信号线frp输入低电平信号而第二显示信号线xfrp输入高电平信号，使得第五开关元件m5截止而第六开关元件m6导通，从而第二节点n2的高电平施加至第三节点n3。同时，公共电极端vcom输入低电平，所以在b阶段vp的幅值为高电平，从而使得采用该像素电路驱动的像素单元显示白态。

在c阶段，由于第一显示信号线frp输入高电平信号而第二显示信号线xfrp输入低电平信号，使得第五开关元件m5导通而第六开关元件m6截止，从而第一节点n1的低电平施加至第三节点n3。同时，公共电极端vcom输入高电平，所以在c阶段vp的幅值仍然为高电平(此时vp的绝对值依然是高电平)，从而使得采用该像素电路驱动的像素单元继续保持显示白态。

在此后的阶段中数据线data不更新数据信号时，第一节点n1仍然可以保持低电平而第二节点n2仍然可以保持高电平，从而可以保持显示白态。

需要说明的是，关于本示例中提供的像素电路的其他部分以及技术效果可以参考上述示例中的相应描述，这里不再赘述。

例如，可以将本实施例中提供的像素电路100用在低功耗反射型lcd中，此时，构成显示单元lc的像素电极可以为反射电极，或者像素电极为透明电极且另外设置反射层。例如，低功耗反射型lcd可以用于可穿戴设备中，该可穿戴设备例如可以为眼镜、头盔等。

需要说明的是，本公开的实施例提供的像素电路100中的信号存储电路120可以单独使用在其他电路中以用作存储电路，例如可以实现存储数据信号的功能。

本公开的至少一实施例还提供一种显示面板10，例如，该显示面板10可以是液晶显示面板。

例如，如图7所示，在显示面板10上例如包括呈阵列排布的多个像素单元400，每个像素单元400可以包括本公开的实施例中提供的像素电路100。

例如，在显示面板10为液晶显示面板的情形下，每个像素单元400还可以包括公共电极，公共电极可以设置在显示面板10的阵列基板或对置基板上。例如，在ips或ffs显示模式中，可以将公共电极和像素电极均设置在阵列基板上。例如，在tn或va显示模式中，将像素电极设置在阵列基板上，而公共电极设置在对置基板上。

需要说明的是，本公开的实施例提供的显示面板10的技术效果可以参考像素电路中的相应描述，这里不再赘述。

另外，需要说明的是，本公开的实施例提供的显示面板10还可以是oled(organiclight-emittingdiode)显示面板等，本公开对显示面板的类型不作限定。

本公开的至少一实施例还提供一种驱动方法，可以用于驱动本公开的实施例中提供的像素电路100以及采用该像素电路100的显示面板10。例如，该驱动方法包括如下操作。

通过第一显示信号线frp向第三节点n3施加信号，使像素电路100显示黑态或白态。通过第二显示信号线xfrp向第三节点n3施加信号，使像素电路100显示黑态或白态。

例如，具体地，可以通过第一显示信号线frp和公共电极端vcom向显示单元lc两端施加彼此相同的信号，使像素电路100显示黑态；通过第二显示信号线xfrp和公共电极端vcom向显示单元lc两端施加彼此相反的信号，使像素电路显示白态。

或者，可以通过第一显示信号线frp和公共电极端vcom向显示单元lc两端施加彼此相反的信号，使像素电路100显示白态；通过第二显示信号线xfrp和公共电极端vcom向显示单元lc两端施加彼此相同的信号，使像素电路显示黑态。

彼此相反的信号表示其中一个信号为高电平信号时，另一个信号为低电平信号。

例如，通过第一显示信号线frp、第二显示信号线xfrp和公共电极端vcom施加的信号包括直流信号和交流方波信号。

需要说明的是，关于本公开的实施例中提供的驱动方法的详细描述可以参考本公开实施例中对于像素电路100的工作原理的描述，这里不再赘述。

以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，本公开的保护范围应以所述权利要求的保护范围为准。