本发明关于一种移位寄存器，并且特别地，关于一种具有高稳定性的脉冲宽度可调式移位寄存器。
背景技术：
于显示器技术中，移位寄存器(shiftregister)被广泛使用作为栅极驱动器(gatedriver)，并整合于面板驱动系统内，一般将此结构称作goa(gatedriveronarray)，其对于发展窄边框规格的显示器具有极大的帮助。因使用简单的移位寄存器电路重复单元，通过电路的功能，完成典型面板驱动系统的扫描线需求，以取代典型的一对一的扫描线方式，大幅减少制图(layout)面积，实现窄边框规格需求。此外，为配合面板的工艺制作，通常会单独以n型或p型的薄膜晶体管(tft)去实现其电路架构。扫描线建立在以一个线时间(line-time，简单记为l-t)为单位的固定脉冲宽度(pulsewidth)，并依一个线时间单位在时间轴上位移依序传递下去，一个面板完整传递完成的时间定义为帧周期(frame-time)，为一个线时间和扫描方向的解析度(resolution)相乘。主动式矩阵(active-matrix)显示器因通过像素区的像素电路(pixelcircuit)进行操作而发光显示，而需要除了一般扫描线之外更复杂的控制信号。因此，栅极驱动器的实现功能必须更为弹性，且须维持简单的电路架构，以不致造成制图面积的负担。
然而，现有用于面板goa驱动的移位寄存器，因其电路架构需简单的限制，所以没有很完整的移位寄存器功能，如：对于使用p型晶体管的架构而言，无法在连续的两个脉冲(clock)周期给低电位vgl信号。
而一般较为现有的移位寄存器架构如图1所示，其为一10t3c的架构，虽有着可调式脉冲宽度的功能，但因其弹性调整有需偶数倍线时间的限制，无法做有效最低单个线时间的调整弹性，也无法做除了发光开关以外的功能。并且，基于发展窄边框规格的要求，希望所使用的移位寄存器内的元件能尽可能得减少，若电容耦合(coupling)的数量能降低，将可使直接偏压控制开关使系统更稳定，也将降低可靠性测试后的失效风险。另外，若能减少所使用的元件数量，也可缩小元件操作偏压范围的压差，以减少设计负担及降低可靠性测试后的失效风险。
由此可见，上述现有技术仍有诸多缺点，实非一可取的设计，而亟待加以改良。有鉴于此，本发明将提出一种高稳定性的脉冲宽度可调式移位寄存器以同时满足减少元件使用数量以具高稳定性的特性及具备可调式脉冲宽度的功能。
技术实现要素：
本发明的一范畴在于提供一种高稳定性的脉冲宽度可调式移位寄存器。
根据本发明的一具体实施例，本发明高稳定性的脉冲宽度可调式移位寄存器包含有一第一信号处理器、一第二信号处理器及一第三信号处理器。第一信号处理器接收一第一电压并回应一第一子控制信号及一第二子控制信号而产生一第一信号及一第二信号。第二信号处理器接收第一电压，并回应一第三子控制信号、第一信号及第二信号而产生一第三信号及一第四信号。第三信号处理器接收第一电压及具有与第一电压的位准不同的一第二电压并回应第三信号及第四信号而产生一输出信号。
根据本发明的一具体实施例，第二子控制信号为一第一脉冲信号，第一脉冲信号具有小于或等于一线时间(linetime)的脉冲宽度(pulsewidth)，以及第一脉冲信号的循环周期为两个线时间。
根据本发明的一具体实施例，第三子控制信号为与第一脉冲信号位移线时间的一第二脉冲信号。
根据本发明的一具体实施例，第一子控制信号的脉冲宽度为2m-1个线时间，以及m为正整数。
根据本发明的一具体实施例，输出信号相较于第一子控制信号位移线时间。
根据本发明的一具体实施例，第一信号处理器包含：
一第一晶体管，具有施加有所述第一电压的一第一源极端与施加有所述第一子控制信号的一第一栅极端；
一第六晶体管，具有施加有所述第一子控制信号的一第六源极端及施加有所述第二子控制信号的一第六栅极端；以及
一电容，具有施加有所述第二子控制信号的一第一电极及连接与所述第一晶体管的一第一漏极端电连接的一第一节点的一第二电极；
其中，所述第一信号自所述第一节点输出，以及所述第二信号至所述第六晶体管的一第六漏极端输出。
根据本发明的一具体实施例，第二信号处理器包含：
一第二晶体管，具有施加有所述第一电压的一第二源极端；
一第三晶体管，具有施加有所述第二电压的一第三源极端、连接所述第一节点的一第三栅极端及连接所述第二晶体管的一第二漏极端的一第三漏极端；
一第四晶体管，具有施加有所述第一电压的一第四源极端，连接所述第二漏极端与所述第三漏极端间的一第二节点的一第四栅极端；以及
一第七晶体管，具有施加有所述第三子控制信号的一第七源极端、连接所述第六漏极端的一第七栅极端及连接所述第四晶体管的一第四漏极端的一第七漏极端；
其中，所述第四漏极端与所述第七漏极端间具有一第四节点，连接于所述第二晶体管的一第二栅极端，所述第三信号自所述第二节点输出，以及所述第四信号自所述第四节点输出。
根据本发明的一具体实施例，第三信号处理器包含：
一第五晶体管，具有施加有所述第一电压的一第五源极端，连接所述第二节点的一第五栅极端；
一第八晶体管，具有施加有所述第二电压的一第八源极端，连接所述第四节点的一第八栅极端；以及
一输出端，连接于所述第八晶体管的一第八漏极端及所述第五晶体管的一第五漏极端，用以产生所述输出信号；
其中，所述第一信号处理器、所述第二信号处理器及所述第三信号处理器的所述多个晶体管为同极性晶体管。
根据本发明的一具体实施例，当多个高稳定性的脉冲宽度可调式移位寄存器串接成移位寄存器组时，第n级高稳定性的脉冲宽度可调式移位寄存器的所述输出信号为第n+1级高稳定性的脉冲宽度可调式移位寄存器的所述第一子控制信号，以及n为正整数。
再者，本发明高稳定性的脉冲宽度可调式移位寄存器可用于面板系统驱动栅极驱动阵列(gatedriveronarray,goa)。
相较于现有技术，本发明高稳定性的脉冲宽度可调式移位寄存器利用第一信号处理器、第二信号处理器及第三信号处理器以实现可调式脉冲宽度的移位寄存器功能，并且因减少元件数量组成，使得数据偏移量得以降低，亦使得稳定性提高并有利于显示器的窄框化及高解析度的发展。
关于本发明的优点与精神可以通过以下的发明详述以及附图说明书附图得到进一步的了解。
附图说明
图1为绘示现有技术的移位寄存器的示意图。
图2为绘示本发明高稳定性的脉冲宽度可调式移位寄存器的一具体实施例的示意图。
图3为绘示本发明高稳定性的脉冲宽度可调式移位寄存器的一具体实施例的操作时序图。
图4为绘示本发明高稳定性的脉冲宽度可调式移位寄存器的一具体实施例的第一时刻状态示意图。
图5为绘示本发明高稳定性的脉冲宽度可调式移位寄存器的一具体实施例的第二时刻状态示意图。
图6为绘示本发明高稳定性的脉冲宽度可调式移位寄存器的一具体实施例的第三时刻状态示意图。
图7为绘示本发明高稳定性的脉冲宽度可调式移位寄存器的一具体实施例的第四时刻状态示意图。
图8为绘示本发明高稳定性的脉冲宽度可调式移位寄存器的输入脉冲宽度为一倍线时间的操作时序图。
图9为绘示本发明高稳定性的脉冲宽度可调式移位寄存器的输入脉冲宽度为三倍线时间的操作时序图。
图10为绘示本发明高稳定性的脉冲宽度可调式移位寄存器的输入脉冲宽度为五倍线时间的操作时序图。
图11为绘示多个高稳定性的脉冲宽度可调式移位寄存器串接的移位寄存器组的示意图。
图12～18为绘示本发明高稳定性的脉冲宽度可调式移位寄存器的不同实施例示意图。
图19为绘示本发明高稳定性的脉冲宽度可调式移位寄存器使用p型晶体管的操作时序图。
图20为绘示本发明高稳定性的脉冲宽度可调式移位寄存器使用n型晶体管的操作时序图。
附图标记说明：
1：高稳定性的脉冲宽度可调式移位寄存器
12：第一信号处理器
14：第二信号处理器
16：第三信号处理器
c：电容
ck1：第一脉冲信号
ck2：第二脉冲信号
em-1：第一子控制信号
em：输出信号
l-t：线时间
q1：第一节点
q2：第二节点
q3：第三节点
q4：第四节点
s1：第一信号
s2：第二信号
s3：第三信号
s4：第四信号
t1：第一晶体管
t2：第二晶体管
t3：第三晶体管
t4：第四晶体管
t5：第五晶体管
t6：第六晶体管
t7：第七晶体管
t8：第八晶体管
t1：第一时刻
t2：第二时刻
t3：第三时刻
t4：第四时刻
v1：第一电压
v2：第二电压
具体实施方式
为使本发明的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对本发明作进一步详细说明。
请参阅图2，图2为绘示本发明高稳定性的脉冲宽度可调式移位寄存器1的一具体实施例的示意图。本发明的一范畴在于提供一种高稳定性的脉冲宽度可调式移位寄存器1。根据本发明的一具体实施例，本发明高稳定性的脉冲宽度可调式移位寄存器1包含有一第一信号处理器12、一第二信号处理器14及一第三信号处理器16。第一信号处理器12接收一第一电压v1并回应一第一子控制信号em-1及一第二子控制信号而产生一第一信号s1及一第二信号s2。第二信号处理器14接收第一电压v1，并回应一第三子控制信号、第一信号s1及第二信号s2而产生一第三信号s3及一第四信号s4。第三信号处理器16接收第一电压v1及具有与第一电压v1的位准不同的一第二电压v2并回应第三信号s3及第四信号s4而产生一输出信号em。
其中，第二子控制信号为一第一脉冲信号ck1，第一脉冲信号ck1具有小于或等于一线时间(linetime)的脉冲宽度(pulsewidth)，以及第一脉冲信号ck1的循环周期为两个线时间。
再者，第三子控制信号为与第一脉冲信号ck1位移一线时间(l-t)的一第二脉冲信号ck2。
第一信号处理器12包含有一第一晶体管t1、一第六晶体管t6及一电容c。第一晶体管t1具有施加有第一电压v1的一第一源极端与施加有第一子控制信号em-1的一第一栅极端。第六晶体管t6具有施加有第一子控制信号em-1的一第六源极端及施加有第二子控制信号的一第六栅极端。电容c具有施加有第二子控制信号的一第一电极及连接与第一晶体管t1的一第一漏极端电连接的一第一节点q1的一第二电极。其中，第一信号s1自第一节点q1输出，以及第二信号s2至第六晶体管t6的一第六漏极端输出。
第二信号处理器14包含一第二晶体管t2、一第三晶体管t3、一第四晶体管t4及一第七晶体管t7。第二晶体管t2具有施加有第一电压v1的一第二源极端。第三晶体管t3具有施加有第二电压v2的一第三源极端、连接第一节点q1的一第三栅极端及连接第二晶体管t2的一第二漏极端的一第三漏极端。第四晶体管t4具有施加有第一电压v1的一第四源极端，连接第二漏极端与第三漏极端间的一第二节点q2的一第四栅极端。第七晶体管t7具有施加有第三子控制信号的一第七源极端、连接第六漏极端的一第七栅极端及连接第四晶体管t4的一第四漏极端的一第七漏极端。其中，第四漏极端与第七漏极端间具有一第四节点q4，及连接于第二晶体管t2的一第二栅极端，第三信号s3自第二节点q2输出，以及第四信号s4自第四节点q4输出。
第三信号处理器16包含一第五晶体管t5、一第八晶体管t8及一输出端。第五晶体管t5具有施加有第一电压v1的一第五源极端，及连接第二节点q2的一第五栅极端。第八晶体管t8具有施加有第二电压v2的一第八源极端，及连接第四节点q4的一第八栅极端。输出端连接于第八晶体管t8的一第八漏极端及第五晶体管t5的一第五漏极端，用以产生输出信号em。其中，第一信号处理器12、第二信号处理器14及第三信号处理器16的多个晶体管为同极性晶体管。
请参阅图2至图7，图3为绘示本发明高稳定性的脉冲宽度可调式移位寄存器1的一具体实施例的操作时序图，图4为绘示本发明高稳定性的脉冲宽度可调式移位寄存器1的一具体实施例的第一时刻t1状态示意图，图5为绘示本发明高稳定性的脉冲宽度可调式移位寄存器1的一具体实施例的第二时刻t2状态示意图，图6为绘示本发明高稳定性的脉冲宽度可调式移位寄存器1的一具体实施例的第三时刻t3状态示意图，图7为绘示本发明高稳定性的脉冲宽度可调式移位寄存器1的一具体实施例的第四时刻t4状态示意图。在此实施例中，本发明高稳定性的脉冲宽度可调式移位寄存器1另具有一第三节点q3，位于第六漏极端与第七栅极端间。第一电压v1可为一高电位vgh直流信号，第二电压v2可为一低电位vgl直流信号，而所使用的晶体管为p型薄膜晶体管。多个晶体管可通过低电位vgl直流信号、低电位vgl的第一脉冲信号ck1或低电位vgl的第二脉冲信号ck2导通其源极端至漏极端的电流。
请参阅图4，于第一时刻t1时，第一子控制信号em-1为高电位vgh，将关闭第一晶体管t1，使得第一节点q1保持上一时刻的状态(vgh)。因第一脉冲信号ck1为高电位vgh，将关闭第六晶体管t6，使第三节点q3低于低电位vgl，进而使第七晶体管t7工作并使第四节点q4保持低电位vgl，促使第八晶体管t8继续工作。而因第二节点q2为高电位vgh，因而关闭第四晶体管t4及第五晶体管t5，促使输出信号em为vgl+|vth|，此处的vth为晶体管的临界电压。
请参阅图5，于第二时刻t2时，第一脉冲信号ck1转为低电位vgl，第一节点q1受到电容c耦合(coupling)作用，转变为低电位vgl，进而打开第三晶体管t3，此外，因第一脉冲信号ck1打开第六晶体管t6，第三节点q3因第一子控制信号em-1的输入转为高电位vgh，因而关闭第七晶体管t7。第四节点q4为高电位vgh，关闭第二晶体管t2，因第三晶体管t3的开通使第二节点q2的状态改变(vgl+|vth|)而打开第四晶体管t4及第五晶体管t5。而因第五晶体管t5打开且第八晶体管t8关闭，使输出信号em为高电位vgh。
请参阅图6，于第三时刻t3时，第一子控制信号em-1转为低电位vgl，第一节点q1因第一晶体管t1的打开而转变为高电位vgh，因而关闭第三晶体管t3，以致第二节点q2保持前一状态(vgl+|vth|)。因第一脉冲信号ck1为低电位vgl，将打开第六晶体管t6，第三节点q3因此转为较低的电位(vgl+|vth|)，使第七晶体管t7打开，而使第四节点q4因此维持高电位vgh。因第五晶体管t5打开且第八晶体管t8关闭，使输出信号em为高电位vgh。
请参阅图7，于第四时刻t4时，第一脉冲信号ck1转为高电位vgh，将使第三节点q3漂浮(floating)，且第二脉冲信号ck2转为低电位vgl，促使第三节点q3将降至更低电位(<vgl-|vth|)，进而打开第七晶体管t7，第四节点q4因第七晶体管t7的导通而写入低电位vgl，促使打开第八晶体管t8。第二节点q2因第四节点q4的导通转为高电位vgh，进而关闭第四晶体管t4及第五晶体管t5。而因第五晶体管t5关闭且第八晶体管t8导通，使输出信号em为vgl+|vth|。
重复第一时刻t1到第四时刻t4的动作，可控制输出信号em为vgh或vgl+|vth|。
请参阅图8至图10，图8为绘示本发明高稳定性的脉冲宽度可调式移位寄存器1的输入脉冲宽度为一倍线时间的操作时序图，图9为绘示本发明高稳定性的脉冲宽度可调式移位寄存器1的输入脉冲宽度为三倍线时间的操作时序图，图10为绘示本发明高稳定性的脉冲宽度可调式移位寄存器1的输入脉冲宽度为五倍线时间的操作时序图。根据上述的结构，可调整输入的第一子控制信号em-1的脉冲宽度以得到不同脉冲宽度的输出信号em。其中，第一子控制信号em-1的脉冲宽度为2m-1个线时间，以及m为正整数。再者，输出信号em相较于第一子控制信号em-1位移一线时间。
请参阅图11，图11为绘示多个高稳定性的脉冲宽度可调式移位寄存器1串接的移位寄存器组的示意图。假设第一电压v1及第二电压v2为vgl与vgh，第二子控制信号与第三子控制信号为ck与xck，一个使用多个高稳定性的脉冲宽度可调式移位寄存器1串接的移位寄存器组如图11所示。当多个高稳定性的脉冲宽度可调式移位寄存器1串接成移位寄存器组时，第n级高稳定性的脉冲宽度可调式移位寄存器1的输出信号em为第n+1级高稳定性的脉冲宽度可调式移位寄存器1的第一子控制信号em-1，以及n为正整数。
请参阅图12～20，图12～18为绘示本发明高稳定性的脉冲宽度可调式移位寄存器的不同实施例示意图，图19为绘示本发明高稳定性的脉冲宽度可调式移位寄存器使用p型晶体管的操作时序图，图20为绘示本发明高稳定性的脉冲宽度可调式移位寄存器使用n型晶体管的操作时序图。本发明高稳定性的脉冲宽度可调式移位寄存器可以有不同的连接方式，若当全部使用p型晶体管时，所使用及获得的时序图可为图19所示，此时的第一电压v1可为一高电位vgh，第二电压v2可为一低电位vgl。而若当使用n型晶体管时，所使用与获得的时序图可为图20所示，此时第一电压v1为低电位vgl，第二电压v2为高电位vgh。
此外，本发明高稳定性的脉冲宽度可调式移位寄存器1可用于一驱动面板系统的栅极驱动阵列(gatedriveronarray,goa)。本发明高稳定性的脉冲宽度可调式移位寄存器1不仅可作为面板系统的调光(dimming)操作，也可作为主动区(activearea)的系统控制开关。
相较于现有技术，本发明高稳定性的脉冲宽度可调式移位寄存器利用第一信号处理器、第二信号处理器及第三信号处理器以实现可调式脉冲宽度的移位寄存器功能，并且因减少元件数量组成，使得数据偏移量得以降低，也使得稳定性提高并有利于显示器的窄框化及高解析度的发展。
通过以上较佳具体实施例的详述，为希望能更加清楚描述本发明的特征与精神，而并非以上述所公开的较佳具体实施例来对本发明的范畴加以限制。相反地，其目的是希望能涵盖各种改变及具相等性的安排于本发明所欲申请的专利范围的范畴内。