专利名称：用于提供具有交错输出的多通道脉冲宽度调制音频的系统和方法
技术领域：
本发明一般涉及音频放大系统，更加具体地说，本发明涉及用于修改音频放大系统的一个或多个通道的定时以交错通道中的切换噪声并由此改变噪声特性的系统和方法。
背景技术：
脉冲宽度调制(PWM)或D类信号放大技术已经存在好多年了。随着开关模式电源(SMPS)的迅速发展，脉冲宽度调制技术越来越流行。由于这项技术的出现，在信号放大应用领域中应用脉冲宽度调制技术的兴趣越来越大，其结果是得到重大有效的改进，这一改进是通过使用D类功率输出拓朴结构代替传统的(线性的AB类)功率输出拓朴结构实现的。
开发信号放大应用的早期尝试使用了与早期的开关模式电源中使用过的相同的对于放大的处理方法。更加具体地说，这些尝试使用了模拟调制方案，这个调制方案导致低性能的应用。这些方案实施起来很复杂而且很昂贵。因此，这些解决方案没有得到广泛的采纳。在主流放大器应用中，D类技术还不能代替传统的AB类放大器。
最近，数字脉冲宽度调制方案问世了。这些方案使用了∑-Δ调制技术来产生在较新式的数字D类实施方案中使用的脉冲宽度调制信号。然而，这些数字脉冲宽度调制方案在缓解将脉冲宽度调制器集成在整个放大器中的解决方案中的主要障碍方面的贡献甚少。因此，D类技术在主流应用中还是不能代替传统的AB类放大器。
对于当前的数字脉冲宽度调制方案，存在一系列问题。一个问题是音频系统实施方案要求的通道数越来越多。例如，家庭影院音频系统不仅需要提供一对立体声通道，而且还要求有第二对立体声通道(一对前置扬声器和一对后置扬声器)和一个中央通道(例如，一个亚低音扬声器)。可能要求大量通道的系统的另一个例子是对于一个很大的区域，例如打算对于一个建筑物内的多个房间提供声音的系统。在数字脉冲宽度调制系统中通常可提供需要更多通道的实施方案。
当前存在的数字脉冲宽度调制放大系统只具有与单个芯片上可以实施的通道数一样多的通道。在一般情况下，这些系统只有两个或四个通道。虽然在单个芯片上可以提供附加的通道，但出于几个理由，这通常不是切合实际的解决方案。例如，在芯片上没有足够大的空间来提供附加的通道。还可能是没有足够的资源(例如，处理器循环)来处理同一个芯片上的所有通道。进而，设计的复杂程度可能随附加通道的增加而显著地增加。还有，即使能够容纳几个附加通道，这样的解决方案也不能解决所需要的通道数还要更多的下一代系统的要求。
当前存在的数字脉冲宽度调制系统不能在几个芯片之间实施，因为存在与多个芯片的相互作用有关的困难。一个这样的困难可能是同步问题。为了使系统能够对于系统中的所有通道提供一致地控制，必须同步每一个芯片，以使多个芯片的操作基本上像是在单个芯片上实施的操作一样。对于数字脉冲宽度调制音频放大系统，当前还不存在任何一个这样的机制。另一个问题是，一旦各个芯片同步，如果各个通道的数据内容紧密相关，则所有通道的切换几乎要同时进行。这是有问题的，因为切换要在音频信号中引起噪声，所有通道几乎同时的切换将增加噪声电平。要说明的是，在单芯片系统中以及在多芯片系统中都会发生这种切换噪声。
发明内容
通过本发明的各个实施例可以解决上述的一个或多个问题。广义地说，本发明包括用于减小多通道音频系统中的噪声电平的系统和方法。在一个实施例中，实现这个目的的措施是提供一种机制，通过这种机制可以同步多通道音频通道，然后选择性地延迟由每个通道处理的音频信号，以便在每个通道内交错所说切换，由此有效地减小了噪声电平并且增加了噪声频率因而更容易消除噪声。
本发明的一个实施例包括具有多个音频放大器通道和耦合到音频放大器通道的控制电路的系统，这里，将控制电路配置成可以暂时移动至少一个音频放大器通道的音频信号的切换边缘。在一个实施例中，所说的系统是一个数字脉冲宽度调制(PWM)的放大器。放大器的每个通道都包括一个调制器，用于转换脉冲编码调制音频信号为脉冲宽度调制信号。将使用调制器的这个系统配置成能够在相继的各个通道中延迟逐渐增加的音频信号，以使紧密相关的信号的上升沿和下降沿(切换边缘)在不同的时间落在不同的通道内。在一个实施例中，每个调制器从一个公共的计数器接收定时信号，向这个定时信号上增加或减小一个偏差，并且对于增加或减小的结果上进行模数操作以产生一个偏差定时信号，这个偏差定时信号使所产生的宽度调制脉冲和对应的切换边缘交错开。在一个实施例中，在每个通道中实施一个补充延迟，以补偿交错切换边缘产生的延迟。因此，在每个通道中的总延迟是相同的，并且输出是同步的。在一个实施例中，每个通道包括一个内插器，在通过内插器执行的内插中实现补充延迟。在一个实施例中，在多个分开的芯片上实现音频放大器通道，所说的系统包括用于同步这些芯片的操作的机制。
本发明的一个实施例包括一种方法，用于在数字脉冲宽度调制音频放大器的不同通道中交错脉冲宽度调制信号的切换边缘，以便减小切换噪声的电平并且增加切换噪声的频率。在一个实施例中，所说的方法包括在一个或多个通道中移动脉冲宽度调制音频信号的定时，以使在不同通道中紧密相关的信号的切换边缘不会重合。在一个实施例中，在脉冲之间的整个间隔所说信号均匀地交错。在一个实施例中，在每个通道中实现一个补充延迟以补偿交错切换边缘产生的延迟，以便在每个通道中均衡总的延迟并且因此可以同步各个通道的输出。在一个实施例中，切换边缘的交错是在每个通道的调制器内进行的，补充延迟是在音频信号的内插中附加的。在一个实施例中，在多个分开的芯片上实施音频放大器通道，所说方法包括在交错所说信号并且附加补充延迟之前同步各个芯片的操作。
许多附加的实施例也是可能的。
在阅读了下面的详细描述并且参照以下的附图后，本发明的其它目的和优点都可能是显而易见的。
图1是说明按照一个实施例的数字音频放大系统的一个通道的功能方块图；
图2是说明按照一个实施例的调制器的结构的功能方块图；图3是说明与图2所示的系统有关的信号的示意图；图4是说明按照一个实施例的多通道多调制器系统的结构的功能方块图；图5是说明按照一个实施例的具有交错的通道定时的系统的功能方块图；图6是表示按照一个实施例的多通道数字音频放大系统的一个实施方案的功能方块图；图7是说明与图5所示的系统有关的信号的示意图。
虽然本发明旨在说明各种不同的改进和替换形式，但还要借助于附图中的实例和相伴的详细描述来表示本发明的具体实施例。然而，应该理解，附图和详细描述的目的不是将本发明限制在所述的特定实施例。相反，本发明旨在覆盖落在由所附的权利要求书限定的本发明的范围内的所有的改进、等效物、和替换方案。
具体实施例方式
下面描述本发明的一个或多个实施例。要说明的是，以下描述的这些和任何其它的实施例都是示例性的，旨在说明本发明而不是限制本发明。
如这里描述的，本发明的各个实施例包括用于减小多通道数字音频系统中的噪声电平的系统和方法。在一个实施例中，这是通过提供一种机制实现的，通过所说机制同步多个数字音频通道，然后，有选择地延迟由每个通道处理的音频信号以便在每个通道中交错所说切换，由此有效地减小噪声电平和增加噪声频率，以使噪声的消除更加容易。
本发明的一个实施例包括数字脉冲宽度调制(PWM)音频放大系统。这个系统具有多个通道以便分开处理音频信号。每个通道接收脉冲编码调制(PCM)音频信号，并且处理这个信号以产生脉冲宽度调制输出信号。输出的脉冲宽度调制音频信号包括二进制的脉冲。如这里所用的，“二进制”意味着，这个信号只可能有两个数值中的一个高或低。这些脉冲通常是以一个固定的频率(如384千赫兹)产生的，并且具有可变的宽度。这些脉冲用于使输出级中的晶体管导通和截止，由此产生可用于例如驱动扬声器的模拟音频信号。
在多个通道上的音频信号可能是紧密相关的。即，这些信号可能是相同的，或者可能是极其相似的。结果，为每个音频流产生的脉冲宽度调制信号可能是极其相似的。如果两个通道的脉冲宽度调制脉冲几乎相同，并且如果这些信号是同步的，则在不同通道中脉冲的上升沿和下降沿(在这里称之为切换边缘)可能同时发生。如以上所述，脉冲宽度调制信号的上升沿和下降沿可使输出级中的晶体管变为导通和截止。无论何时，一个晶体管导通或截止，都要产生噪声。如果多个通道的晶体管同时都导通或截止，则噪声电平增加。
本发明的实施例可能协助管理切换噪声，为此，移动在不同的通道中产生脉冲宽度调制信号的定时，并且借此移动由切换产生的噪声尖峰以使噪声的分布更加均匀，而不是多个通道同时发生噪声。这样做可能按两种方式改进噪声的特性。第一，由于来自不同通道的噪声不再同时发生，所以减小了噪声电平。第二，由于噪声尖峰的发生更加经常，所以噪声的频谱较高，并且不太可能影响音频信号的可听频谱。当噪声在较高的频率的时候，滤除噪声是很容易的。
如以上所述，本发明的一个实施例包括一个数字脉冲宽度调制音频放大系统。参照附图1，其中表示说明数字音频放大系统的一个通道的功能方块图。将这个实施例设计成可以将脉冲编码调制输入数据流转换成脉冲宽度调制输出数据流，用于驱动输出级。
如图1所示，通道100接收来自数据源如CD播放器、MP3播放器、数字音频磁带、或类似物的数字输入数据流。输入数据流由内插器110接收，内插器内插数据流以便将来自第一采样速率的数据流转换成第二采样速率的数据流。第一采样速率取决于数据源，并且通常是对应类型设备使用的一组预先确定的采样速率中的一个。例如，一个CD播放器可以输出采样速率为44.1千赫兹的数字数据，而数字音频磁带播放器可以输出采样速率为32千赫兹的数据。内插器110将数据流转换成调制器和输出级的切换速率。在一个实施例中，切换速率是384千赫兹。
然后，向脉冲宽度调制校正单元120提供在这个切换速率的这个数据流。脉冲宽度调制校正单元120校正这个数据流的脉冲宽度调制过程的非线性，并且向噪声整形器130提供最终的数据流。噪声整形器130将高精度输入比特宽度减小到由调制器140处理的有限的比特宽度。向脉冲宽度调制的调制器140提供由噪声整形器130输出的数据流。由脉冲宽度调制的调制器140接收的数据流代表脉冲编码调制信号。脉冲宽度调制的调制器140将这个数据流转换成脉冲宽度调制信号。然后，将这个脉冲宽度调制信号提供给输出级150。输出级150放大脉冲宽度调制信号，并且对于放大的信号进行某些滤波或进一步处理。最终的信号随后输出到扬声器160，扬声器160将脉冲宽度调制信号转换成可由听众听见的可听信号。
通道100通常在单个芯片中实施。在同一个芯片中可能实施两个甚至于是四个通道。每个附加的通道在一般情况下复制第一通道的组件。如以上所述，如果必须提供或者期望提供更多的通道(例如8个、16个、或者甚至于更多个)，则可能必须使用多个芯片，每个芯片具有几个通道。
实施如图1所示的数字脉冲宽度调制的调制器的方式各有不同。在一般情况下，数字脉冲宽度调制的调制器将产生以一个二进制脉冲，二进制脉冲的中心在一个时间间隔内，二进制脉冲的宽度对应于提供给调制器的输入值。对于下面的讨论，将这个时间间隔的长度定义为L，将脉冲的宽度定义为p。因此，脉冲的上升沿在(L-p)/2，下降沿在(L+p)/2。
参照图2，其中表示说明按照一个实施例的调制器200的结构的功能方块图。在这个实施例中，同步计数器210接收时钟信号clk并且产生输出信号c，输出信号c按照增量增加。输出信号c提供给比较器220。比较器220比较信号c与值L-1，并且产生当c＝L-1时确定的输出信号。由比较器220输出的信号作为一个“清除”信号返回到计数器210。于是，计数器210增加计数，一直到它的输出(c)达到L-1时为止。当输出信号c达到L-1时，确认由比较器220输出的清除信号，并且计数器210从0重新开始。因此，计数器210产生了输出信号c，这个输出信号c反复地从0升高到L-1，接着又从0重新开始。因此，如在图3的上部所示的，可以观察到信号c，它形成一个锯齿形的信号。
再一次参照附图2，调制器200包括一对寄存器230和240，用于接收产生脉冲宽度调制脉冲的上升时间和下降时间值。更加具体地说，向寄存器230提供上升时间值，向寄存器240提供下降时间值。除了接收上升时间和下降时间值的输入以外，寄存器230和240还包括使能输入。每个使能输入都耦合到比较器220的输出端，从而，当确认了比较器220的输出时，可以将当前的上升时间和下降时间值分别装入寄存器230和240。当不确认比较器220的输出时，保持当前在寄存器230和240中存储的值，即使输入到寄存器的上升时间和下降时间值发生了改变亦是如此。于是，寄存器230和240在它们各自的输出端就可提供所说计数器210一旦从0重新开始时将要更新的脉冲宽度调制脉冲的上升和下降边缘的值。
寄存器230和240提供要与信号c的值进行比较的门限上升时间和下降时间值，从而可以产生脉冲宽度调制信号的上升边缘和下降边缘。向比较器250和260提供寄存器230和240的输出以及计数器210的输出(信号c)。更加具体地说，信号c是作为到比较器250和260中的每一个的一个输入提供的，同时，寄存器230的输出提供给比较器250，寄存器240的输出提供给比较器260。然后，向与门270提供比较器250和260的输出。先将比较器260的输出反向，而后再将其提供给与门270。
因为计数器210是从0到L-1向上计数的，所以计数器210通过比较器250和260分别与寄存器230和240的上升时间和下降时间进行比较。当信号c小于上升时间和下降时间这两者，则两个比较器250和260的输出都是低电平，因此，到与门270的输入之一是低电平，另一个就是高电平。因此与门270的输出就是低电平。
当信号c 达到寄存器230的上升时间值，比较器250产生一个高电平信号。信号c仍旧小于下降时间值，所以比较器260的输出就还是低电平。因此，到与门270的两个输入都是高电平(比较器260的输出被反向)，所以与门270的输出就是高电平。
与门270的输出保持高电平，一直到信号c达到寄存器240的下降时间值为止。当信号c的值达到寄存器240中存储的下降时间值时，比较器260在它的输出端产生一个高电平信号。比较器250的输出仍然还是高电平。因为两个比较器的输出都是高电平(并且因为一个输出被反向)，与门270接收一个高电平信号和一个低电平信号。因此，与门270的输出是低电平。
于是，与门270的输出对于从0到上升时间的信号c的值是低电平，对于从上升时间下降时间之间的信号c的值是高电平，对于大于下降时间的信号c的值是低电平。
在图3表示与图2的示意图有关的信号。为了便于对照，将寄存器230的输出标识为信号“rise”，将寄存器240的输出标识为信号“fall”，将比较器250的输出标识为信号“r”，将比较器260的输出标识为信号“f”，将与门270的输出标识为信号“out”。
参照附图3，信号c在从t0到t3(以及从t3到t6，如此等等)的时间间隔从0线性地增加到L-1，从而产生一个锯齿图形。在每个时间间隔(t0-t3，t3-t6，...)信号上升和下降的值在每个间隔(t0-t3，t3-t6，......)内都在信号c上叠加，从而可以说明c变得大于或等于这些信号的那些点。当c在这个时间间隔达到这些阈值中的每一个时，对应的比较器输出(信号r和f)从高电平变到低电平。因为比校器260的输出(信号f)先反向而后再输入到与门270，所以与门的输出信号out当r是高电平并且f是低电平时是高电平，如图3所示。
图3还表示出随后产生的脉冲的宽度变化。在时间间隔t0-t3，信号的上升和下降都有一个初始值，这个初始值导致一个从t1到t2都是高电平的脉冲。在从t3-t6的时间间隔，信号的上升和下降产生的数值导致从t4到t5都是高电平的一个脉冲。可以看出，因为下降的值增加并且上升的值减小，所以第二脉冲的宽度大于第一脉冲的宽度。换句话说，t5-t4大于t2-t1。
图2的调制器可以扩展到多个通道。在图4中表示的是每个通道具有一个调制器的多通道的配置。每个调制器都具有一对寄存器、一对比较器、和一个与门，如以上结合图2所描述的。在一个调制器中，这些部件包括元件430、440、450、460和470。在另一个调制器中，所说的部件包括元件431、441、451、461和471。每一个这样的调制器都耦合到计数器410和比较器420。计数器410和比较器420由每个调制器共享。
因为每个调制器使用的是由计数器410和比较器420产生的相同的信号c，所以调制器是同步的。由调制器产生的脉冲恰好全都集中在相同的时间点上。如果在所有的调制器中的信号都是紧密相关的(例如，如果同一个信号由每个调制器进行处理)，则这些信号的上升和下降边缘也全都重合，或者几乎全部重合。如果的确是这种情况，则每个调制器的输出信号都在几乎相同的时间从高电平切换到低电平(以及以低电平切换到高电平)。因此，与单通道的(单调制器的)系统相比，增加了通过切换产生的噪声。
参照附图5，其中表示说明按照一个实施例的具有交错通道定时的系统的功能方块图。在此图中，每个调制器再一次地具有一对寄存器、一对比较器、和一个与门。然而，不是按照同一个定时信号c操作每个调制器，而是另外一种情况，在这个实施例中的每个调制器都有一个交错的定时信号。每个调制器的定时信号都是基于一个公共信号，但是对于一个或多个定时信号进行了有效的延迟(或超前)，因此不同调制器的脉冲集中在不同的时间。换言之，脉冲是交错的，或者是在时间上移动的。因此，如果由调制器处理的信号紧密相关，则在不同调制器内脉冲的上升和下降边缘的交错方式与定时信号的交错方式相同。
在图5的实施例中，通过计数器510和比较器528产生基础定时信号c。基础定时信号不是提供给不同的调制器(如550、560、551、561，...)的比较器，而是相反，提供给差值单元520和521。向每个差值单元提供一个差值或偏差值，以便延迟(或者超前)定时一对应的量(d0或d1)。从信号c中扣除这个偏差值，并且过模数单元580和581对于最终的信号进行模数操作。然后，由对应的调制器使用通过模数单元580和581输出的信号，使用的方式与现有技术调制器中使用信号c的方式相同。换句话说，当这些信号等于L-1时，比较器590和591确认使能信号，给对应的上升时间和下降时间寄存器(530、540、531、541)装入新的数值。还有，当由模数单元580和581输出的这些信号达到存储的上升时间和下降时间值，比较器550、560、551、561中的对应的比较器从低电平切换到高电平，在与门570、571的输出端产生脉冲宽度调制信号。
在一个实施例中，确定偏差值(d0，d1，等)的方法是用调制器数目去除时间间隔L。因此，延迟了不同的通道，使各个脉冲中心在整个时间间隔L上均匀地分开。如果有n个调制器，则每个通道距前一个通道延迟了L/n。例如，d0＝0，d1＝L/n，d2＝2*L/n，如此等等。这就有效地“展开”了切换噪声，以使噪声电平大致等于具有n个通道的非交错系统的噪声电平的1/n。还有，噪声频率也为更高的n倍。换句话说，切换边缘的交错导致噪声的减小，并且使噪声移动到较高的频率范围，这将使噪声的滤除更加容易。
这里所用的模数操作定义为在时间间隔
返回一个正数。在一个实施例中，对于输入c和d0(或d1)的范围进行限制，以使模数操作可以具有简单的实施方案
c1＝c-d0if(c1＜0)c′＝c1+Lelsec′＝c1在这里，c′是模数单元580的输出。对于第二个调制器可以使用相同的算法，在这里，c′和d0用c″(模数单元581的输出)和d1代替。
当L是2的乘方时，上述的实施方案甚至于变得更加简单。在这种情况下，实施方案是只使用log2(L)×差值c-d0的最低有效位。类似地，通过只使用log2(L)×计数器输出c的最低有效位，就可以省去与L-1的比较以及计数器的同步复位。
现在参照附图6，其中表示说明按照一个实施例的多通道数字音频放大系统的实施方案的功能方块图。在这个实施例中，每个通道都包括内插器(610、611)、脉冲宽度调制校正单元(620、621)、噪声整形器(630、631)、调制器(640、641)、输出级(650、651)。将每个通道的数字输入流发送到内插器，以便向上采样到输出的开关速率。脉冲宽度调制校正模块校正脉冲宽度调制过程的非线性。噪声整形器将高精度的输入比特宽度减小到可由调制器处理的受限的比特宽度(log2(L+1)比特)。如以上所述，调制器640和641根据公共计数器510的输出进行操作，但每一个调制器都有一个对应的延迟或偏差，并且要将这个延迟或偏差附加到计数器的输出上，或者从计数器的输出中扣除这个延迟或偏差。输出级和输出滤波器然后根据从调制器接收的信号重构所说音频信号。
在图7中表示与图5的示意图有关的信号。如以上所述，由模数单元580输出的信号表示为c′，由模数单元581输出的信号表示为c″。按相同的方式，调制器500的部件输出的信号用单撇号(′)表示，调制器501的部件输出的信号用双撇号(″)表示。假定输入到差值单元521的值(d1)大于输入到差值单元520的值(d0)。假定存储在各个寄存器中的上升时间和下降时间值对于两个调制器来说是相同的。
现在参照附图7，图中所示的定时信号c′从0增加到L-1，然后返回到0，并且重复这个图形。根据c′的值，r′在时间t1有一个上升沿，f″在时间t3有一个上升沿。因此，信号out′在时间t1有一个上升沿，并且在时间t3有一个下降沿。因为值d1大于d0，所以信号c″落在信号c′的后面，如图7所示。结果，信号调制器501的信号r″、f、和out″落在调制器500的对应的信号的后面相同的数量。因此，对应的上升和下降边缘在时间t2和t4，而不是在时间t1和t3。于是，调制器500和501的输出是交错的，并且，输出脉冲的上升和下降边缘不会重合。如果每个通道处理的信号不是这样紧密相关的，输出的交错可能会减小上升和下降边缘重合的机会，而不是根除这种可能性。如果每个通道处理的信号不相关，交错对于噪声就可能没有什么影响。
在上述的实施例中，可以在各个通道的信号之间引进延迟。换句话说，通过音频处理链在不同通道内的信号之间产生相位移。在某些情况下，这可能是可以接受的，但是可能预期，这有更大的可能性是不可接受的，特别是在高性能音频应用中。在这些应用中，通常期望的是相位对齐，因而，如果每个通道接收相同的输入时，所有的输出全是相同相位的。在这些应用中，期望在通道中的什么地方引入一个补充延迟，以便补偿在信号交错中引入的延迟。换句话说，每个通道的总的延迟应该是相同的。在通道的许多地方都可以引入这个附加的延迟，例如在内插器或脉冲宽度调制校正单元。
校正相位移动的问题之一是在通道之间的延迟通常是一次采样的一个部分，所以应该使用DSP技术，例如全通滤波。可以在内插之前或者在内插之后插入补充相移，但最好使用内插器插入这个延迟。因此描述内插器的操作是有益的。
一个典型的线性内插可描述如下。通过一个整数因子W，向上采样输入流x(n)到输出流u(k)，这里的W样本u(k)是为每个输入x(n)产生的。
for n＝0 to inffor i＝0 to W-1o＝i/Wu(n*W+i)＝o*x(n)+(1-o)*x(n-1)输出u(k)是在连接x(n-1)和x(n)的一条直线上产生的。“o”是描述距x(n-1)的“距离”的一个数，在0和1之间的。因此，对于第一个样本i＝0，我们得到o＝0和u(n*W)＝x(n-1)，然后，u(n*+W1)＝x(n-1)+(x(n)-x(n-1))/W，并且，对于i＝2...W-1如此继续下去。
如以下所述，我们可以向距离o上附加一个偏移，以便产生附加的相移。
for n＝0 to inffor i＝0 to W-1o＝(i+d/L)/Wu(n*W+i)＝o*x(n)+(1-o)*x(n-1)当如以上所述附加一个偏移时，实际上产生了一个“负的”延迟(与上述的直线内插延迟相比而言)，这个“负的”延迟对于clk信号的L个周期的输出脉冲宽度补偿了d个时钟周期的延迟。对于高阶内插方案或者对于多相位内插方案，可以使用附加偏移的相同的处理方法。可以认为这些类型的实施方案落在本发明的范围之内。
对于许多应用，方便的作法是，耦合如以上所述的调制器中的延迟和内插器中的补偿，从而使它们自动抵消并对齐不同通道的输出。对于另外的应用，可能期望如以上所述的不要对齐所有的延迟。优选的作法是，逐个地设定这些延迟，从而可以控制各个通道的输出偏斜和总的相对延迟。最灵活的解决方案是这两种处理方法的组合，在这里可以自动校正输出的偏斜，但同时还可以插入单个延迟以便对于每个通道的各个延迟进行精细控制。
这通过修改以下表示的线性内插可以实现for n＝0 to inffor i＝0 to W-1o＝(i+d/L)/W-pj＝0if(o＜0)o＝0+1j＝1
u(n*W+i)＝o*x(n-j)+(1-o)*x(n-j-1)在这个实施例中，从o中减去一个附加的延迟(或相移)p。p是0和1之间的一个数，在这里，1对应于一个输入采样持续时间的延迟。结果，o现在可以变为负值。由于对于o的解释是从x(n-1)到x(n)的内插距离，所以负的o是从x(n-1)到x(n-2)的距离。这是通过额外的控制变量j处理的，控制变量j用于选择样本x(n-1)、x(n)、或x(n-2)的校正组。j对于正的o是0，j对于负的o是1。对于负的o，我们还给o加上1，这样，o现在就是从x(n-2)到x(n-1)的期望距离。
因此，与直接内插相比，对于一个附加的输入采样可能需要一个寄存器。这是因为线性内插转换为3个输入值x(n)、x(n-1)、和x(n-2)，而通常情况下只需要两个输入值x(n)、x(n-1)。
应当说明的是，虽然以上所述的实施例只使用了两个通道(以及对应的调制器)，但这不应该被认为是限制性的。另外的实施例可以使用多于两个的通道。另外的实施例还可以使用这样的通道，它是使用不止一个音频控制器芯片形成的。可以预期，如果在本发明的实施例中使用在多个芯片上的多个通道，则必须同步不同芯片上的部件。按照美国专利申请序列号No.10/805590(题目为“在多通道配置中音频输出数据的相位对齐”，2004年3月19日由Hand等人提交)中公开的内容可以实现这种同步，在这里参照引用了这个美国专利申请。
还应当说明的是，上述系统和方法的许多变化对于阅读了本公开后的本领域的普通技术人员来说将是显而易见的。例如，不是选择不同通道的延迟以便在整个时间间隔L上均匀展开切换噪声，而是可以使这些通道交错较小的量，或者不均匀地错开这些通道。在一个实施例中，不管是有两个、三个、还是n个通道，都使每个相继的通道延迟一个附加的量d。对于每个调制器的定时信号的产生之类的事项，也可能存在变化。在一个实施例中，每个调制器都有它自已的单独的计数器，而不是对一个公共的定时信号进行模数操作。虽然这可能必须有一个机制来同步不同的计数器，但这也在本发明的范围内。
还应当说明的是，虽然以上所述的实施例都是在数字音频放大系统中实施的，但本发明不限于数字系统。在模拟音频放大系统中也可以实施可替换的实施例。
本领域的普通技术人员应该理解，使用各种不同技术中的任何一项技术都可以代表信息和信号。例如，通过电压、电流、电磁波、磁场或粒子、光场或粒子、或者它们的任意组合都可以代表在以上整个所述的内容中引用的数据、指令、命令、信息、信号、比特、符号、和芯片。使用任何合适的传输媒介，其中包括导线、金属轨迹、通孔、光纤、或类似物，都可以在所公开的系统的各个部件之间交换信息和信号。
本领域的普通技术人员应该认识到，结合这里公开的实施例描述的各种不同的说明性的逻辑块、模块、电路、和算法步骤可以实施为电子硬件、计算机软件、或者二者的组合。为了清楚说明硬件和软件的这种互换性，以上按照功能总体描述了各种说明性的部件、逻辑块、模块、电路、和步骤。这些功能是作为硬件还是作为软件实施的，取决于强加在整个系统上的特定的应用和设计约束限制。本领域的普通技术人员可以按照每一个特定应用的不同方式来实施所述的功能，但是这样的实施方案的确定不应解释为偏离了本发明的范围。
结合在这里公开的实施例描述的各种说明性的逻辑块、模块、和电路可以利用通用处理器、数字信号处理器(DSP)或其它逻辑设备、专用集成电路(ASIC)、现场可编程门阵列(FPGA)、分立的门电路或晶体管逻辑电路、分立的硬件部件、或者它们的用于实现这里描述的功能的任何组合来实施或实现。通用处理器可以是任何常规的处理器、控制器、微控制器、状态机、或类似物。还可以将处理器实施为计算装置的组合，例如数字信号处理器和微处理器的组合、多个微处理器、与数字信号处理器内核结合的一个或多个微处理器、或者任何其它这样的配置。
结合这里公开的实施例描述的方法或算法的步骤可以用硬件、由处理器执行的软件或固件模块、或者它们的组合直接实施。软件产品可以驻留在RAM存储器、闪存、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可拆卸盘、CD-ROM、或者在本领域中公知的任何其它形式的存储介质内。一个典型的存储介质耦合到处理器上，以使处理器可以从所说存储介质中读出信息并且可以将信息写入到存储介质内。在可替换方案中，存储介质可以集成到处理器。处理器和存储介质都可以驻留在一个专用集成电路中。专用集成电路可以驻留在用户终端。在可替换方案中，处理器和存储介质都可以作为分立的部件驻留在用户终端内。
提供公开的实施例的以上描述的目的是使本领域的普通技术人员能够制造并使用本发明。对于这些实施例的各种不同的改进对于本领域的普通技术人员来说很容易变为显而易见，可以将这里描述的一般原理应用到其它实施例而不会偏离本发明的构思和范围。这样，不期望将本发明限制在这里描述的实施例，本发明符合与这里公开的原理和新颍特征一致的最宽的范围。
以上参照具体的实施例描述了本发明能够提供的好处和优点。这些好处和优点，以及使这些优点发生或变得更加突出的元件或限制，都不被认为是任何一个权利要求或者所有的权利要求的关键的、必要的、或本质的特征。如这里所用的，期望将术语“包括”或者它的任何其它的变化形式，解释成不排它地包括在这些术语之后出现的元件或限制。因此，一个系统、方法、或者包括一组元件的其它实施例不限于只有这些元件，还可以包括没有明显列出的或者要求保护的实施例本身固有的其它元件。
虽然参照特定的实施例描述了本发明，但应该理解，这些实施例是说明性的，本发明的范围不限于这些实施例。对于以上所述的实施例许多变化、修改、增加、或改进都是可能的。可以预期，这些变化、修改、增加、或改进都将落在本发明的范围内。
权利要求
1.一种系统，包括多个音频放大器通道；和耦合到所述音频放大器通道的控制电路，所述控制电路被配置成可以在时间上移动对应于至少一个所述音频放大器通道的音频信号的切换边缘。
2.权利要求1所述的系统，其中所述音频放大器通道包括一个脉冲宽度调制(PWM)放大系统的通道。
3.权利要求2所述的系统，其中所述脉冲宽度调制放大系统包括数字脉冲宽度调制放大系统。
4.权利要求2所述的系统，其中所述控制电路包括多个调制器，每个所述调制器都与所述音频放大器通道之一相关，其中每个通道的调制器都配置成可以产生相对于其它所述音频放大器通道在时间上移动的宽度调制脉冲。
5.权利要求4所述的系统，其中所述系统包括n个所述音频放大器通道，并且其中每个所述音频放大器通道移动L/n，其中的L是在相继的宽度调制脉冲的中心之间的时间间隔。
6.权利要求4所述的系统，其中每个调制器都耦合到一个公共的计数器。
7.权利要求6所述的系统，其中每个调制器都包括一个模数单元，其被耦合成可以接收来自所述公共计数器的信号，其中所述模数单元被配置成可以产生锯齿形的信号，其中每个调制器根据从对应的模数单元接收的锯齿形信号产生所述宽度调制脉冲。
8.权利要求1所述的系统，其中所述控制电路进一步还包括用于在由每个所述音频放大器通道处理的所述音频信号中实现移位的电路，其中在所述音频信号中的移动与所述切换边缘的移动是互补的。
9.权利要求8所述的系统，其中每个所述音频放大器通道包括一个内插器，并且其中在所述音频信号中的移动是在所述内插器中实现的。
10.权利要求1所述的系统，其中所述音频放大器通道是在多个分开的芯片中实现的。
11.权利要求10所述的系统，其中所述控制电路配置成可以首先同步多个分开的芯片，而后实现所述切换边缘的移动或者所述音频信号中的移动。
12.一种方法，包括提供多个音频放大器通道；和移动对应于至少一个所述音频放大器通道的音频信号的切换边缘。
13.权利要求12所述的方法，其中提供多个音频放大器通道包括提供多个脉冲宽度调制(PWM)放大器通道。
14.权利要求13所述的方法，其中所述脉冲宽度调制放大器通道包括数字脉冲宽度调制放大器通道。
15.权利要求13所述的方法，其中移动所述切换边缘包括调制所述音频信号以产生宽度调制脉冲，所述宽度调制脉冲相对于所述音频放大器通道的其它脉冲发生了时间上的移动。
16.权利要求15所述的方法，其中所述音频放大器通道包括n个通道，并且其中所述方法进一步还包括使每个所述音频放大器通道移动L/n，其中L是在相继的宽度调制脉冲的中心之间的时间间隔。
17.权利要求15所述的方法，进一步还包括对于每个所述音频放大器通道，向与所述音频放大器通道相关的调制器提供一个公共计数器信号，对于所述公共计数器信号进行模数操作以产生锯齿形信号，并且根据所述产生的锯齿形信号产生所述宽度调制脉冲。
18.权利要求12所述的方法，进一步还包括在由每个所述音频放大器通道处理的所述音频信号中实现移动，其中所述音频信号中的移动是与所述切换边缘的移动互补的。
19.权利要求18所述的方法，其中在所述音频信号中实现互补移动包括内插所述音频信号以便包括互补移动。
20.权利要求12所述的方法，其中提供所述多个音频放大器通道包括提供可以在多个分开的芯片中实施的音频放大器通道。
21.权利要求12所述的方法，进一步还包括首先同步所述多个分开的通道，而后实现所述切换边缘的移动或者所述音频信号中的移动。
全文摘要
用于减小多通道数字音频系统中噪声电平的系统和方法，为此交错在不同通道中的脉冲宽度调制的定时，并且由此减小切换噪声的幅度并且增加产生的切换噪声的频率特性。一个实施例包括多通道数字脉冲宽度调制放大器，其中交错由每个通道的调制器使用的定时信号以便均匀地分开所产生的脉冲宽度调制信号的切换边缘。在每个通道中实现一个附加的互补延迟以均衡每个通道的总延迟，从而可以同步各个通道的输出。可以在不同的芯片上实施不同的通道，在这种情况下可以先同步各个芯片而后交错每个通道中处理的信号。
文档编号H03F3/20GK1778037SQ200480010526
公开日2006年5月24日 申请日期2004年5月12日 优先权日2003年5月12日
发明者杰克·B·安德森, 威尔森·E·泰勒 申请人:D2音频有限公司