本发明的示例性实施例涉及一种级电路(stagecircuit)以及使用所述级电路的扫描驱动器。
背景技术：
随着信息技术的发展，已经强调了作为用户与信息之间的连接媒介的显示装置的重要性。因此，诸如液晶显示装置和有机发光显示装置的显示装置的使用已经增加了。
通常，显示装置包括将数据信号供应至数据线的数据驱动器、将扫描信号供应至扫描线的扫描驱动器以及包括设置在由扫描线和数据线限定的区域中的像素的像素阵列。
当将扫描信号供应至扫描线时选择像素阵列中包括的像素，然后将来自数据线的数据信号供应给这些像素。接收数据信号的像素可以发射具有与数据信号对应的亮度水平的光。
扫描驱动器包括连接至扫描线的级。级与来自时序控制器的信号对应地将扫描信号供应到连接至级的扫描线。
通过使用nmos晶体管和pmos晶体管来实施有机发光显示装置中包括的像素以使漏电流最小化。由扫描信号驱动包括在像素中的nmos晶体管和pmos晶体管中的每个。扫描驱动器包括用于供应与nmos晶体管对应的高电平扫描信号的级以及用于供应与pmos晶体管对应的低电平扫描信号的级。
在此背景技术部分中公开的上述信息仅用于增强对发明构思的背景的理解，因此，背景技术部分可以包括不构成对本领域普通技术人员而言在本国已知的现有技术的信息。
技术实现要素：
发明的示例性实施例提供一种供应高电平扫描信号的级电路，以及使用所述级电路的扫描驱动器。
发明的示例性实施例也提供同时供应高电平扫描信号和低电平扫描信号的级电路，以及使用所述级电路的扫描驱动器。
发明的附加特征将在下面的描述中阐述，并且从描述中部分将是清楚的，或可以通过实践发明而获知。
发明的示例性实施例公开了一种级电路，所述级电路包括：输入单元，构造为通过使用输入至第一输入端子的移位脉冲或栅极开始脉冲、输入至第二输入端子的第一时钟信号、输入至第三输入端子的第二时钟信号、输入至第一电源输入端子的第一电源、输入至第二电源输入端子的第二电源来控制第一节点和第二节点的电压；以及第一输出单元，构造为从第四输入端子接收第三时钟信号、从第二电源输入端子接收第二电源并且与第一节点和第二节点的电压对应地将高电平扫描信号输出至第一输出端子。
当第i(i为自然数)级电路被设定为第一级时，可以将栅极开始脉冲供应至第一输入端子，否则，可以将移位脉冲从第(i-1)级供应至第一输入端子。
第一时钟信号、第二时钟信号和第三时钟信号可以具有相同的周期。
第一时钟信号和第二时钟信号可以具有50％的占空比，第二时钟信号可以被设定为通过使第一时钟信号反相获得的信号。
第三时钟信号可以在一个周期的第一时间段期间被设定为高电平，并在比第一时间段更长的第二时间段期间被设定为低电平。
第三时钟信号的高电平时间段可以与第一时钟信号的高电平时间段叠置。
第一电源可以被设定为栅极截止电压，第二电源可以被设定为栅极导通电压。
第一输出单元可以包括：第一晶体管，连接在第四输入端子和第一输出端子之间并具有连接至第一节点的栅电极；第二晶体管，连接在第一输出端子和第二电源输入端子之间并具有连接至第二节点的栅电极；以及第一电容器，连接在第二节点和第一输出端子之间。
输入单元可以包括：第三晶体管，连接在第一电源输入端子和第三节点之间并具有连接至第二输入端子的栅电极；第四晶体管，连接在第三节点和第三输入端子之间并具有连接至第四节点的栅电极；第五晶体管，连接在第四节点和第一输入端子之间并具有连接至第二输入端子的栅电极；第六晶体管，连接在第一电源输入端子和第二节点之间并具有连接至第三节点的栅电极；第七晶体管，连接在第二节点和第二电源输入端子之间并具有连接至第二输入端子的栅电极；第八晶体管，连接在第一电源输入端子和第一节点之间，并具有连接至第二节点的栅电极；第九晶体管，连接在第一节点和第二电源输入端子之间并具有连接至第三节点的栅电极；以及第二电容器，连接在第三节点和第四节点之间。
第三节点的电压或第一节点的电压可以作为移位脉冲供应至后一级。
级电路还可以包括第二输出单元，第二输出单元构造为从第五输入端子接收第五时钟信号，从第一电源输入端子接收第一电源，并与第二节点的电压和第四节点的电压对应地将低电平扫描信号输出至第二输出端子。
第五时钟信号可以被设定为通过使第三时钟信号反相获得的信号。
第二输出单元可以包括：第十晶体管，连接在第一电源输入端子和第二输出端子之间并具有连接至第二节点的栅电极；第十一晶体管，连接在第二输出端子和第五输入端子之间并具有连接至第五节点的栅电极；第十二晶体管，连接在第四节点和第五节点之间并具有连接至第五输入端子的栅电极；第三电容器，连接在第五节点和第二输出端子之间；以及第四电容器，连接在第一电源输入端子和第二节点之间。
发明的示例性实施例也公开了一种扫描驱动器。所述扫描驱动器包括：多个级，构造为将低电平第一扫描信号供应至第一扫描线，并将高电平第二扫描信号供应至第二扫描线，其中，第i级(i为自然数)可以包括输入单元，构造为通过使用输入至第一输入端子的移位脉冲或栅极开始脉冲、输入至第二输入端子的第一时钟信号、输入至第三输入端子的第二时钟信号、输入至第一电源输入端子的第一电源以及输入至第二电源输入端子的第二电源来控制第一节点和第二节点的电压；第一输出单元，构造为从第四输入端子接收第三时钟信号、从第二电源输入端子接收第二电源，并与第一节点和第二节点的电压对应地将第二扫描信号输出至第一输出端子；以及第二输出单元，构造为从第五输入端子接收第五时钟信号、从第一电源输入端子接收第一电源，并与第二节点的电压对应地将第一扫描信号输出至第二输出端子。
当第i级被设定为第一级时，可以将栅极开始脉冲输入至第一输入端子，否则，可以从第(i-1)级输入移位脉冲。
第一时钟信号、第二时钟信号、第三时钟信号和第五时钟信号可以具有相同的周期。
第一时钟信号和第二时钟信号可以具有50％的占空比，第二时钟信号可以被设定为通过使第一时钟信号反相获得的信号。
第三时钟信号可以在一个周期的第一时间段期间被设定为高电平，在比第一时间段宽的第二时间段期间被设定为低电平。
第三时钟信号的高电平时间段可以与第一时钟信号的高电平时间段叠置。
第五时钟信号可以设定为通过使第三时钟信号反相获得的信号。
第二时钟信号可以被输入至第(i+1)级电路的第二输入端子，第一时钟信号可以被输入至第(i+1)级电路的第三输入端子，第四时钟信号可以被输入至第(i+1)级电路的第四输入端子，第六时钟信号可以被输入至第(i+1)级电路的第五输入端子。
第四时钟信号可以在一个周期的第一时间段期间被设定为高电平，并在比第一时间段长的第二时间段期间被设定为低电平。
第四时钟信号的高电平时间段可以与第二时钟信号的高电平时间段叠置。
第六时钟信号可以被设定为通过使第四时钟信号反相获得的信号。
第一电源可以设定为栅极截止电压，第二电源可以设定为栅极导通电压。
第一输出单元可以包括：第一晶体管，连接在第四输入端子和第一输出端子之间并具有连接至第一节点的栅电极；第二晶体管，连接在第一输出端子和第二电源输入端子之间并具有连接至第二节点的栅电极；以及第一电容器，连接在第二节点和第一输出端子之间。
输入单元可以包括：第三晶体管，连接在第一电源输入端子和第三节点之间并具有连接至第二输入端子的栅电极；第四晶体管，连接在第三节点和第三输入端子之间并具有连接至第四节点的栅电极；第五晶体管，连接在第四节点和第一输入端子之间并具有连接至第二输入端子的栅电极；第六晶体管，连接在第一电源输入端子和第二节点之间并具有连接至第三节点的栅电极；第七晶体管，连接在第二节点和第二电源输入端子之间并具有连接至第二输入端子的栅电极；第八晶体管，连接在第一电源输入端子和第一节点之间，并具有连接至第二节点的栅电极；第九晶体管，连接在第一节点和第二电源输入端子之间并具有连接至第三节点的栅电极；以及第二电容器，连接在第三节点和第四节点之间。
第三节点的电压或第一节点的电压可以作为移位脉冲被供应至后一级。
第二输出单元可以包括：第十晶体管，连接在第一电源输入端子和第二输出端子之间并具有连接至第二节点的栅电极；第十一晶体管，连接在第二输出端子和第五输入端子之间并具有连接至第五节点的栅电极；第十二晶体管，连接在第四节点和第五节点之间并具有连接至第五输入端子的栅电极；第三电容器，连接在第五节点和第二输出端子之间；以及第四电容器，连接在第一电源输入端子和第二节点之间。
将理解的是前述总体描述和以下具体实施方式均是示例性和说明性的，并意图提供对所要求的发明的进一步说明。
附图说明
附图示出了发明的实施例，并与描述一起用于说明发明的原理，其中，包括附图以提供对发明的进一步理解，附图包含在此说明书中并构成此说明书的一部分。
图1是示出根据发明的示例性实施例的显示装置的示意图。
图2是示出图1中示出的第二扫描驱动器的示意图。
图3是示出图2中示出的级的连接端子的示例性实施例的示图。
图4是示出图3中示出的第i级的示例性实施例的电路图。
图5是示出图4中示出的级的操作过程的波形图。
图6、图7和图8是示出与图5的波形图对应的级的操作过程的示图。
图9a和图9b是示出从图4中示出的级电路输出的移位脉冲的示图。
图10是示出根据发明的另一示例性实施例的显示装置的示意图。
图11是示出图10中示出的扫描驱动器的示意图。
图12是示出图11中示出的级的连接端子的示意性实施例的示图。
图13是示出图12中示出的第i级的示例性实施例的电路图。
图14是示出图13中示出的级的操作过程的波形图。
图15、图16、图17和图18是示出与图14的波形图对应的级的操作过程的示图。
图19a和图19b是示出从图13中示出的级电路输出的移位脉冲的示图。
具体实施方式
在下面的描述中，出于说明的目的，阐述了许多具体细节以提供对各种示例性实施例的彻底理解。然而，明显的是，可以不用这些具体细节来实践各种示例性实施例，或者可以用一种或更多种等同布置来实践各种示例性实施例。在其他情况下，以框图形式示出了公知的结构和装置以避免使各种示例性实施例不必要地模糊。
除非另有说明，示出的示例性实施例将理解为提供各种示例性实施例的变化的细节的示例性特征。因此，除非另有说明，在不脱离公开的示例性实施例的情况下，各种图示的特征、组件、模块、层、膜、面板、区域和/或方面可以另外地组合、分离、互换和/或重新排列。另外，在附图中，为清晰起见并出于描述的目的，可以放大层、膜、面板、区域等的尺寸和相对尺寸。当可以不同地实施示例性实施例时，可以与所描述的顺序不同地执行特定工艺顺序。例如，两个连续描述的工艺可以基本上同时执行，或者以与所描述的顺序相反的顺序执行。此外，同样的附图标记表示同样的元件。
当元件或层被称作“在”另一元件或层“上”、“连接到”或“结合到”另一元件或层时，所述元件或层可以直接在所述另一元件或层上、直接连接到或直接结合到所述另一元件或层，或者可以存在中间元件或中间层。然而，当元件或层被称作“直接在”另一元件或层“上”、“直接连接到”或者“直接结合到”另一元件或层时，不存在中间元件或中间层。为了本公开的目的，“x、y和z中的至少一个”以及“从由x、y和z组成的组中选择的至少一个”可解释为仅x、仅y、仅z或者x、y和z中的两个或更多个的任意组合，诸如以xyz、xyy、yz和zz为例。如在这里使用的，术语“和/或”包括一个或更多个相关所列项的任意和全部组合。
尽管在这里可以使用术语第一、第二等来描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应该被这些术语限制。这些术语用来将一个元件、组件、区域、层和/或部分与另一元件、组件、区域、层和/或部分区分开。因此，在不脱离本公开的教导的情况下，下面讨论的第一元件、第一组件、第一区域、第一层和/或第一部分可以被命名为第二元件、第二组件、第二区域、第二层和/或第二部分。
出于描述的目的，在这里可以使用诸如“在……之下”、“在……下方”、“下面的”、“在……上方”、“上面的”等空间相对术语，从而描述如图中所示的一个元件或特征与另一(其他)元件或特征的关系。空间相对术语意图包含设备在使用、操作和/或制造中的除了在图中描绘的方位之外的不同方位。例如，如果图中的设备被翻转，则描述为“在”其他元件或特征“下方”或“之下”的元件随后将被定位为“在”所述其他元件或特征“上方”。因此，示例性术语“在……下方”可以包含“在……上方”和“在……下方”两种方位。此外，设备可以被另外定位(例如，旋转90度或在其他方位)，如此，相应地解释在这里使用的空间相对描述语。
在这里使用的术语是为了描述具体实施例的目的，并不意图限制。如在这里使用的，除非上下文另有明确指示，否则单数形式“一个(种/者)”和“该(所述)”也意图包括复数形式。此外，术语“包含”及其变型和/或“包括”及其变型用在本说明书中时，说明存在所述的特征、整体、步骤、操作、元件、组件和/或它们的组，但不排除存在或添加一个或更多个其他特征、整体、步骤、操作、元件、组件和/或它们的组。
在下文中，将参照附图详细描述本发明的实施例和本领域技术人员理解本发明的内容必须的任何其它主题。然而，本发明可以以不同的其他形式实施，并且不应被理解为仅限于在这里阐述的实施例。
也就是说，本发明不限在这里描述的实施例，而是可以以其他形式实施。还要注意的是，在本说明书中，“结合/耦合”不仅指一个部件直接结合另一个部件，而且指通过中间组件间接结合另一组件。此外，在附图中，相同或相似的组成元件尽管在不同的附图中示出，但尽可能由相同的附图标记和标志表示。
图1是示出根据发明的示例性实施例的显示装置的示意图。
参照图1，根据发明的示例性实施例的显示装置可以包括像素阵列100、第一扫描驱动器110、第二扫描驱动器120、发光驱动器130、数据驱动器140、时序控制器150和主机系统160。
像素阵列100可以包括连接至数据线d、第一扫描线s1、第二扫描线s2和发光控制线e的多个像素pxl。每个像素pxl可以发射与数据信号对应的预定亮度的光。
每个像素pxl可以包括包含驱动晶体管(未示出)的多个晶体管和有机发光二极管(未示出)。像素pxl可以与供应至第一扫描线s1的第一扫描信号和/或供应至第二扫描线s2的第二扫描信号对应地从数据线d接收数据信号。在供应了数据信号之后，驱动晶体管可以将与数据信号对应的电流供应至有机发光二极管，使得可以从有机发光二极管产生预定亮度的光。可以响应于供应至发光控制线e的发光控制信号来控制像素pxl的发光时间。
此外，像素pxl可以包括n型晶体管(例如，nmos晶体管)和p型晶体管(例如，pmos晶体管)。例如，像素pxl可以实施为包括n型晶体管和p型晶体管的各种形式的电路。
数据驱动器140可以通过使用从时序控制器150输入的图像数据rgb来产生数据信号。通过数据驱动器140产生的数据信号可以被供应至数据线d。数据驱动器140可以实施为目前本领域已知的各种形式的电路。
第一扫描驱动器110可以将第一扫描信号供应至第一扫描线s1。例如，第一扫描驱动器110可以将第一扫描信号顺序地供应至第一扫描线s1。当第一扫描信号被顺序地供应至第一扫描线s1时，各像素pxl中包括的p型晶体管可以按照水平行顺序地导通。第一扫描信号可以被设定为栅极导通电压(例如，低电压)，使得p型晶体管可以导通(on)。第一扫描驱动器110可以实施为目前本领域已知的各种形式的电路。
第二扫描驱动器120可以将第二扫描信号供应至第二扫描线s2。例如，第二扫描驱动器120可以将第二扫描信号顺序地供应至第二扫描线s2。当第二扫描信号被顺序地供应至第二扫描线s2时，各像素pxl中包括的n型晶体管可以按照水平行顺序地导通。第二扫描信号可以被设定为栅极导通电压(例如，高电压)，使得n型晶体管可以导通。下面将给出第二扫描驱动器120的结构的详细描述。
此外，当顺序地供应了第一扫描信号和第二扫描信号时，可以以水平行选择像素pxl，被选择的像素pxl可以供应有数据信号。第一扫描驱动器110和/第二扫描驱动器120可以安装在面板上。即，第一扫描驱动器110和/或第二扫描驱动器120可以通过执行薄膜工艺安装在基底上。
发光驱动器130可以将发光控制信号供应至发光控制线e。例如，发光驱动器130可以将发光控制信号顺序地供应至发光控制线e。当顺序地供应了发光控制信号时，像素pxl可以被顺序地设定为非发射状态。发光控制信号可以被设定为栅极截止电压，使得各像素pxl中包括的晶体管可以截止(off)。发光驱动器130可以实施为目前本领域已知的各种形式的电路。
时序控制器150可以基于图像数据rgb和时序信号将栅极控制信号供应至扫描驱动器110和120，并将数据控制信号供应至数据驱动器140，所述时序信号是从主机系统160输出的诸如垂直同步信号vsync、水平同步信号hsync、数据使能信号de和时钟信号clk等。另外，时序控制器150可以将发光控制信号供应至发光驱动器130。
栅极控制信号可以包括至少一个栅极开始脉冲gsp和至少一个栅极移位时钟gsc。栅极开始脉冲gsp和栅极移位时钟gsc可以以相同的方式或以不同的方式供应至第一扫描驱动器110和第二扫描驱动器120中的每个。
栅极开始脉冲gsp可以控制第一扫描信号和/或第二扫描信号的起始点。栅极移位时钟gsc可以指用于使栅极开始脉冲gsp移位的至少一个时钟信号。
发光控制信号可以包括发射开始脉冲esp和至少一个发射移位时钟esc。发射开始脉冲esp可以控制发光控制信号的起始点。发射移位时钟esc可以指用于使发射开始脉冲esp移位的至少一个时钟信号。
数据控制信号可以包括源开始脉冲ssp、源采样时钟ssc和源输出使能信号soe。源开始脉冲ssp可以控制数据驱动器140的数据采样起始点。源采样时钟ssc可以基于上升沿或下降沿控制数据驱动器140的采样操作。源输出使能信号soe可以控制数据驱动器140的输出时序。
主机系统160可以通过预定的接口将图像数据rgb供应至时序控制器150。此外，主机系统160可以将诸如垂直同步信号vsync、水平同步信号hsync、数据使能信号de和时钟信号clk的时序信号供应至时序控制器150。
图2是示出图1中示出的第二扫描驱动器的示意图。在图2中，假设第二扫描驱动器120中包括n(n为自然数)个级st。
参照图2，根据发明的示例性实施例的第二扫描驱动器120可以包括多个级st1至stn。级st1至stn中的每个级可以连接至第二扫描线s21至s2n中的一条。级st1至stn可以与栅极开始脉冲gsp对应地将第二扫描信号供应至第二扫描线s21至s2n。第i(i为等于或大于1且等于或小于n的自然数)级sti可以连接至第i条第二扫描线s2i以将第二扫描信号供应至第i条第二扫描线s2i。
第一级st1可以响应于栅极开始脉冲gsp将第二扫描信号供应至连接至其的第二扫描线s21。剩余的级st2至stn中的每个级可以响应于从前一级供应的移位脉冲shp将第二扫描信号供应至连接至其的第二扫描线s2。例如，第i级sti可以响应于栅极开始脉冲gsp或从第(i-1)级sti-1供应的移位脉冲shp，将第二扫描信号供应至连接至其的第二扫描线s2i。
级st1至stn中的每个级可以接收供应至第二扫描驱动器120的第一时钟信号clk1、第二时钟信号clk2、第三时钟信号clk3和第四时钟信号clk4中的三个时钟信号。
例如，奇数级st1、st3……中的每个级可以被供应第一时钟信号clk1、第二时钟信号clk2和第三时钟信号clk3，偶数级st2、st4……中的每个级可以被供应第一时钟信号clk1、第二时钟信号clk2和第四时钟信号clk4。即，第三时钟信号clk3可以被供应至奇数级st1、st3……中的每个级，第四时钟信号clk4可以被供应至偶数级st2、st4……中的每个级。
第一时钟信号clk1至第四时钟信号clk4可以是方波信号，并可以被设定为具有相同的周期，其中，如图5中所示，在每个方波信号中，高电平和低电平重复。
第一时钟信号clk1和第二时钟信号clk2中的每个可以被设定为具有两个(2个)水平时间段2h的周期。第一时钟信号clk1可以被设定为使得在一个周期期间高电平和低电平可以具有相同的宽度。例如，第一时钟信号clk1可以被设定为在一个周期的第一水平时间段期间为高电平电压，在所述一个周期的第二水平时间段期间为低电平电压(即，占空比可以被设定为50％)。第二时钟信号clk2可以被设定为通过使第一时钟信号clk1反相得到的信号。
第三时钟信号clk3和第四时钟信号clk4中的每个可以被设定为具有两个(2个)水平时间段2h的周期。第三时钟信号clk3可以被设定为使得在一个周期期间高电平和低电平可以具有不同的宽度。例如，第三时钟信号clk3可以被设定为在一个周期的第十时间段期间为高电平电压，在除了第十时间段之外的第十一时间段期间为低电平电压。第十一时间段可以被设定为比第十时间段宽。第三时钟信号clk3的高电平可以与第一时钟信号clk1的高电平叠置。
第四时钟信号clk4可以被设定为使得在一个周期期间高电平和低电平可以具有不同的宽度。例如，第四时钟信号clk4可以被设定为在一个周期的第十时间段期间为高电平电压，在除了第十时间段之外的第十一时间段期间为低电平电压。此外，第四时钟信号clk4的高电平可以与第二时钟信号clk2的高电平叠置。
图3是示出图2中示出的级的连接端子的示例性实施例的示图。为便于说明，图3示出第i级sti。
参照图3，根据发明的示例性实施例的第i级sti可以包括第一输入端子1121、第二输入端子1122、第三输入端子1123、第四输入端子1124、第一输出端子1125、第一电源输入端子1126和第二电源输入端子1127。
第一输入端子1121可以从第(i-1)级sti-1接收移位脉冲shp。当第i级sti被设定为第一级st1时，第一输入端子1121可以接收栅极开始脉冲gsp。
第二输入端子1122可以接收第一时钟信号clk1。在此情况下，第二时钟信号clk2可以被供应至第(i-1)级sti-1的第二输入端子1122。
第三输入端子1123可以接收第二时钟信号clk2。在此情况下，第一时钟信号clk1可以被供应至第(i-1)级sti-1的第三输入端子1123。
即，第一时钟信号clk1可以被供应至奇数级st1、st3……中的每个级的第二输入端子1122；第二时钟信号clk2可以被供应至奇数级st1、st3……中的每个级的第三输入端子1123；第二时钟信号clk2可以被供应至偶数级st2、st4……中的每个级的第二输入端子1122；第一时钟信号clk1可以被供应至偶数级st2、st4……中的每个级的第三输入端子1123。
第四输入端子1124可以被供应有第三时钟信号clk3。在此情况下，第四时钟信号clk4可以被供应至第(i-1)级sti-1的第四输入端子1124。
第一输出端子1125可以输出第i级sti的第二扫描信号ss2i。输出至第一输出端子1125的第二扫描信号ss2i可以被供应至第i条第二扫描线s2i。
第一电源输入端子1126可以连接至第一电源vgh，第二电源输入端子1127可以连接至第二电源vgl。第一电源vgh可以被设定为栅极截止电压，第二电源vgl可以被设定为栅极导通电压。栅极截止电压可以指使第i级sti中包括的晶体管截止的电压，栅极导通电压可以指使第i级sti中包括的晶体管导通的电压。第一电源vgh可被设定为比第二电源vgl高的电压。
另外，在发明的示例性实施例中，第一时钟信号clk1至第四时钟信号clk4中的每个的高电平可以被设定为栅极截止电压(例如，第一电源vgh)，第一时钟信号clk1至第四时钟信号clk4中的每个的低电平可以被设定为栅极导通电压(例如，第二电源vgl)。
图4是示出图3中示出的第i级sti的示例性实施例的电路图。为便于说明，假设在设定为低电平时供应第一时钟信号clk1和第二时钟信号clk2，在设定为高电平时供应第三时钟信号clk3和第四时钟信号clk4。并且假设当设定为低电平时也供应栅极开始脉冲gsp和移位脉冲shp。
参照图4，根据发明的示例性实施例的级sti可以包括输入单元300和第一输出单元200。
第一输出单元200可以连接至第一节点n1、第二节点n2、第四输入端子1124和第二电源输入端子1127。第一输出单元200可以与第一节点n1和第二节点n2的电压对应地将第二扫描信号ss2i供应至第一输出端子1125。第一输出单元200可以包括第一晶体管m1、第二晶体管m2和第一电容器c1。
第一晶体管m1的第一电极可以连接至第四输入端子1124，其第二电极可以连接至第一输出端子1125。此外，第一晶体管m1的栅电极可以连接至第一节点n1。第一晶体管m1可以与第一节点n1的电压对应地控制第四输入端子1124和第一输出端子1125之间的电连接。
第二晶体管m2的第一电极可以连接至第一输出端子1125，其第二电极可以连接至第二电源输入端子1127。此外，第二晶体管m2的栅电极可以连接至第二节点n2。第二晶体管m2可以与第二节点n2的电压对应地控制第一输出端子1125和第二电源输入端子1127之间的电连接。
第一电容器c1可以连接在第二节点n2和第一输出端子1125之间。第一电容器c1可以存储第二节点n2和第一输出端子1125之间的电压。
输入单元300可以连接至第一输入端子1121、第二输入端子1122、第三输入端子1123、第一电源输入端子1126和第二电源输入端子1127。输入单元300可以控制第一节点n1和第二节点n2的电压。输入单元300可以包括第三晶体管m3、第四晶体管m4、第五晶体管m5、第六晶体管m6、第七晶体管m7、第八晶体管m8、第九晶体管m9和第二电容器c2。
第三晶体管m3的第一电极可以连接至第一电源输入端子1126，其第二电极可以连接至第三节点n3。此外，第三晶体管m3的栅电极可以连接至第二输入端子1122。第三晶体管m3可以在第一时钟信号clk1被供应至第二输入端子1122时导通以将第一电源输入端子1126和第三节点n3彼此电连接。
第四晶体管m4的第一电极可以连接至第三节点n3，其第二电极可以连接至第三输入端子1123。此外，第四晶体管m4的栅电极可以连接至第四节点n4。第四晶体管m4可以与第四节点n4的电压对应地控制第三节点n3和第三输入端子1123之间的电连接。
第五晶体管m5的第一电极可以连接至第四节点n4，其第二电极可以连接至第一输入端子1121。此外，第五晶体管m5的栅电极可以连接至第二输入端子1122。第五晶体管m5可以在第一时钟信号clk1被供应至第二输入端子1122时导通以将第四节点n4和第一输入端子1121彼此电连接。
第六晶体管m6的第一电极可以连接至第一电源输入端子1126，其第二电极可以连接至第二节点n2。此外，第六晶体管m6的栅电极可以连接至第三节点n3。第六晶体管m6可以与第三节点n3的电压对应地控制第一电源输入端子1126和第二节点n2之间的电连接。
第七晶体管m7的第一电极可以连接至第二节点n2，其第二电极可以连接至第二电源输入端子1127。此外，第七晶体管m7的栅电极可以连接至第二输入端子1122。第七晶体管m7可以在第一时钟信号clk1被供应至第二输入端子1122时导通以控制第二节点n2和第二电源输入端子1127之间的电连接。此外，即使供应了第一时钟信号clk1，第七晶体管m7也可以与第二节点n2的电压对应地保持截止状态。下面将给出对其的详细描述。
第八晶体管m8的第一电极可以连接至第一电源输入端子1126，其第二电极可以连接至第一节点n1。此外，第八晶体管m8的栅电极可以连接至第二节点n2。第八晶体管m8可以与第二节点n2的电压对应地控制第一电源输入端子1126和第一节点n1之间的电连接。
第九晶体管m9的第一电极可以连接至第一节点n1，其第二电极可以连接至第二电源输入端子1127。此外，第九晶体管m9的栅电极可以连接至第三节点n3。第九晶体管m9可以与第三节点n3的电压对应地控制第一节点n1和第二电源输入端子1127之间的电连接。
第二电容器c2可以连接在第三节点n3和第四节点n4之间。第二电容器c2可以存储第三节点n3和第四节点n4之间的电压。
图5是示出图4中示出的级的操作过程的波形图。此外，图6至图8是示出级的与图5的波形图对应的操作过程的示图。在下文中，为便于说明，假设第i级sti是第一级。
参照图4和图5，在第一时间段t1期间，可以供应栅极开始脉冲gsp和第一时钟信号clk1(即，栅极开始脉冲gsp和第一时钟信号clk1可以设定为低电平)。
当供应了第一时钟信号clk1时，如图6所示，第三晶体管m3和第五晶体管m5可以导通。此外，当供应了第一时钟信号clk1时，第七晶体管m7可以与第二节点n2的电压对应地导通或截止。例如，在第一时间段t1之前，可以将第二节点n2设定为第二电源vgl的电压，并且第七晶体管m7可以保持截止状态。
当第三晶体管m3导通时，可以将第一电源vgh的电压供应至第三节点n3。当第一电源vgh的电压被供应至第三节点n3时，第六晶体管m6和第九晶体管m9可以截止。
当第五晶体管m5导通时，可以将栅极开始脉冲gsp供应至第四节点n4。当栅极开始脉冲gsp被供应至第四节点n4时，第四晶体管m4可以导通。第二电容器c2可以存储与第四晶体管m4的导通状态对应的电压。
当第四晶体管m4导通时，第三输入端子1123和第三节点n3可以电连接。由于第二时钟信号clk2未被供应至第三输入端子1123(即，高电平电压被供应至第三输入端子1123)，因此第三节点n3的电压可以稳定地保持第一电源vgh的电压。
第二节点n2可以通过在第一时间段t1之前充到第一电容器c1的电压而保持低电平电压(例如，第二电源vgl)。因此，第八晶体管m8和第二晶体管m2可以在第一时间段t1期间导通。
当第八晶体管m8导通时，可以将第一电源vgh的电压供应至第一节点n1，从而使第一晶体管m1截止。当第二晶体管m2导通时，可以将第二电源vgl的电压供应至第一输出端子1125。因此，第一输出端子1125在第一时间段t1期间可以保持低电平电压(即，可以不供应第二扫描信号ss2i)。
可以在第二时间段t2期间供应第二时钟信号clk2。可以在第二时间段t2的一部分期间供应第三时钟信号clk3。可以同步供应第二时钟信号clk2和第三时钟信号clk3。
如图7中所示，第四晶体管m4可以与在第一时间段t1期间充到第二电容器c2中的电压对应地保持导通状态。因此，可以将供应至第三输入端子1123的第二时钟信号clk2供应至第三节点n3。当第二时钟信号clk2被供应至第三节点n3时，第六晶体管m6和第九晶体管m9可以导通。
当第六晶体管m6导通时，可以将第一电源vgh的电压供应至第二节点n2，使得第八晶体管m8和第二晶体管m2可以截止。当第九晶体管m9导通时，可以将第二电源vgl的电压供应至第一节点n1，使得第一晶体管m1可以导通。
当第一晶体管m1导通时，可以将供应至第四输入端子1124的第三时钟信号clk3的高电平电压供应至第一输出端子1125。可以将供应至第一输出端子1125的第三时钟信号clk3的高电平电压供应至第二扫描信号ss2i。
在第三时间段t3期间可以供应第一时钟信号clk1。当供应了第一时钟信号clk1时，如图8中所示，第三晶体管m3、第五晶体管m5和第七晶体管m7可以导通。
当第三晶体管m3导通时，可以将第一电源vgh的电压供应至第三节点n3。当第一电源vgh的电压被供应至第三节点n3时，第六晶体管m6和第九晶体管m9可以截止。
当第五晶体管m5导通时，第一输入端子1121和第四节点n4可以电连接。由于未供应栅极开始脉冲gsp，因此可以将第一输入端子1121设定为高电平电压，使得也可以将第四节点n4设定为高电平电压。当第四节点n4被设定为高电平电压时，第四晶体管m4可以截止。第二电容器c2可以存储与第四晶体管m4的截止状态对应的电压。
当第七晶体管m7导通时，可以将第二电源vgl的电压供应至第二节点n2。当第二电源vgl的电压被供应至第二节点n2时，第八晶体管m8和第二晶体管m2可以导通。
当第八晶体管m8导通时，可以将第一电源vgh的电压供应至第一节点n1，使得第一晶体管m1可以截止。当第二晶体管m2导通时，可以将第二电源vgl的电压供应至第一输出端子1125。
当第二电源vgl被供应至第一输出端子1125时，可以通过第一电容器c1的耦合使第二节点n2的电压下降，使得第二晶体管m2可以稳定地保持导通状态。
根据发明的示例性实施例的级可以在重复上述过程时将第二扫描信号ss2供应至第二扫描线s2。此外，根据发明，可以将第三时钟信号clk3(或第四时钟信号clk4)的高电平供应为第二扫描信号ss2。因此，可以通过控制第三时钟信号clk3(或第四时钟信号clk4)的高电平的宽度来控制第二扫描信号ss2的宽度。
根据发明的示例性实施例，如图9a和图9b中所示，可以将第一节点n1或第三节点n3的电压作为移位脉冲shp供应至后一级。从第i级sti接收移位脉冲shp的第(i+1)级sti+1可以供应与供应至第二输入端子1122的第二时钟信号clk2、供应至第三输入端子1123的第一时钟信号clk1和供应至第四输入端子1124的第四时钟信号clk4对应的第二扫描信号。
图10是示出根据发明的另一示例性实施例的显示装置的示意图。在对图10的描述中，将为与图1中的组成相同的组成赋予相同的附图标记，将省略其详细描述。
参照图10，根据发明的另一示例性实施例的显示装置可以包括像素阵列100、扫描驱动器110'、发光驱动器130、数据驱动器140、时序控制器150和主机系统160。
扫描驱动器110'可以将第一扫描信号供应至第一扫描线s1，并将第二扫描信号供应至第二扫描线s2。当第一扫描信号被顺序地供应至第一扫描线s1时，各像素pxl中包括的p型晶体管可以在水平行中顺序地导通。当第二扫描信号被顺序地供应至第二扫描线s2时，各像素pxl中包括的n型晶体管可以在水平行中顺序地导通。
扫描驱动器110'可以包括用于产生第一扫描信号和第二扫描信号的多个级(未示出)。即，在发明的另一示例性实施例中，扫描驱动器110'中包括的级可以产生第一扫描信号和第二扫描信号，从而使扫描驱动器110'的安装面积和制造成本最小化。
图11是示出图10中示出的扫描驱动器的示意图。假设图11中的扫描驱动器110'中包括n个级st1至stn。
参照图11，根据发明的示例性实施例的扫描驱动器110'可以包括多个级st1至stn。级st1至stn中的每个级可以将第一扫描信号供应至第一扫描线s11至s1n，并将第二扫描信号供应至第二扫描线s21至s2n。
此外，图11示出了级st1至stn中的每个级连接至设置在同一水平行上的第一扫描线s1和第二扫描线s2。然而，发明不限于此。例如，根据像素pxl的电路结构，连接至级st1和stn的第一扫描线s1和第二扫描线s2可以分别设置在不同的水平行上。
第一级st1可以与栅极开始脉冲gsp对应地将第一扫描信号供应至连接至第一级st1的第一扫描线s11，并将第二扫描信号供应至第二扫描线s21。剩余的级st2至stn中的每个级可以与从前一级供应的移位脉冲shp对应地，将第一扫描信号供应至第一扫描线(第一扫描线s12至s1n中的一条)以及将第二扫描信号供应至连接至所述级的第二扫描线(第二扫描线s22至s2n中的一条)。
级st1至stn中的每个级可以供应有在供应至扫描驱动器110'的第一时钟信号clk1、第二时钟信号clk2、第三时钟信号clk3、第四时钟信号clk4、第五时钟信号clk5和第六时钟信号clk6中的四个时钟信号。
例如，奇数级st1、st3…..中的每个级可以供应第一时钟信号clk1、第二时钟信号clk2、第三时钟信号clk3和第五时钟信号clk5，偶数级st2、st4……中的每个级可以供应第一时钟信号clk1、第二时钟信号clk2、第四时钟信号clk4和第六时钟信号clk6。即，第三时钟信号clk3和第五时钟信号clk5可以供应至奇数级st1、st3…..中的每个级，第四时钟信号clk4和第六时钟信号clk6可以供应至偶数级st2、st4……中的每个级。
第一时钟信号clk1至第六时钟信号clk6可以是方波信号，并可以被设定为具有相同的周期，其中，如图14中所示，在每个方波信号中，高电平和低电平重复。
第一时钟信号clk1和第二时钟信号clk2中的每个可以设定为具有两个(2个)水平时间段2h的周期。第一时钟信号clk1可以设定为使得高电平和低电平在一个周期期间可以具有相同的宽度。例如，第一时钟信号clk1可以设定为在一个周期的第一水平时间段期间为高电平电压，并在所述一个周期的第二水平时间段期间为低电平电压。第二时钟信号clk2可以设定为通过使第一时钟信号clk1反相获得的信号。
第三时钟信号clk3和第四时钟信号clk4中的每个可以设定为具有两个(2个)水平时间段2h的周期。第三时钟信号clk3可以设定为使得高电平和低电平在一个周期具有不同的宽度。例如，第三时钟信号clk3可以设定为在一个周期的第十时间段期间为高电平电压，并在一个周期的除了第十时间段之外的第十一时间段为低电平电压。第十一时间段可以设定为比第十时间段宽。第三时钟信号clk3的高电平可以与第一时钟信号clk1的高电平叠置。第五时钟信号clk5可以设定为通过使第三时钟信号clk3反相获得的信号。
第四时钟信号clk4可以设定为使得高电平和低电平在一个周期的时间段具有不同的宽度。例如，第四时钟信号clk4可以设定为在一个周期的第十时间段期间为高电平电压，并在一个周期的除了第十时间段之外的第十一时间段期间为低电平电压。此外，第四时钟信号clk4的高电平可以与第二时钟信号clk2的高电平叠置。第六时钟信号clk6可以设定为通过使第四时钟信号clk4反相获得的信号。
图12是示出图11中示出的级的连接端子的示例性实施例的示图。为便于说明，图12示出第i级sti。此外，在图12的描述中，将为与图3中的组成相同的组成赋予相同的附图标记。
参照图12，根据发明的示例性实施例的级sti可以包括第一输入端子1121、第二输入端子1122、第三输入端子1123、第四输入端子1124、第五输入端子1128、第一输出端子1125、第二输出端子1129、第一电源输入端子1126和第二电源输入端子1127。
第一输入端子1121可以供应有来自第(i-1)级sti-1的移位脉冲shp。当第i级sti设定为第一级st1时，第一输入端子1121可以供应有栅极开始脉冲gsp。
第二输入端子1122可以供应有第一时钟信号clk1。在此情况下，第二时钟信号clk2可以被供应至第(i-1)级sti-1的第二输入端子1122。
第三输入端子1123可以供应有第二时钟信号clk2。在此情况下，第一时钟信号clk1可以供应至第(i-1)级sti-1的第三输入端子1123。
即，第一时钟信号clk1可以被供应至奇数级st1、st3……中的每个级的第二输入端子1122，第二时钟信号clk2可以被供应至奇数级st1、st3……中的每个级的第三输入端子1123。第二时钟信号clk2可以被供应至偶数级st2、st4……中的每个的第二输入端子1122，第一时钟信号clk1可以被供应至偶数级st2、st4……中的每个级的第三输入端子1123。
第四输入端子1124可以被供应有第三时钟信号clk3。在此情况下，第四时钟信号clk4可以被供应至第(i-1)级sti-1的第四输入端子1124。
第五输入端子1128可以被供应有第五时钟信号clk5。在此情况下，第六时钟信号clk6可以被供应至第(i-1)级sti-1的第五输入端子1128。
第一输出端子1125可以输出第i级sti的第二扫描信号ss2i。
第二输出端子1129可以输出第i级sti的第一扫描信号ss1i。
第一电源输入端子1126可以连接至第一电源vgh，第二电源输入端子1127可以连接至第二电源vgl。
图13是示出图12中示出的第i级sti的示例性实施例的电路图。在图13的描述中，与图4中的组成相同的组成将被赋予相同的附图标记，并将省略对其的详细描述。
参照图13，根据发明的示例性实施例的第i级sti可以包括输入单元300、第一输出单元200和第二输出单元400。
第二输出单元400可以连接至第一电源输入端子1126、第五输入端子1128、第二节点n2和第四节点n4。第二输出单元400可以与供应至第五输入端子1128的第五时钟信号clk5和第二节点n2的电压对应地将第一扫描信号ss1i供应至第二输出端子1129。第二输出单元400可以包括第十晶体管m10、第十一晶体管m11、第十二晶体管m12、第三电容器c3和第四电容器c4。
第十晶体管m10的第一电极可以连接至第一电源输入端子1126，其第二电极可以连接至第二输出端子1129。此外，第十晶体管m10的栅电极可以连接至第二节点n2。第十晶体管m10可以与第二节点n2的电压对应地控制第一电源输入端子1126和第二输出端子1129之间的连接。
第十一晶体管m11的第一电极可以连接至第二输出端子1129，其第二电极可以连接至第五输入端子1128。此外，第十一晶体管m11的栅电极可以连接至第五节点n5。第十一晶体管m11可以与第五节点n5的电压对应地控制第二输出端子1129和第五输入端子1128之间的连接。
第十二晶体管m12可以连接在第四节点n4和第五节点n5之间。此外，第十二晶体管m12的栅电极可以连接至第五输入端子1128。第十二晶体管m12可以在第五时钟信号clk5被供应至第五输入端子1128时导通，以电连接第四节点n4和第五节点m5。
第三电容器c3可以连接在第五节点n5和第二输出端子1129之间。第三电容器c3可以存储第五节点n5和第二输出端子1129之间的电压。
第四电容器c4可以连接在第二节点n2和第一电源输入端子1126之间。第四电容器c4可以存储与第二节点n2对应的电压。
图14是示出图13中示出的级的操作过程的波形图。此外，图15至图18是示出与图14的波形图对应的级的操作过程的示图。在下文中，为便于说明，假设第i级sti是第一级。此外，假设在第五时钟信号clk5和第六时钟信号clk6设定为低电平时供应第五时钟信号clk5和第六时钟信号clk6。
参照图13和图14，在第一时间段t1期间，可以供应栅极开始脉冲gsp、第一时钟信号clk1和第六时钟信号clk6。
当供应了第一时钟信号clk1时，如图15中所示，第三晶体管m3和第五晶体管m5可以导通。此外，当供应了第一时钟信号clk1时，第七晶体管m7可以与第二节点n2的电压对应地导通或截止。
当第三晶体管m3导通时，可以将第一电源vgh的电压供应至第三节点n3。当第一电源vgh的电压被供应至第三节点n3时，第六晶体管m6和第九晶体管m9可以截止。
当第五晶体管m5导通时，可以将栅极开始脉冲gsp供应至第四节点n4。当栅极开始脉冲gsp被供应至第四节点n4时，第四晶体管m4可以导通。第二电容器c2可以存储与第四晶体管m4的导通状态对应的电压。
当第四晶体管m4导通时，第三输入端子1123和第三节点n3可以电连接。由于第二时钟信号clk2未供应至第三输入端子1123(即，可以将高电平电压供应至第三输入端子1123)，因此第三节点n3的电压可以稳定地保持第一电源vgh的电压。
第二节点n2可以通过第一电容器c1在第一时间段t1之前充入的电压保持低电平电压(例如，第二电源vgl)。因此，在第一时间段t1期间，第二晶体管m2、第八晶体管m8和第十晶体管m10可以导通。
当第八晶体管m8导通时，可以将第一电源vgh的电压供应至第一节点n1，使得第一晶体管m1可以截止。当第二晶体管m2导通时，可以将第二电源vgl的电压供应至第一输出端子1125。因此，第一输出端子1125在第一时间段t1期间可以保持低电平电压(即，可以不供应第二扫描信号ss2i)。
当第十晶体管m10导通时，可以将第一电源vgh的电压供应至第二输出端子1129。因此，第二输出端子1129在第一时间段t1期间可以保持高电平电压(即，可以不供应第一扫描信号ss1i)。第十一晶体管m11在第一时间段t1期间可以与充入第三电容器c3中的电压对应地保持截止状态。
在第二时间段t2期间可以供应第二时钟信号clk2。此外，在第二时间段t2的一部分期间，可以供应第三时钟信号clk3和第五时钟信号clk5。可以将第五时钟信号clk5设定为通过使第三时钟信号clk3反相得到的信号。此外，可以同步地供应第二时钟信号clk2、第三时钟信号clk3和第五时钟信号clk5。
可以将第四节点n4设定为与在第一时间段t1期间充入第二电容器的电压对应的低电平电压。因此，如图16中所示，第四晶体管m4在第二时间段t2期间可以保持导通状态。当第四晶体管m4保持导通状态时，可以将供应至第三输入端子1123的第二时钟信号clk2供应至第三节点n3。当第二时钟信号clk2被供应至第三节点n3时，第六晶体管m6和第九晶体管m9可以导通。
当第六晶体管m6导通时，可以将第一电源vgh的电压供应至第二节点n2。因此，第二晶体管m2、第八晶体管m8和第十晶体管m10可以截止。当第九晶体管m9导通时，可以将第二电源vgl的电压供应至第一节点n1，使得第一晶体管m1可以导通。
当第一晶体管m1导通时，可以将供应至第四输入端子1124的第三时钟信号clk3的高电平电压供应至第一输出端子1125。可以将供应至第一输出端子1125的第三时钟信号clk3的高电平电压供应至第二扫描信号ss2i。
当供应了第五时钟信号clk5时，第十二晶体管m12可以导通。当第十二晶体管m12导通时，可以将第四节点n4的低电平电压供应至第五节点n5，使得第十一晶体管m11可以导通。第三电容器c3可以存储与第十一晶体管m11的导通状态对应的电压。
当第十一晶体管m11导通时，可以将第五时钟信号clk5的低电平电压供应至第二输出端子1129。可以将供应至第二输出端子1129的第五时钟信号clk5的低电平电压供应至第一扫描信号ss1i。当第五时钟信号clk5被供应至第二输出端子1129时，第五节点n5的电压可以通过第三电容器c3的耦合而下降。因此，当第一扫描信号ss1i被供应至第二输出端子1129时，第十一晶体管m11可以稳定地保持导通状态。
可以在第三时间段t3期间供应第一时钟信号clk1。当供应了第一时钟信号clk1时，第三晶体管m3、第五晶体管m5和第七晶体管m7可以如图17中所示的导通。
当第三晶体管m3导通时，可以将第一电源vgh的电压供应至第三节点n3。当第一电源vgh的电压被供应至第三节点n3时，第六晶体管m6和第九晶体管m9可以截止。
当第五晶体管m5导通时，第一输入端子1121和第四节点n4可以电连接。由于未供应栅极开始脉冲gsp，因此可以将第一输入端子1121设定为高电平电压，使得第四节点n4也可以被设定为高电平电压。当第四节点n4被设定为高电平电压时，第四晶体管m4可以截止。第二电容器c2可以存储与第四晶体管m4的截止状态对应的电压。
当第七晶体管m7导通时，可以将第二电源vgl的电压供应至第二节点n2。当第二电源vgl的电源被供应至第二节点n2时，第二晶体管m2、第八晶体管m8和第十晶体管m10可以导通。
当第八晶体管m8导通时，可以将第一电源vgh的电压供应至第一节点n1，使得第一晶体管m1可以截止。当第二晶体管m2导通时，可以将第二电源vgl的电压供应至第一输出端子1125。
当第二电源vgl被供应至第一输出端子1125时，第二节点n2的电压可以通过第一电容器c1的耦合而下降，因而第二晶体管m2可以稳定地保持导通状态。
当第十晶体管m10导通时，可以将第一电源vgh的电压供应至第二输出端子1129。可以将与第十晶体管的导通状态对应的电压存储在第四电容器c4中。
第十一晶体管m11在第三时间段t3期间可以与第三电容器c3的电压对应地保持导通状态。当第十一晶体管m11导通时，第二输出端子1129和第五输入端子1128可以电连接。由于高电平电压被供应至第五输入端子1128，因此第二输出端子1129可以稳定地保持第一电源vgh的电压。
在第四时间段t4期间可以供应第五时钟信号clk5。如图18所示，当供应了第五时钟信号clk5时，第十二晶体管m12可以导通。当第十二晶体管m12导通时，可以将第四节点n4的高电平电压供应至第五节点n5，因而第十一晶体管m11可以截止。第十晶体管m10可以与存储在第四电容器c4中的电压对应地保持导通状态。
根据发明的级通过重复上述过程可以将第一扫描信号ss1供应至第一扫描线s1，并将第二扫描信号ss2供应至第二扫描线s2。
根据发明的示例性实施例，如图19a和图19b中所示，可以将第一节点n1或第三节点n3的电压作为移位脉冲shp供应至后一级。从第i级sti接收移位脉冲shp的第(i+1)级sti+1可以与供应至第二输入端子1122的第二时钟信号clk2、供应至第三输入端子1123的第一时钟信号clk1、供应至第四输入端子1124的第四时钟信号clk4和供应至第五输入端子1128的第六时钟信号clk6对应地输出第一扫描信号和第二扫描信号。
根据与发明的示例性实施例一致的级电路以及使用所述级电路的扫描驱动器，可以通过使用级来供应高电平扫描信号。具体地，发明的级可以通过使用时钟信号来控制扫描信号的宽度。
此外，根据发明的另一示例性实施例，可以通过使用单个级来同步提供高电平扫描信号和低电平扫描信号。因此，可以使级的安装区域最小化并可以降低制造成本。
虽然已经参照发明的示例性实施例具体地示出并描述了发明，但是将理解的是公开不限于所公开的示例性实施例。此外，本领域技术人员将理解的是在不脱离如权利要求所阐述的公开的精神和范围的情况下，可以做出形式和细节上的各种改变。
发明的范围不应该受限于在说明书的详细描述中描述的细节，而应该由权利要求限定。此外，从权利要求及其等同物的含义和范围得出的全部改变或修改应该被理解为包括在发明的范围内。