选通驱动器电路以及使用该选通驱动器电路的显示装置的制作方法

本公开涉及一种设置在与显示输入图像的有源区域的电路元件相同的基板上的选通驱动器电路以及使用该选通驱动器电路的显示装置。

背景技术：

根据发射层的材料，电致发光显示器被分类为无机电致发光显示器和有机电致发光显示器。有源矩阵有机发光二极管(oled)显示器包括能够自己发射光的多个oled并且具有诸如快速响应时间、高发射效率、高亮度、宽视角等的许多优点。

oled显示器使用诸如oled的自发射元件来再现输入图像。oled包括阳极、阴极以及在阳极和阴极之间的有机化合物层。有机化合物层通常包括空穴注入层hil、空穴传输层htl、发射层eml、电子传输层etl和电子注入层eil。当电源电压被施加到阳极和阴极时，穿过空穴传输层htl的空穴和穿过电子传输层etl的电子移动到发射层eml并复合，从而形成激子。结果，发射层eml通过激子而生成可见光。

平板显示器的驱动器电路包括用于向数据线供应数据信号的数据驱动器电路、用于向选通线(或称为“扫描线”)供应选通信号(或称为“扫描信号”)的选通驱动器电路等。选通驱动器电路可直接形成在与构成屏幕的有源区域的电路元件相同的基板上。有源区域的电路元件构成像素电路，该像素电路形成在由像素阵列的数据线和选通线按照矩阵限定的各个像素。有源区域的电路元件和选通驱动器电路各自包括多个晶体管。以下，与有源区域的电路元件一起直接形成在显示面板的基板上的选通驱动器电路被称为“gip电路”。

数字平板显示器通常使用逐行扫描方法来将数据写到像素。逐行扫描方法在一个帧周期的垂直有效时间内将数据依次写到有源区域的所有行。例如，在逐行扫描方法将数据同时写到第一行的像素之后，逐行扫描方法将数据同时写到第二行的像素，然后将数据同时写到第三行的像素。因此，逐行扫描方法将数据依次写到显示面板的所有行的像素。为了实现逐行扫描方法，gip电路使用移位寄存器使输出移位，并且将选通信号依次供应给选通线。

各个像素包括具有不同颜色的多个子像素以用于颜色实现，并且各个子像素包括用作开关元件或驱动元件的晶体管。晶体管可被实现为薄膜晶体管(tft)。gip电路将选通信号供应给形成在各个像素中的晶体管的栅极以使晶体管导通或截止。

有源区域的各个像素电路包括多个晶体管。具有不同波形的选通信号可被施加到多个晶体管。显示装置需要与施加到像素电路的选通信号的数量一样多的gip电路。各个gip电路包括移位寄存器，并且需要接收用于控制移位寄存器的起始脉冲、时钟等的线。

具有不同相位的两个或更多个选通信号可被施加到像素电路。当生成具有另一选通信号的反转的相位的选通信号时，反相器电路连接到gip电路的输出节点并且将gip电路的输出信号反转。例如，当扫描信号和发射信号(以下称为“em信号”)被施加到像素电路时，gip电路包括生成扫描信号的第一gip电路以及输出em信号的第二gip电路和反相器。gip电路被设置在显示面板的基板上显示图像的有源区域外侧的边框区域中。由于随着gip电路的尺寸增大，占据显示面板的边框区域的尺寸增大，所以无法实现窄边框。

需要根据驱动像素的方法在垂直有效时间内不规则地改变选通信号的移位。在这种情况下，现有gip电路的移位寄存器根据具有预定周期的时钟定时来生成输出。因此，不管时钟定时如何，难以使用逐行扫描方法以外的输出方法在垂直有效时间内将选通信号输出到显示面板的任何行。

技术实现要素：

因此，本公开的实施方式涉及一种基本上消除了由于现有技术的限制和不足而导致的一个或更多个问题的选通驱动器电路和使用该选通驱动器电路的显示装置。

本公开的目的在于提供一种能够改变在逐行扫描处理期间将选通信号输出到显示面板的任何行的方法的选通驱动器电路以及使用该选通驱动器电路的显示装置。

附加特征和方面将在随后的说明书中阐述，并且将从该说明书部分地显而易见，或者可通过对这里提供的本发明的概念的实践而得知。可通过所撰写的说明书及其权利要求书以及附图中具体指出的结构来实现和获得本发明的概念的其它特征和方面。

为了实现本发明的概念的这些和其它方面，如具体实现和广义描述的，一种选通驱动器电路包括：第一晶体管，其被配置为响应于时钟将起始信号供应给q节点；第二晶体管，其被配置为响应于时钟调节第一晶体管的选通电压；第三晶体管，其被配置为响应于起始信号调节第二晶体管的选通电压；第四晶体管，其根据q节点的电压而导通并被配置为改变qb节点的电压；第五晶体管，其被配置为响应于第一行控制信号来切换第一晶体管与q节点之间的电流路径；第六晶体管，其根据q节点的电压而导通并被配置为将栅极截止电压供应给输出节点；第七晶体管，其根据qb节点的电压而导通并被配置为将栅极导通电压供应给输出节点；第八晶体管，其被配置为响应于指示特定行的位置的行指定信号将第二行控制信号供应给qb节点；以及第九晶体管，其被配置为响应于第三行控制信号来切换第二晶体管与qb节点之间的电流路径，其中，第一行控制信号至第三行控制信号独立于起始信号和时钟生成。因此，在逐行扫描处理期间将选通信号输出到显示面板的任何行的方法可改变。

在另一方面，一种显示装置包括：像素阵列，其包括数据线、选通线和子像素；数据驱动器，其被配置为将输入图像的数据信号供应给数据线；以及选通驱动器，其被配置为通过输出节点将选通信号供应给选通线，其中，包括在各个子像素中的像素电路包括一个或更多个n型晶体管和一个或更多个p型晶体管，其中，选通驱动器包括：第一晶体管，其被配置为响应于时钟将起始信号供应给q节点；第二晶体管，其被配置为响应于时钟调节第一晶体管的选通电压；第三晶体管，其被配置为响应于起始信号调节第二晶体管的选通电压；第四晶体管，其根据q节点的电压而导通并被配置为改变qb节点的电压；第五晶体管，其被配置为响应于第一行控制信号来切换第一晶体管与q节点之间的电流路径；第六晶体管，其根据q节点的电压而导通并被配置为将栅极截止电压供应给输出节点；第七晶体管，其根据qb节点的电压而导通并被配置为将栅极导通电压供应给输出节点；第八晶体管，其被配置为响应于指示特定行的位置的行指定信号将第二行控制信号供应给qb节点；以及第九晶体管，其被配置为响应于第三行控制信号来切换第二晶体管与qb节点之间的电流路径，其中，第一行控制信号至第三行控制信号独立于起始信号和时钟生成。因此，在逐行扫描处理期间将选通信号输出到显示面板的任何行的方法可改变。

要理解，以上总体描述和以下详细描述这二者是示例性的和说明性的，并且旨在提供对所要求保护的本发明的概念的进一步解释。

附图说明

附图被包括以提供对本公开的进一步理解，并且被并入本说明书并构成本说明书的一部分，附图示出本公开的实施方式并与说明书一起用于说明各种原理。

图1是根据本公开的实施方式的显示装置的框图。

图2示出正常驱动模式和低功耗模式下的像素的驱动频率。

图3示意性地示出gip电路的移位寄存器的电路配置。

图4a和图4b示意性地示出通过门电路和边沿触发电路。

图5a和图5b示出连接到子像素的感测路径。

图6详细示出根据本公开的实施方式的gip电路。

图7示出图6所示的电路的输入和输出波形。

图8是示出像素电路的示例的电路图。

图9是示出供应给图8所示的像素电路的选通信号的波形图。

图10示出图9所示的像素电路在第一周期中的操作。

图11示出图9所示的像素电路在第二周期中的操作。

图12是详细示出显示装置的一个帧周期的波形图。

图13和图14示出在逐行扫描处理期间在一个帧周期的垂直有效时间内实时感测显示面板的行的示例。

图15是图6所示的gip电路的第n级在第一周期中的操作的输入和输出波形图。

图16是示出使用行控制信号调节gip电路的输出信号波形并补偿子像素的亮度的示例的波形图。

图17是示出使用第三行控制信号来补偿由第二周期导致的亮度降低的方法。

图18是示出在发射周期期间子像素的发射信号的脉冲宽度调制(pwm)波形的波形图。

具体实施方式

现在将详细参照本公开的实施方式，其示例示出于附图中。然而，本公开不限于下面所公开的实施方式，而是可按照各种形式来实现。提供这些实施方式以使得本公开将更完整地描述，并且将向本公开所属领域的技术人员充分地传达本公开的范围。本公开的特定特征可由权利要求的范围限定。

用于描述本公开的实施方式的附图中所示的形状、尺寸、比率、角度、数量等仅是示例性的，除非如此指明，否则本公开不限于此。相似的标号始终指代相似的元件。在以下描述中，与本文献有关的、可能不必要地使本发明的主旨模糊的特定功能或配置的详细描述已经被省略。

在本公开中，当使用术语“包括”、“具有”、“由...组成”等时，除非使用“～仅”，否则可添加其它组件。单数表达可包括复数表达，只要其在上下文中没有明显不同的含义即可。

在组件的说明中，即使没有单独的描述，其也被解释为包括误差容限或误差范围。

在位置关系的描述中，当结构被描述为位于另一结构“上或上方”、“下或下方”、“旁边”时，该描述应该被解释为包括结构彼此直接接触的情况以及二者间设置有第三结构的情况。

术语“第一”、“第二”等可用于区分各种组件。然而，组件的功能或结构不受组件的名称和组件名称前缀的序号限制。

本公开的实施方式的特征可彼此部分地组合或完全组合，并且可按照各种方式技术上互锁地驱动。实施方式可独立地实现，或者可彼此结合来实现。

在本文所公开的本公开的实施方式中，gip电路和像素电路各自包括多个晶体管。晶体管可被实现为金属氧化物半导体场效应晶体管(mosfet)结构的晶体管。晶体管可以是包括氧化物半导体的氧化物tft或者包括低温多晶硅(ltps)的ltpstft。氧化物tft可被实现为n型tft(或n型mosfet(nmos))，ltpstft可被实现为p型tft(或p型mosfet(pmos))。在gip电路和像素电路中的每一个中，可使用n型tft(或nmos)和p型tft(或pmos)二者。

mosfet是包括栅极、源极和漏极的三电极元件。源极是用于向mosfet供应载流子的电极。mosfet内部的载流子从源极开始流出。漏极是载流子离开mosfet的电极。即，mosfet中的载流子从源极流向漏极。在n型tft的情况下，由于载流子是电子，所以源极电压小于漏极电压以使得电子可从源极流到漏极。在n型tft中，由于电子从源极流到漏极，所以电流从漏极流到源极。在p型mosfet的情况下，由于载流子是空穴，所以源极电压大于漏极电压以使得空穴可从源极流到漏极。在p型tft中，由于空穴从源极流到漏极，所以电流从源极流到漏极。在本文所公开的实施方式中，应该注意的是，tft的源极和漏极不是固定的。例如，tft的源极和漏极可根据所施加的电压而改变。因此，本公开受到tft的源极和漏极限制。在以下描述中，tft的源极和漏极分别被称为第一电极和第二电极。

从gip电路输出的选通信号在栅极导通电压和栅极截止电压之间摆动。栅极导通电压被设定为大于tft的阈值电压的电压，栅极截止电压被设定为小于tft的阈值电压的电压。tft响应于栅极导通电压而导通，响应于栅极截止电压而截止。

在以下实施方式中，作为电致发光显示器的示例描述包括有机发光材料的有机发光二极管(oled)显示器。然而，应该注意的是，本公开的技术构思不限于oled显示器。例如，本公开可在没有任何显著改变的情况下被应用于需要选通驱动器电路的数字平板显示器、需要选通驱动器电路的液晶显示器或者需要选通驱动器电路的量子显示器。

图1是根据本公开的实施方式的显示装置的框图。图2示出正常驱动模式和低功耗模式下的像素的驱动频率。

参照图1和图2，根据本公开的实施方式的显示装置包括显示面板100和显示面板驱动电路。

显示面板100包括显示输入图像的数据的有源区域aa。像素阵列设置在有源区域aa中。像素阵列包括多条数据线dl、与数据线dl交叉的多条选通线gl以及按照矩阵布置的像素。除了矩阵之外，像素可按照各种形状布置，包括共享发射相同颜色的光的像素的形状、条纹形状、菱形形状等。

各个像素可包括红色子像素、绿色子像素和蓝色子像素以用于颜色实现。各个像素还可包括白色子像素。各个子像素101包括像素电路。在电致发光显示器的情况下，像素电路包括发光元件、多个tft和电容器。像素电路连接到数据线dl和选通线gl。在图1中，“d1至d3”表示数据线，“gn-2至gn”表示选通线。

触摸传感器可设置在显示面板100上。触摸输入可使用单独的触摸传感器来感测或者通过像素来感测。触摸传感器可被实现为覆盖表面式(on-cell)触摸传感器或外挂式(add-on)触摸传感器，并且被设置在显示面板100的屏幕上。另选地，触摸传感器可被实现为嵌入在像素阵列中的内嵌式(in-cell)触摸传感器。

显示面板驱动电路包括数据驱动器110和gip电路120。显示面板驱动电路在定时控制器130(或由“tcon”表示)的控制下将输入图像的数据写到显示面板100的像素。

显示面板驱动电路可在低刷新驱动模式tlrr下操作。当作为输入图像的分析结果，在预定数量的帧期间不存在输入图像的变化时可设定低刷新驱动模式tlrr以降低显示装置的功耗。换言之，当静止图像被输入达预定时间或以上时低刷新驱动模式tlrr可通过降低像素的刷新率来增加像素的数据写周期，从而降低显示装置的功耗。低刷新驱动模式tlrr不限于当输入静止图像时。例如，当显示装置在待机模式下操作时或者当没有向显示面板驱动电路输入用户命令或输入图像达预定时间或以上时，显示面板驱动电路可在低刷新驱动模式tlrr下操作。

在正常驱动模式tnor下，数据驱动器110在各个帧中将从定时控制器130接收的输入图像的数字数据data转换为数据电压，然后将数据电压供应给数据线dl。数据驱动器110使用将数字数据转换为伽马补偿电压的数模转换器(dac)来输出数据电压。在低刷新驱动模式tlrr下，在定时控制器130的控制下降低数据驱动器110的驱动频率。例如，在正常驱动模式tnor下，数据驱动器110在各个帧周期中输出输入图像的数据电压。在低刷新驱动模式tlrr下，数据驱动器110在一些帧周期中输出输入图像的数据电压，在剩余帧周期中不生成输出。因此，与正常驱动模式tnor相比，在低刷新驱动模式tlrr下数据驱动器110的驱动频率和功耗可降低。

数据驱动器110在垂直有效时间va内输出要供应给显示面板100的所有行的像素的数据电压。当显示面板100的像素阵列包括n*m像素时，显示面板100包括m条数据线dl。数据电压可被分成显示数据电压和感测数据电压。显示数据电压是输入图像的数据电压。感测数据电压是用于感测子像素的电特性的数据电压。感测数据电压是预先设定的特定电压，而与输入图像的数据无关。

gip电路120可形成在显示面板100的不显示图像的边框区域bz中。gip电路120在定时控制器130的控制下输出选通信号并通过选通线gl选择以数据电压充电的像素。gip电路120输出选通信号并使用一个或更多个移位寄存器使选通信号移位。在垂直有效时间va内，gip电路120按照预定移位定时将选通信号依次供应给选通线并且使选通信号移位直至第n选通线(或特定选通线)，其中n是正整数，然后响应于行控制信号暂时地保持第n选通线的电压。随后，gip电路120将另一选通信号供应给第n选通线，然后使选通信号移位以按照预定移位定时依次供应给剩余选通线。因此，在垂直有效时间va内，第一选通信号和第二选通信号按照预定保持时间的间隔仅被施加到第n选通线，并且一个选通信号被施加到第n选通线以外的选通线。

可在低刷新驱动模式tlrr下在定时控制器130的控制下降低gip电路120的驱动频率。因此，与正常驱动模式tnor相比，在低刷新驱动模式tlrr下gip电路120的驱动频率和功耗可降低。

定时控制器130从主机系统接收输入图像的数字视频数据data以及与数字视频数据data同步的定时信号。定时信号包括垂直同步信号vsync、水平同步信号hsync、数据使能信号de、时钟信号dclk等。主机系统可以是电视、机顶盒、导航系统、个人计算机(pc)、家庭影院、移动装置、可穿戴装置以及包括显示装置或结合显示装置操作的其它系统中的一个。在移动装置和可穿戴装置中，数据驱动器110、定时控制器130、电平移位器140等可被集成到一个驱动器集成电路(ic)中。

定时控制器130包括降低显示面板驱动电路(110和120)的驱动频率的低刷新驱动控制模块。如上所述，低刷新驱动模式tlrr不限于静止图像。

在正常驱动模式tnor下，定时控制器130将输入帧频乘以“i”并且可按照(输入帧频×i)hz的帧频控制显示面板驱动电路(110和120)的操作定时，其中“i”是大于零的正整数。输入帧频在逐行倒相(pal)方法中为50hz，在国家电视标准委员会(ntsc)方法中为60hz。

定时控制器130在低刷新驱动模式tlrr下降低显示面板驱动电路(110和120)的驱动频率。例如，定时控制器130可将显示面板驱动电路(110和120)的驱动频率降低至约1hz，以使得每秒向像素写一次数据。低刷新驱动模式tlrr的频率不限于1hz。因此，在低刷新驱动模式tlrr下的大部分时间内，显示面板100的像素不以新数据电压充电并且可保持已经充电的数据电压。

定时控制器130基于从主机系统接收的定时信号vsync、hsync、de和dclk来生成用于控制数据驱动器110的操作定时的数据定时控制信号ddc以及用于控制gip电路120的操作定时的选通定时控制信号gdc。

电平移位器140将从定时控制器130输出的选通定时控制信号gdc的电压转换为栅极导通电压和栅极截止电压，并将它们供应给gip电路120。选通定时控制信号gdc的低电平电压被转换为选通低电压vgl，并且选通定时控制信号gdc的高电平电压被转换为选通高电压vgh。

在n型tft的情况下，栅极导通电压可以是选通高电压vgh，栅极截止电压可以是选通低电压vgl。在p型tft的情况下，栅极导通电压可以是选通低电压vgl，栅极截止电压可以是选通高电压vgh。

选通定时控制信号gdc包括起始脉冲vst、移位时钟clk等。起始脉冲vst在各个帧周期中早期生成一次并被输入到gip电路120。起始脉冲vst控制各个帧周期中gip电路120的起始定时。移位时钟clk控制从gip电路120输出的选通信号的移位定时。

图3示意性地示出gip电路120的移位寄存器的电路配置。gip电路120的移位寄存器包括级联连接的级st(n-1)至st(n+2)。移位寄存器接收起始脉冲vst或者从前一级接收的进位信号car1至car4作为起始脉冲并根据时钟定时生成输出gout(n-1)至gout(n+2)。在以下描述中，起始信号指示起始脉冲vst或者由前一级生成并被施加到当前级的起始信号输入端子的进位信号car1至car4。在图7中，“em(n-1)”是从第(n-1)级输出并输入到第n级的进位信号。

级可被实现为图4a所示的通过门电路或者图4b所示的边沿触发电路。

在通过门电路中，时钟clk被输入到根据q节点的电压而导通或截止的上拉晶体管tup。在边沿触发电路中，栅极导通电压vgl被供应给上拉晶体管tup，并且输入起始信号vst和时钟clk。下拉晶体管tdn根据qb节点的电压而导通或截止。

在通过门电路中，q节点响应于起始信号在被预充电的状态下浮置。当在q节点的浮置状态下时钟clk被施加到上拉晶体管tup时，q节点的电压由于自举而增大。因此，输出信号gout(n)的电压改变为栅极导通电压。

在边沿触发电路中，输出信号gout(n)的电压与时钟clk的边沿同步改变，并且输出具有与起始信号相同的相位的波形。在边沿触发电路中，输入信号与输出信号gout(n)交叠。当起始信号的波形改变时，输出信号gout(n)的波形根据起始信号的波形的改变而改变。

通过门电路难以生成具有输入信号的反转的相位的输出信号。例如，当通过门电路的晶体管被实现为p型tft时，通过门电路可输出用于p型晶体管的栅极导通电压波形。当通过门电路的晶体管被实现为p型tft时，通过门电路还需要用于将输出节点的电压反转的反相器电路，以便输出n型tft的栅极导通电压波形。可考虑将输入到通过门电路的时钟信号的相位反转的方法。然而，在这种情况下，由于没有执行自举，所以q节点的电压没有升压。因此，无法获得期望的输出波形。

边沿触发电路可生成具有时钟的反转的相位的输出信号作为输入信号。本公开的实施方式中所提出的边沿触发电路的示例示出于图6中。如图6和图7所示，当边沿触发电路的晶体管被实现为p型tft时，边沿触发电路可获得n型tft的栅极导通电压波形。根据本公开的实施方式的gip电路基于边沿触发电路来实现，并且还包括不管输入信号如何在垂直有效时间内响应于行控制信号改变选通信号的相位或暂时地保持选通信号的电路。

在电致发光显示器的情况下，可应用内部补偿方法或外部补偿方法以减小子像素的劣化并增加子像素的寿命。由于包括驱动元件的阈值电压vth和电子迁移率μ、oled的阈值电压等的像素的电特性是确定驱动电流ids的因素，所以所有像素必须具有相同的电特性。然而，由于包括工艺变化、随时间改变等的各种原因，像素之间可能存在电特性的变化。像素之间的电特性的变化可导致图像质量和寿命的下降。

内部补偿方法使用设置在像素电路内部的补偿电路来对驱动元件的栅源电压进行采样并感测子像素驱动元件的阈值电压，从而以所感测的阈值电压来补偿数据电压。外部补偿方法通过连接到子像素的感测路径来感测根据驱动元件的电特性而改变的像素的电压，并且使用像素阵列外部的外部电路来基于所感测的电压对输入图像的数据进行调制，从而补偿驱动元件的电特性的改变。

在出货之前或者在产品操作期间测量子像素的电特性的变化的感测模式下，数据驱动器110生成感测数据电压并通过数据线dl将感测数据电压供应给显示面板100的待感测的子像素101。

图5a和图5b示出连接到子像素以用于实现外部补偿方法的感测路径。

参照图5a，数据驱动器110包括连接到感测路径的感测单元22和数据电压生成器23。感测路径包括连接到子像素101的数据线102或103、开关元件sw1和sw2、采样保持电路sh、模数转换器(adc)等。

数据电压生成器23通过dac生成数据电压并将数据电压供应给第一数据线102。当与数据电压同步的选通信号被供应给选通线104时，数据电压被供应给子像素101。数据电压包括显示数据电压和感测数据电压。

感测单元22通过第二数据线103连接到子像素101。感测单元22包括采样保持电路sh、adc以及第一开关元件sw1和第二开关元件sw2。感测单元22对根据驱动元件的电流而改变的第二数据线103的电压进行采样，因此可感测驱动元件的电特性。第一开关元件sw1向第二数据线103供应预定基准电压vref以用于将子像素101和第二数据线103初始化。当第n选通线(或特定选通线)的电压被保持预定感测时间时，第二开关元件sw2导通并将第二数据线103连接到采样保持电路sh。待感测的子像素101连接到第n选通线。第n选通线的位置可每帧周期或每预定时间改变，以使得显示面板100的所有子像素可被感测。

采样保持电路sh对充电到第二数据线103的子像素101的模拟感测电压进行采样并保持。adc将采样保持电路sh所采样的子像素101的模拟感测电压转换为数字感测数据s-data。感测单元22可被实现为已知的电压感测电路或已知的电流感测电路。从感测单元22输出的数字感测数据s-data被发送到定时控制器130的补偿单元26。

补偿单元26根据子像素101的感测值将查找表中设定的补偿值与输入图像的视频数据v-data相加或相乘并对视频数据v-data进行调制，从而补偿子像素101的电特性的改变。查找表接收数字感测数据s-data和输入图像的视频数据v-data作为存储器地址并输出存储在存储器地址中的补偿值。由补偿单元26调制的视频数据v-data被发送到数据电压生成器23。调制的视频数据v-data被数据电压生成器23转换为显示数据电压并供应给第一数据线102。

如图5b所示，感测单元22可将输入图像的视频数据电压供应给第二数据线103，并且基准电压vref可被施加到第一数据线102。

图6详细示出根据本公开的实施方式的gip电路。图6所示的gip电路是第n级电路。作为示例，图6所示的晶体管可被实现为p型tft。然而，实施方式不限于此。图7示出图6所示的电路的输入和输出波形。图6所示的gip电路可生成扫描信号或em信号。使用输出em信号的操作作为示例来描述图6和图7所示的gip电路的操作。然而，实施方式不限于此。例如，图6和图7所示的gip电路可输出扫描信号。

参照图6和图7，gip电路120的第n级包括多个tftt1至t12以及多个电容器cq’、cb和cqb。

第n级包括输入有起始信号vst/em(n-1)的vst节点in1、输入有时钟clk2的clk节点in2、输入有第一行控制信号gs1至第四行控制信号gs4的gs节点、输入有g2out(n)的g2out节点、施加有栅极截止电压vgh的vgh节点、施加有栅极导通电压vgl的vgl节点以及输出第nem信号em(n)的输出节点out。输出节点out是连接到施加有第nem信号em(n)的显示面板100的第n行的子像素的第nem信号线。第nem信号线对应于上述第n选通线。

在图6和图7中，“g2out(n)”是指示第n选通线的位置的信号，并且是指示第nem信号线的位置的行指定信号。g2out(n)可以是图8和图9所示的第二扫描信号sc2(n)。然而，实施方式不限于此。

在垂直有效时间内gip电路120的操作可被分成逐行扫描时间和保持时间。以下，逐行扫描时间被称为第一周期p1，保持时间被称为第二周期p2。在第二周期p2中，显示面板100的第n行的选通信号不移位，并且可感测tft或oled的特性或者第n行可作为黑色数据插入(bdi)行操作。显示面板100的第n行是在第二周期p2期间第nem信号em(n)保持在栅极导通电压vgl的行。第二周期p2可被设定为一个水平周期1h与两个水平周期2h之间的时间。然而，实施方式不限于此。可根据感测显示面板100的一行所需的时间来适当地设定第二周期p2。

图7示出gip电路120的操作被分成第一周期p1、第二周期p2和第一周期p1的示例。在图7中，“clk1”是与第(n-1)em信号em(n-1)同步的时钟，“clk2”是与第nem信号em(n)同步的时钟。

定时控制器130可独立于起始信号vst以及时钟clk1和clk2生成行控制信号gs1至gs4。行控制信号gs1至gs4由定时控制器130生成并且可通过电平移位器140被同时施加到所有子像素。在第二行控制信号gs2被反转为栅极导通电压vgl的边沿定时，qb节点qb的电压改变为栅极导通电压vgl，并且第nem信号em(n)改变为栅极截止电压vgh。第二行控制信号gs2在第一周期p1期间按照栅极导通电压vgl生成，然后在第四行控制信号gs4反转为栅极导通电压vgl之前反转为栅极截止电压vgh。第二行控制信号gs2在第二周期p2期间保持在栅极截止电压vgh。

当第四行控制信号gs4反转为栅极导通电压vgl时，q节点q的电压改变为栅极导通电压vgl。在这种情况下，第nem信号em(n)改变为栅极导通电压vgl。在第一周期p1期间以栅极截止电压vgh生成第四行控制信号gs4。

第一行控制信号gs1在第一周期p1期间以栅极导通电压vgl生成，然后在第四行控制信号gs4从栅极截止电压vgh反转为栅极导通电压vgl之前反转为栅极截止电压vgh。第一行控制信号gs1在第二周期p2期间保持在栅极截止电压vgh。第一行控制信号gs1在第二行控制信号gs2反转为栅极截止电压vgh之前反转为栅极导通电压vgl。第一行控制信号gs1在第二行控制信号gs2从栅极导通电压vgl反转为栅极截止电压vgh之后反转为栅极截止电压vgh。第一行控制信号gs1在第二周期p2期间阻挡vst节点in1与q节点q之间的电流路径，以使得第nem信号em(n)的电压不会由于起始信号vst/em(n-1)而改变。

第nem信号em(n)的上升沿与从栅极截止电压vgh改变为栅极导通电压vgl的第二行控制信号gs2的下降沿定时同步。第nem信号em(n)的下降沿与从栅极截止电压vgh改变为栅极导通电压vgl的第四行控制信号gs4的下降沿定时同步。因此，无论边沿触发电路的输入信号如何，可根据第二行控制信号gs2和第四行控制信号gs4的边沿定时调节第二周期p2。

如图7所示，无论输入信号vst和clk2如何，行控制信号gs1、gs2和gs4控制q节点q的电压和qb节点qb的电压。结果，在依次扫描输出信号(即，第nem信号em(n))的电压的逐行扫描处理中，在第二周期p2中的一个水平周期1h或以上期间，第nem信号em(n)的电压可保持在栅极导通电压vgl。根据行控制信号gs2和gs4的边沿定时来控制第nem信号em(n)的上升沿定时和下降沿定时。因此，由于可通过控制由定时控制器130生成的行控制信号gs2和gs4的边沿定时来调节第二周期p2，所以无论gip电路的输入信号如何，设计者可控制子像素的实时感测时间、bdi时间等。

当显示面板100的行之间存在亮度差异时本公开的实施方式可使用第三行控制信号gs3来细微地调节各行的亮度，从而改进行之间的亮度差异。第三行控制信号gs3可控制qb节点qb的电压以使得qb节点qb的电压不会由于起始信号和时钟而改变。

第三行控制信号gs3可用于增加第n行之后在第二周期p2期间不发射光的行的子像素的亮度。当第三行控制信号gs3按照栅极截止电压vgh生成时，qb节点qb的电压增加。因此，由于第nem信号em(n)的电压反转为栅极截止电压vgh的时间延迟，所以可通过增加子像素101的发射时间来补偿由第二周期p2导致的亮度差异。

在第一周期p1期间，第一tftt1和第五tftt5响应于时钟clk2将vst节点in1连接到q节点q并向q节点q供应通过vst节点in1输入的起始信号vst/em(n-1)。第一tftt1在时钟clk2的电压从栅极截止电压vgh改变为栅极导通电压vgl的时钟clk2的边沿定时导通，并将vst节点in1连接到q节点q。在这种情况下，q节点q的电压改变为vst节点in1的电压。第一tftt1包括连接到clk节点in2的栅极、连接到vst节点in1的第一电极以及经由第五tftt5连接到q节点q的第二电极。

第二tftt2响应于时钟clk2在时钟clk2的电压从栅极导通电压vgl改变为栅极截止电压vgh的边沿定时与第一tftt1同时导通，并将qb节点qb的电压改变为q节点q的电压的反转。当在时钟clk2的电压改变为栅极导通电压vgl的时钟clk2的边沿定时vst节点in1的电压由于第一tftt1和第二tftt2而为栅极截止电压vgh时，q节点q的电压为栅极截止电压vgh并且qb节点qb的电压为栅极导通电压vgl。当在时钟clk2的电压改变为栅极导通电压vgl的时钟clk2的边沿定时vst节点in1的电压为栅极导通电压vgl时，q节点q的电压为栅极导通电压vgl并且qb节点qb的电压为栅极截止电压vgh。第二tftt2包括连接到q’节点q’的栅极、连接到clk节点in2和第一tftt1的栅极的第一电极以及经由第九tftt9连接到qb节点qb的第二电极。q’节点q’通过第三电容器cq’连接到clk节点in2。

第三电容器cq’形成在q’节点q’与clk节点in2之间。当clk节点in2的电压由于第三电容器cq’而改变时，第二tftt2的栅极的电压快速地改变。

当时钟clk2的电压没有从栅极截止电压vgh改变为栅极导通电压vgl时，第三tftt3将输出节点out的电压保持在先前状态。例如，当时钟clk2的电压为栅极截止电压vgh并且vst节点in1的电压从栅极截止电压vgh改变为栅极导通电压vgl时，第三tftt3导通。因此，第三tftt3将q’节点q’连接到vgh节点并将q’节点q’的电压改变为栅极截止电压vgh。在这种情况下，第一tftt1和第二tftt2截止。第三tftt3包括连接到vst节点in1的栅极、连接到q’节点q’的第一电极以及连接到vgh节点的第二电极。

第四tftt4包括连接到q节点q的栅极、连接到qb节点qb的第一电极以及连接到vgh节点的第二电极。当q节点q的电压为栅极导通电压vgl时，第四tftt4导通并将qb节点qb连接到vgh节点。

当q节点q的电压为栅极导通电压vgl时，第十二tftt12导通。因此，第十二tftt12将vgl节点的电压供应给7atftt7a的第二电极和7btftt7b的第一电极之间的节点，从而使7atftt7a和7btftt7b导通或者防止泄漏电流流过7atftt7a和7btftt7b。

在第一周期p1中，第五tftt5根据第一行控制信号gs1的栅极导通电压vgl而导通。因此，第五tftt5将第一tftt1连接到q节点q并将q节点q的电压改变为起始信号vst/em(n-1)的电压。此外，在第二周期p2中，第五tftt5根据第一行控制信号gs1的栅极截止电压vgh而截止。因此，第五tftt5阻挡第一tftt1与q节点q之间的电流路径并防止由起始信号vst/em(n-1)导致的q节点q的电压的改变。第五tftt5包括供应有第一行控制信号gs1的栅极、连接到第一tftt1的第二电极的第一电极以及连接到q节点q的第二电极。如图7所示，第一行控制信号gs1的上升沿与g2out(n)的下降沿同步，并且第一行控制信号gs1的下降沿与g2out(n)的上升沿同步。

当q节点q的电压为栅极导通电压vgl时，第六tftt6导通并将vgl节点连接到输出节点out。当第六tftt6导通时，输出节点out的电压改变为栅极导通电压vgl。因此，第nem信号em(n)的电压改变为栅极导通电压vgl。第六tftt6包括连接到q节点q的栅极、连接到vgl节点的第一电极以及连接到输出节点out的第二电极。

第一电容器cb形成在第六tftt6的栅极与第二电极之间。第一电容器cb抑制输出节点out的波纹。此外，当输出节点out的电压改变为栅极导通电压vgl时，第一电容器cb使得浮置状态的q节点的电压快速地改变为栅极导通电压vgl。

当qb节点qb的电压为栅极导通电压vgl时，第七tftt7a和t7b导通并将输出节点out连接到vgh节点。第七tftt7a和t7b可包括按照双栅结构彼此连接的两个晶体管t7a和t7b，以便减小泄漏电流。然而，实施方式不限于此。7atftt7a包括连接到qb节点qb的栅极、连接到输出节点out的第一电极以及连接到7btftt7b的第一电极的第二电极。7btftt7b包括连接到qb节点qb的栅极、连接到7atftt7a的第二电极的第一电极以及连接到vgh节点的第二电极。第七tftt7a和t7b可被实现为单个晶体管，其包括连接到qb节点qb的栅极、连接到输出节点out的第一电极以及连接到vgh节点的第二电极。

第二电容器cqb可形成在qb节点qb和vgh节点之间。第二电容器cqb抑制qb节点qb的波纹。

第十tftt10在第一周期p1期间维持截止状态并在第二周期p2期间将q节点q的电压改变为第四行控制信号gs4的电压。第十tftt10包括供应有g2out(n)的栅极、供应有第四行控制信号gs4的第一电极以及连接到q节点q的第二电极。第四行控制信号gs4在第一周期p1期间保持栅极截止电压vgh。当第四行控制信号gs4为栅极截止电压vgh时，无论g2out(n)的电压如何，第十tftt10维持截止状态。当在第二周期p2中第四行控制信号gs4和g2out(n)改变为栅极导通电压vgl时，第十tftt10导通。因此，第十tftt10将第四行控制信号gs4的节点连接到q节点并将q节点的电压改变为栅极导通电压vgl。如图7所示，当g2out(n)处于栅极导通电压vgl并且第四行控制信号gs4从栅极截止电压vgh反转为栅极导通电压vgl时，第十tftt10导通。因此，第nem信号em(n)反转为栅极导通电压vgl。

第十一tftt11包括连接到qb节点qb的栅极、连接到q节点q的第一电极以及连接到vgh节点的第二电极。当qb节点qb的电压为栅极导通电压vgl时，第十一tftt11导通并将q节点q连接到vgh节点。

当g2out(n)处于栅极导通电压vgl时，第八tftt8导通并将第二行控制信号gs2连接到qb节点qb。第八tftt8包括供应有g2out(n)的栅极、供应有第二行控制信号gs2的第一电极以及连接到qb节点qb的第二电极。在第四行控制信号gs4反转为栅极导通电压vgl之前，第二行控制信号gs2反转为栅极截止电压vgh并在第二周期p2中保持在栅极截止电压vgh。如图7所示，当第二行控制信号gs2从栅极截止电压vgh反转为栅极导通电压vgl时，第nem信号em(n)反转为栅极截止电压vgh。

当第三行控制信号gs3的电压为栅极导通电压vgl时，第九tftt9将第二tftt2的第二电极连接到qb节点qb。当第三行控制信号gs3的电压为栅极截止电压vgh时，第九tftt9截止并阻挡clk节点in2与qb节点qb之间的电流路径。第九tftt9包括供应有第三行控制信号gs3的栅极、连接到第二tftt2的第二电极的第一电极以及连接到qb节点qb的第二电极。

可在图6的电路配置中省略第四行控制信号gs4、第十tftt10、第十一tftt11和第十二tftt12。

参照图7，在依次扫描显示面板100的子像素的第一周期p1期间，gip电路接收起始信号vst/em(n-1)并且输出与时钟clk2的下降沿同步并具有与起始信号vst/em(n-1)的电压相同的电压的输出信号(即，第nem信号em(n))。第nem信号em(n)在第一周期p1中从起始信号vst/em(n-1)的上升沿过去了预定时间的时间改变为栅极截止电压vgh，并且在从起始信号vst/em(n-1)的下降沿过去了预定时间的时间反转为栅极导通电压vgl。在第一周期p1期间，第nem信号em(n)按照与起始信号vst/em(n-1)相同的波形生成并与起始信号vst/em(n-1)交叠。

第二行控制信号gs2在g2out(n)的栅极导通电压vgl的供应周期期间通过第八tftt8被施加到qb节点qb，因此可控制第nem信号em(n)的电压，而不管起始信号vst/em(n-1)和时钟clk2如何。可从图7看出，第nem信号em(n)与时钟clk2和第二行控制信号gs2从栅极截止电压vgh改变为栅极导通电压vgl的下降沿同步，并且反转为栅极截止电压vgh。

第四行控制信号gs4在g2out(n)的栅极导通电压vgl的供应周期期间通过第十tftt10被施加到q节点q，因此可控制第nem信号em(n)的电压，而不管起始信号vst/em(n-1)和时钟clk2如何。可从图7看出，第nem信号em(n)的下降沿与第四行控制信号gs4从栅极截止电压vgh改变为栅极导通电压vgl的第四行控制信号gs4的下降沿同步，并且反转为栅极导通电压vgl。

当无论起始信号vst/em(n-1)如何，需要控制边沿触发电路中的第nem信号em(n)时，按照栅极截止电压vgh生成第一行控制信号gs1，从而阻挡vst节点in1与q节点q之间的电流路径。在图7的示例中，在包括第二周期p2的预定时间内按照栅极截止电压vgh生成第一行控制信号gs1。

当在第四行控制信号gs4为栅极导通电压vgl的状态下时钟clk2反转为栅极导通电压vgl时，起始信号vst/em(n-1)和第四行控制信号gs4可被同时供应给q节点q。在这种情况下，当起始信号vst/em(n-1)的电压与第四行控制信号gs4的电压相反时，q节点q的电压改变为栅极导通电压vgl和栅极截止电压vgh的中间电压，导致gip电路的故障。为了防止gip电路的故障，如图7所示，第四行控制信号gs4的边沿定时和第一行控制信号gs1的边沿定时彼此分离开预定时间。

当第二行控制信号gs2和第四行控制信号gs4的电压在第二行控制信号gs2和第四行控制信号gs4的边沿定时同时为栅极导通电压vgl时，第六tftt6和第七tftt7a和t7b同时导通。因此，gip电路无法获得正常输出波形。为了防止这种情况，如图7所示，第四行控制信号gs4的边沿定时和第一行控制信号gs1的边沿定时彼此分离开预定时间。

在第二周期p2期间第nem信号em(n)保持在栅极导通电压vgl。当第nem信号em(n)处于栅极导通电压vgl时，电流可在子像素101的驱动元件中流动。因此，可感测驱动元件的电特性。

为了在第二周期p2期间感测设置在显示面板100的第n行上的子像素101的电特性，如图7所示，在第二周期p2开始之前，感测数据电压s可与g2out(n)的脉冲同步地施加到第n行的子像素101。在感测子像素101的第二周期p2结束之后，待显示的视频数据电压d被施加到子像素101。因此，感测数据和视频数据在一个帧周期(具体地，垂直有效时间va)中按照第二周期p2的间隔被依次写到第n行的子像素101。在数据被写到显示面板100的第n行的像素以外的像素中的第一周期p1中显示面板100的像素被依次扫描。在图7中，“①”表示感测数据被写到子像素101的时间，“②”表示视频数据被写到子像素101的时间。

根据本公开的实施方式的gip电路120在使用边沿触发电路执行逐行扫描的第一周期p1中将数据写到子像素时阻止子像素发射光。从边沿触发电路输出的em信号在发射周期期间根据预定脉冲宽度调制(pwm)占空比反转为ac信号的形式。如图6和图7所示，根据本公开的实施方式的gip电路120使用行控制信号gs1、gs2、gs4来独立地控制em信号em(n)而不管边沿触发电路的输入信号如何，因此可感测在用于显示输入图像的逐行扫描处理期间特定行(即，第n行)的子像素的电特性并且可再次重新开始逐行扫描。由行控制信号gs1、gs2、gs4控制的第二周期p2不限于子像素的感测操作，可被应用于各种驱动方法。第三行控制信号gs3通过调节em信号em(n)来控制子像素的发射时间，从而补偿由第二周期p2导致的子像素的亮度降低并均匀地控制显示面板100的整个画面的亮度。

图8是示出包括在各个子像素中的像素电路的示例的电路图。图9是示出供应给图8所示的像素电路的选通信号的波形图。

参照图8和图9，像素电路包括oled、多个tftm1至m3和dt、存储电容器cst等。

在一个水平周期1h期间，包括第一扫描信号sc1(n)、第二扫描信号sc2(n)和em信号em(n)的选通信号通过选通线gl被供应给像素电路。

gip电路120包括使用第一移位寄存器输出第一扫描信号sc1(n)的第一gip电路121、使用第二移位寄存器输出第二扫描信号sc2(n)的第二gip电路122以及使用第三移位寄存器输出em信号em(n)的第三gip电路123。第一gip电路121和第二gip电路122可被实现为通过门电路或边沿触发电路。第三gip电路123可被实现为边沿触发电路。如图6和图7所示，边沿触发电路可以是不管输入信号如何能够控制第二周期p2的操作的电路。

像素电路的oled是利用通过驱动tftdt的栅源电压vgs控制的电流量发射光的发光元件。通过由em信号em(n)控制的第二像素tftm2来切换oled的电流路径。oled包括阳极、阴极以及介于阳极和阴极之间的有机化合物层。有机化合物层可包括空穴注入层hil、空穴传输层htl、发射层eml、电子传输层etl和电子注入层eil。然而，实施方式不限于此。oled的阳极连接到第三节点n3，oled的阴极连接到供应有低电位电源电压vss的vss电极。vss电极可处于低于像素驱动电压vdd的低电位电压(例如，零伏特)。然而，实施方式不限于此。

存储电容器cst连接在第二节点n2与第三节点n3之间并存储驱动tftdt的栅源电压vgs。

第一像素tftm1可被实现为n型tft。当作为具有长截止周期的开关元件的第一像素tftm1被实现为n型氧化物像素tft时，第一像素tftm1可通过在低刷新驱动模式下减小泄漏电流来降低功耗，并且防止由泄漏电流导致的像素的电压降低，从而防止闪烁。

第二像素tftm2和第三像素tftm3可被实现为p型tft。由于p型ltpstft具有高载流子迁移率，所以其可增加驱动效率并降低功耗。驱动tftdt可被实现为n型tft或p型tft。图8示出驱动tftdt被实现为n型tft的示例。

当第一像素tftm1被实现为n型tft并且第二像素tftm2和第三像素tftm3被实现为p型tft时，开关元件m1至m3具有不同的栅极导通电压。图9示出施加到图8的像素电路的选通信号的波形。第一扫描信号sc1(n-1)至sc1(n+1)在一个水平周期1h期间保持栅极导通电压vgh，然后在一个帧周期的剩余部分期间保持栅极截止电压vgl。第二扫描信号sc2(n-1)至sc2(n+1)在一个水平周期1h中比第一扫描信号sc1的脉冲宽度小的脉冲宽度的周期中按照栅极导通电压vgl生成，并且在一个帧周期的剩余部分期间保持栅极截止电压vgh。第二扫描信号sc2(n-1)至sc2(n+1)的脉冲与数据电压d和s同步。em信号em(n-1)至em(n+1)与第一扫描信号sc1(n-1)至sc1(n+1)同步，并且可按照与第一扫描信号sc1(n-1)至sc1(n+1)相同的波形生成。em信号em(n-1)至em(n+1)的电压电平可根据预定pwm占空比在栅极导通电压vgl和栅极截止电压vgh之间反转，以便在一个水平周期1h之后在一个帧周期的剩余部分(即，发射周期)期间执行子像素101的占空驱动(dutydriving)。当子像素101在发射周期期间执行占空驱动时，可改进子像素101在低亮度和低灰度级下的颜色表示性能，并且可防止诸如亮度不均匀(mura)的污点。

第一像素tftm1是响应于第一扫描信号sc1(n)将基准电压vref供应给第二节点n2的开关元件。第一像素tftm1包括连接到供应有第一扫描信号sc1(n)的第一选通线的栅极、连接到第二数据线103的第一电极以及连接到第二节点n2的第二电极。

当基准电压vref被供应给第二数据线103时，数据电压vdata被供应给第一数据线102。相反，当数据电压vdata被供应给第二数据线103时，基准电压vref可被供应给第一数据线102。

第二像素tftm2是响应于em信号em(n)而切换oled中流动的电流的开关元件。第二像素tftm2的栅极连接到供应有em信号em(n)的第三选通线。第二像素tftm2的第一电极连接到供应有像素驱动电压vdd的vdd线。第二像素tftm2的第二电极连接到第一节点n1。

第三像素tftm3响应于第二扫描信号sc2(n)将数据电压vdata供应给第三节点n3。第三像素tftm3包括连接到供应有第二扫描信号sc2(n)的第二选通线的栅极、连接到第一数据线102的第一电极以及连接到第三节点n3的第二电极。

驱动tftdt是根据驱动tftdt的栅源电压vgs来调节oled中流动的电流的驱动元件。驱动tftdt包括连接到第二节点n2的栅极、连接到第一节点n1的第一电极以及连接到第三节点n3的第二电极。

图10示出图9所示的像素电路在第一周期中的操作。

参照图10，第一周期p1可被分成编程周期tp和发射周期te。

在编程周期tp中，按照栅极导通电压vgh生成第一扫描信号sc1，同时按照栅极导通电压vgl生成第二扫描信号sc2。在这种情况下，第一像素tftm1和第三像素tftm3导通。因此，驱动tftdt的栅极利用基准电压vref充电，并且驱动tftdt的第二电极利用数据电压vdata充电。在第一周期p1中施加到子像素的数据电压vdata在第n行以外的行处是视频数据电压，在第n行处是感测数据电压和视频数据电压。

在发射周期te中，第一扫描信号sc1反转为栅极截止电压vgl，并且按照栅极截止电压vgh生成第二扫描信号sc2。em信号em根据预定占空比反转为栅极导通电压或栅极截止电压。在发射周期te期间，由于通过第二像素tftm2的导通根据驱动tftdt的栅源电压vgs，电流在oled中流动，所以供应有em信号em的子像素的oled可发射光。

图11示出图9所示的像素电路在第二周期中的操作。

参照图11，显示面板100的第n行按照写入感测数据的第一编程周期tp1、感测第n行的子像素的第二周期p2、写入视频数据的第二编程周期tp2和发射周期te的顺序操作。

由于第一编程周期tp1、第二编程周期tp2和发射周期te基本上与图10的描述相同，所以省略其详细描述。

在第二周期p2期间，按照栅极截止电压vgl生成第一扫描信号sc1，并且按照栅极导通电压vgl生成第二扫描信号sc2和em信号em。在利用感测数据电压充电的子像素中，在第二周期p2内通过包括第二像素tftm2、驱动tftdt、第三像素tftm3和数据线102的感测路径感测第n行上的子像素的电特性。

图12是详细示出显示装置的一个帧周期的波形图。

参照图12，垂直同步信号vsync限定一个帧周期。水平同步信号hsync限定一个水平周期。数据使能信号de限定包括要显示在显示面板100的像素阵列上的视频数据(或像素数据)的有效数据周期。

数据使能信号de与要显示在显示面板100的像素阵列上的视频数据同步。数据使能信号de的一个脉冲周期是一个水平周期，并且数据使能信号de的高逻辑周期指示要写到显示面板100的一行的像素的数据的输入定时。一个水平周期1h是将数据写到显示面板100的一个像素行的像素所需的时间。

定时控制器130在垂直有效时间va内接收数据使能信号de和输入图像的视频数据。在垂直消隐时间vb内不存在由定时控制器130接收的数据使能信号de和输入图像的视频数据。即，在垂直有效时间va内定时控制器130接收与要写到显示面板100的所有像素的一帧对应的数据。一个帧周期等于垂直有效时间va和垂直消隐时间vb之和。

可从数据使能信号de看出，显示装置在垂直消隐时间vb内不接收视频数据。垂直消隐时间vb包括垂直同步时间vs、垂直前沿fp和垂直后沿bp。垂直同步时间vs等于从垂直同步信号vsync的下降沿到上升沿的时间并且指示一个画面的起始(或结束)定时。垂直前沿fp等于从指示一帧数据的最后行数据定时的最后数据使能信号de的下降沿到垂直同步时间vs的开始的时间。垂直后沿bp等于从垂直同步时间vs的结束到指示一帧数据的第一行数据定时的第一数据使能信号de的上升沿的时间。

本公开的实施方式在逐行扫描处理期间在垂直有效时间va的第二周期p2中使用上述gip电路120实时地感测显示面板的特定行以便执行感测操作。如图12至图14所示在垂直有效时间va内设定第二周期p2。

图13和图14示出在逐行扫描处理期间在一个帧周期的垂直有效时间内实时地感测显示面板的行的示例。

参照图13和图14，在垂直有效时间va中，输入图像的一帧数据被依次扫描到显示面板100的所有行并被写到子像素101。本公开的实施方式在逐行扫描处理期间在垂直有效时间va中实时地感测特定行的子像素，并且可基于感测结果实时地补偿子像素之间的变化或者子像素随时间的改变。因此，由于本公开的实施方式不需要使用垂直消隐时间vb来感测子像素，所以可解决由垂直消隐时间vb导致的感测时间的限制。

在一个垂直有效时间va中感测的行数不限于一行。可在一个垂直有效时间va中感测至少一行。当在一个垂直有效时间va中感测多行时，可依次感测所述多行。

子像素不利用施加到子像素的感测数据电压来发射光。因此，在逐行扫描处理期间感测的行可在该行不发射光的状态下感测。

显示面板上感测的行的位置可如图13和图14所示在各个帧周期中改变。当在时间轴上待感测的行的位置改变时，未识别出由待感测的行的亮度降低导致的行之间的亮度变化。在图14中，“l1至ln”指示显示面板100的行的位置。在图14的示例中，在第n帧f(n)中感测第b行lb，并且在第(n+1)帧f(n+1)中感测第c行lc。随后，在第(n+2)帧f(n+2)中感测第a行la。

图15是示出图6所示的第n级gip电路在第一周期中的操作的输入和输出波形图。

参照图15，当在依次扫描显示面板100的第一周期p1中g2out(n-1)处于栅极导通电压vgl时，第二行控制信号gs2可被设定为栅极导通电压vgl并且第四行控制信号gs4可被设定为栅极截止电压vgh。此外，当在第一周期p1中g2out(n-1)处于栅极导通电压vgl时，第一行控制信号gs1和第三行控制信号gs3可被设定为栅极导通电压vgl。如图7所示在第一周期p1中，第一行控制信号gs1至第四行控制信号gs4的电压可保持恒定。

图16示出通过第一行控制信号gs1和第三行控制信号gs3来调节gip电路的输出信号波形，并补偿子像素的亮度的示例。图17示出使用第三行控制信号gs3来补偿由第二周期导致的亮度降低的方法。

参照图16和图17，第一行控制信号gs1阻挡vst节点in1与q节点q之间的电流路径，并且控制q节点q的电压而不管边沿触发电路的输入信号vst和clk2如何，从而调节边沿触发电路的输出信号(即，em信号em(n))的波形。当第一行控制信号gs1处于栅极截止电压vgh时，vst节点in1与q节点q之间的电流路径被阻挡。当如图7所示需要增大em信号em(n)的电压保持恒定的周期时，按照栅极截止电压vgh生成第一行控制信号gs1。

第三行控制信号gs3阻挡输入节点与qb节点qb之间的电流路径，以使得qb节点qb的电压不会根据vst节点in1和clk节点in2的电压而改变。当第三行控制信号gs3按照栅极截止电压vgh生成时，由于qb节点qb保持在栅极截止电压vgh，所以防止了em信号em(n)的电压的改变。如图17所示，可通过使用第三行控制信号gs3增加待感测的第n行之后的行的发射时间te来补偿由第二周期p2导致的亮度降低。

图17所示的波形是图7中的“g2out(n)/sc2(n)”的波形。此外，图17中的“第2行”的波形是图7中的“g2out(n)/sc2(n)”的波形。

图18是示出在发射周期期间子像素的em信号的pwm波形的波形图。

参照图18，在发射周期te期间，em信号em(n)和em(n+1)的电压根据预定pwm占空比而反转。在第二周期p2中，待感测的第nem信号em(n)保持在栅极导通电压vgl，以使得电流可在连接到第n行的子像素101的驱动元件中流动。此外，在第二周期p2中供应给第(n+1)行的子像素101的第(n+1)em信号em(n+1)保持在栅极截止电压vgh，以使得在第二周期p2期间电流不在子像素101中流动。

根据本公开的各种实施方式的选通驱动器电路以及使用该选通驱动器电路的显示装置将描述如下。

根据本公开的实施方式的选通驱动器电路包括：第一晶体管，其被配置为响应于时钟将起始信号供应给q节点；第二晶体管，其被配置为响应于时钟调节第一晶体管的选通电压；第三晶体管，其被配置为响应于起始信号调节第二晶体管的选通电压；第四晶体管，其根据q节点的电压而导通并被配置为改变qb节点的电压；第五晶体管，其被配置为响应于第一行控制信号来切换第一晶体管与q节点之间的电流路径；第六晶体管，其根据q节点的电压而导通并被配置为将栅极截止电压供应给输出节点；第七晶体管，其根据qb节点的电压而导通并被配置为将栅极导通电压供应给输出节点；第八晶体管，其被配置为响应于指示特定行的位置的行指定信号将第二行控制信号供应给qb节点；以及第九晶体管，其被配置为响应于第三行控制信号来切换第二晶体管与qb节点之间的电流路径，其中，第一行控制信号至第三行控制信号独立于起始信号和时钟生成。因此，在逐行扫描处理期间将选通信号输出到显示面板的任何行的方法可改变。

第一行控制信号的电压在第一周期期间可为栅极导通电压，在第二周期期间可为栅极截止电压。

在第一行控制信号反转为栅极截止电压的边沿定时之前在第一周期中，第二行控制信号可从栅极导通电压反转为栅极截止电压。在第二行控制信号的电压从栅极截止电压反转为栅极导通电压的边沿定时，输出节点的电压可从栅极导通电压反转为栅极截止电压。当第三行控制信号的电压为栅极截止电压时，输出节点的电压可按照栅极导通电压生成。当第三行控制信号的电压为栅极导通电压时，输出节点的电压可按照栅极截止电压生成。

选通驱动器电路还可包括第十晶体管，该第十晶体管被配置为响应于行指定信号将第四行控制信号供应给q节点。第四行控制信号可独立于起始信号和时钟生成。

第四行控制信号在第一周期期间可保持在栅极截止电压，在第二周期期间可反转为栅极导通电压。

第一晶体管至第九晶体管可以是p型晶体管。

该选通驱动器电路还可包括第十一晶体管，该第十一晶体管被配置为根据qb节点的电压来切换q节点与供应有栅极导通电压的第一电源节点之间的电流路径。

根据本公开的实施方式的显示装置包括：像素阵列，其包括数据线、选通线和子像素；数据驱动器，其被配置为将输入图像的数据信号供应给数据线；以及选通驱动器，其被配置为通过输出节点将选通信号供应给选通线，其中，包括在各个子像素中的像素电路包括一个或更多个n型晶体管和一个或更多个p型晶体管，其中，选通驱动器包括：第一晶体管，其被配置为响应于时钟将起始信号供应给q节点；第二晶体管，其被配置为响应于时钟调节第一晶体管的选通电压；第三晶体管，其被配置为响应于起始信号调节第二晶体管的选通电压；第四晶体管，其根据q节点的电压而导通并被配置为改变qb节点的电压；第五晶体管，其被配置为响应于第一行控制信号来切换第一晶体管与q节点之间的电流路径；第六晶体管，其根据q节点的电压而导通并被配置为将栅极截止电压供应给输出节点；第七晶体管，其根据qb节点的电压而导通并被配置为将栅极导通电压供应给输出节点；第八晶体管，其被配置为响应于指示特定行的位置的行指定信号将第二行控制信号供应给qb节点；以及第九晶体管，其被配置为响应于第三行控制信号来切换第二晶体管与qb节点之间的电流路径，其中，第一行控制信号至第三行控制信号独立于起始信号和时钟生成。因此，在逐行扫描处理期间将选通信号输出到显示面板的任何行的方法可改变。

显示装置还可包括第十晶体管，该第十晶体管被配置为响应于行指定信号将第四行控制信号供应给q节点。第四行控制信号独立于起始信号和时钟生成。

选通驱动器电路的第一周期可用作逐行扫描时间。并且第二周期可用作保持时间。

第二周期可根据对显示面板的一行进行感测所需的时间来设定。

选通信号可包括限定子像素的发射时间的发射信号。

选通驱动器电路可以位于与显示装置的像素电路相同的基板上。

显示面板驱动电路可以被配置为在低刷新驱动模式或者在正常驱动模式下操作。

如上所述，本公开可使用预定行控制信号来控制输出选通信号的边沿触发电路，并且可在一个帧周期中暂时地保持第n选通线的电压。本公开可在依次扫描显示面板的行的逐行扫描处理期间在一个帧周期中感测特定行的子像素的电特性，将视频数据写到所感测的子像素，然后再次重新开始逐行扫描。

当显示面板的行之间存在亮度差异时，本公开可使用行控制信号细微地调节各行的亮度，从而改进行之间的亮度差异。

对于本领域技术人员而言将显而易见的是，在不脱离本公开的技术构思或范围的情况下，可对本公开的选通驱动器电路以及使用该选通驱动器电路的显示装置进行各种修改和变化。因此，本公开旨在覆盖对本公开的修改和变化，只要其落入所附权利要求书及其等同物的范围内即可。

本申请要求2017年8月16日提交的韩国专利申请no.10-2017-0103824的权益，其完整内容出于所有目的通过引用并入本文，如同在本文中充分阐述一样。