本实用新型涉及FPGA/SOC板，特别地涉及具有主动EMI减少装置的FPGA/SOC板以及包括这种FPGA/SOC板的视频显示系统。
背景技术：
诸如电压或电流的任何电开关信号是许多数字电子装置的电磁干扰(EMI)的主要来源。由这些电子装置生成的EMI必须被抑制以避免与其他电子装置的干扰并且满足FCC和其他管理规定。减少EMI的传统方法包括使用“被动”元件，诸如金属屏蔽、扼流圈、铁氧体磁珠、电阻器和电容器等。新近的趋势已经利用“主动”方式，其中集中在窄带的峰值能量被分布在更宽的频带上。这一技术通常称为扩展频谱调制。
扩展频谱的方法可以基于利用锁相环实施的频率调制、经由延迟线或诸如使用插入在信号路径中的开关延迟元件的其他方式实施的相位调制。
目前，视频显示系统正在变得越来越广泛。这些系统在大量应用中使用，包括但不限于，电视墙、用于2D、3D、AR(增强现实)和VR(虚拟现实)娱乐的数字标牌。
由于电开关信号，这些视频显示系统生成显著的电磁发射，为了符合规定以及为了鲁棒的系统操作，它们需要被有效地管理。
技术实现要素：
本申请公开了用于实现这一EMI管理的方式，其使用“主动EMI抑制”集成电路(IC)，包括但不限于单独装置、集成“时钟芯片”、频率振荡器(包括但不限于基于晶体振荡器、基于SAW振荡器以及基于MEMS振荡器的装置)。用于实现主动EMI管理的技术包括但不限于基于频率调制的架构以及基于相位调制的架构。本申请将使用LED电视显示系统作为示例，但本领域技术人员可以明了，本申请可以扩展到其他类似的视频显示器。
根据本实用新型的一方面，提供了一种FPGA/SOC板，包括网络接口模块(101)和FPGA/SOC组件(102)，所述网络接口模块(101)连接至所述FPGA/SOC组件(102)以发送和接收时钟信号和数据信号，所述FPGA/SOC组件(102)处理所述时钟信号和数据信号，还包括设置在所述网络接口模块(101)与所述FPGA/SOC组件(102)之间的EMI减少装置(103)，所述EMI减少装置(103)调制从所述网络接口模块(101)到所述FPGA/SOC组件(102)的所述时钟信号。
所述的FPGA/SOC板，其中，所述FPGA/SOC板包括第一锁相环(104)，其带宽被修改以将来自所述EMI减少装置(103)的调制时钟信号改变为未调制的时钟信号并且将其提供给吉比特网控制器(105)。
所述的FPGA/SOC板，其中，所述FPGA/SOC板包括第二锁相环(106)，其接收来自所述EMI减少装置(103)的调制时钟信号并且将其提供给所述FPGA/SOC板的IP核元件(107)。
所述的FPGA/SOC板，其中，所述FPGA/SOC板还包括电平移位器(108)，所述电平移位器(108)设定显示器驱动器(301)所需的电压电平。
所述的FPGA/SOC板，其中，所述FPGA/SOC板还包括存储器(109)。
所述的FPGA/SOC板，其中，所述FPGA/SOC板还包括第三锁相环(204)，其直接接收来自所述网络接口模块的未调制的时钟信号并且将其提供给吉比特网控制器(205)。
所述的FPGA/SOC板，其中，所述FPGA/SOC板包括第二锁相环(106)，其接收来自所述EMI减少装置(103)的调制时钟信号并且将其提供给所述FPGA/SOC板的IP核元件(107)。
一种视频显示系统，包括显示器驱动器(301)和显示器(302)，所述显示器驱动器(301)驱动所述显示器(302)，还包括根据权利要求1-7中的任一项所述的FPGA/SOC板，所述FPGA/SOC板与所述显示器驱动器(301)连接并且处理和传输经由所述网络接口模块(101)接收的时钟信号和数据信号。
所述的视频显示系统，其中，所述显示器驱动器(301)包括LED电视驱动器，并且所述显示器(302)包括LED电视显示器。
本实用新型所实现的有益效果例如是：通过采用主动EMI减少装置，降低了数字电子装置之间的电磁干扰。
本实用新型的其他特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本实用新型而了解。本实用新型的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
附图用来提供对本实用新型的进一步理解，并且构成说明书的一部分，与本实用新型的实施例共同用于解释本实用新型，并不构成对本实用新型的限制。
图1示出根据本实用新型的FPGA/SOC板的一实施例的方框图。
图2示出根据本实用新型的FPGA/SOC板的另一实施例的方框图。
图3示出根据本实用新型的视频显示系统的方框图。
具体实施方式
为使本实用新型的目的、技术方案和优点更加清楚，以下结合附图对本实用新型作进一步地详细说明。
以下结合说明书附图对本实用新型的实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本实用新型，并不用于限定本实用新型。并且在不相冲突的情况下，本实用新型的实施例中的特征可以相互结合，所形成的技术方案均在本实用新型的保护范围之内。
以下参照附图描述根据本实用新型的FPGA/SOC板及使用该FPGA/SOC板的视频显示系统。
实施例一：
图1示出根据实用新型的FPGA/SOC板的一实施例的方框图。如图1所示，在本实施例中，FPGA/SOC板包括网络接口模块101和FPGA/SOC组件102，网络接口模块101连接至FPGA/SOC组件102以发送和接收时钟信号和数据信号，FPGA/SOC组件102处理时钟信号和数据信号，并且连接至显示器驱动器，FPGA/SOC板还包括设置在网络接口模块101与FPGA/SOC组件102之间的EMI减少装置103，EMI减少装置103调制从网络接口模块101到FPGA/SOC组件102的时钟信号。
在本实施例中，FPGA/SOC板还包括第一锁相环104，其带宽被修改以将来自EMI减少装置103的调制时钟信号改变为未调制的时钟信号并且将其提供给吉比特网(GigaLan)控制器105。
在本实施例中，FPGA/SOC板还包括第二锁相环106，其接收来自EMI减少装置103的调制时钟信号并且将其提供给FPGA/SOC板的IP核元件107。
在本实施例中，FPGA/SOC板还包括电平移位器108，电平移位器108设定显示器驱动器所需的电压电平。
在本实施例中，FPGA/SOC板还包括存储器109。
实施例二：
图2示出根据实用新型的FPGA/SOC板的另一实施例的方框图。图2所示的实施例与图1的实施例基本相同，关于相同部分的描述不再赘述。两者的区别在于，在本实施例的FPGA/SOC板中，第三锁相环204不经过EMI减少装置103装置，直接与网络接口模块201连接，第二锁相环106跟实施例一相同，经过EMI减少装置103接收信号。第三锁相环204接收来自网络接口模块201的未调制的时钟信号并且将其提供给吉比特网(GigaLan)控制器205。
图3示出根据实用新型的视频显示系统的方框图。如图3所示，在本实施例中，视频显示系统包括显示器驱动器301和显示器302，显示器驱动器301驱动显示器302，其特征在于，视频显示系统还包括根据以上任一实施例所述的FPGA/SOC板303，FPGA/SOC板303与显示器驱动器301连接并且处理和传输经由网络接口模块接收的时钟信号和数据信号。
在本实施例中，显示器驱动器301为LED电视驱动器，显示器302包括LED电视显示器。但是本实用新型不限于此，任意显示器和其驱动器均是可行的。
综上所述，本实用新型提供了一种FPGA/SOC板，其通过主动EMI减少装置调制来自网络接口模块的时钟信号，来抑制EMI发射。本实用新型还提供了一种包括该FPGA/SOC板的视频显示系统。
虽然本申请所公开的实施方式如上，但所述的内容只是为了便于理解本申请而采用的实施方式，并非用以限定本申请。任何本申请所属技术领域内的技术人员，在不脱离本申请所公开的精神和范围的前提下，可以在实施的形式上及细节上作任何的修改与变化，但本申请的保护范围，仍须以所附的权利要求书所界定的范围为准。