一种数字驱动像素电路、显示面板和显示装置的制作方法

本发明实施例涉及显示技术领域，尤其涉及一种数字驱动像素电路、显示面板和显示装置。

背景技术：

近年来显示技术发展迅猛，对于显示装置的驱动成为研发的热点问题。

现有技术中，对显示装置的驱动包括模拟驱动和数字驱动。相较于模拟驱动，数字驱动具有功耗低，信号不易受到干扰，对驱动器件一致性容忍度高等优点。但是，数字驱动像素电路中存在像素在关闭状态时发光器件发光的现象，影响显示装置的显示效果。

技术实现要素：

本发明提供一种数字驱动像素电路、显示面板和显示装置，以实现像素在关闭状态时，保持发光器件不发光，保证显示装置良好的显示效果。

第一方面，本发明实施例提供了一种数字驱动像素电路，包括：数据写入模块、存储模块、驱动模块、发光模块和误发光抑制模块；

数据写入模块用于向驱动模块的控制端写入数据电压；存储模块用于存储驱动模块控制端的电压；

驱动模块用于根据驱动模块控制端的电压导通或关断，并在导通时驱动发光模块发光；

误发光抑制模块包括控制端、第一端和第二端，误发光抑制模块的第一端与发光模块的第一端电连接，误发光抑制模块的第二端与发光模块的第二端电连接，误发光抑制模块的控制端用于输入控制信号，以使误发光抑制模块的第一端和第二端在驱动模块关断时导通，进而使得在驱动模块关断时，发光器件的两端电位是相同的，使得发光器件被完全关闭，因此使得各个显示灰阶对应的发光时长可以被精确控制，保证良好的显示效果。

其中，数据写入模块的控制端与数字驱动像素电路的扫描信号输入端电连接，数据写入模块的第一端与数字驱动像素电路的数据信号输入端电连接，数据写入模块的第二端与驱动模块的控制端电连接；

驱动模块的第一端与数字驱动像素电路的第一电压信号输入端电连接，驱动模块的第二端与发光模块的第一端电连接，发光模块的第二端与像素电路的第二电压信号输入端电连接；

存储模块的第一端与驱动模块的控制端电连接，存储模块的第二端与驱动模块的第一端电连接。

其中，数据写入模块包括第一晶体管，驱动模块包括第二晶体管，误发光抑制模块包括第三晶体管，存储模块包括第一电容，发光模块包括有机发光器件；

第一晶体管的栅极作为数据写入模块的控制端，第一晶体管的第一极作为数据写入模块的第一端，第一晶体管的第二极作为数据写入模块的第二端；

第二晶体管的栅极作为驱动模块的控制端，第二晶体管的第一极作为驱动模块的第一端，第二晶体管的第二极作为驱动模块的第二端；

第三晶体管的栅极作为误发光抑制模块的控制端，第三晶体管的第一极作为误发光抑制模块的第一端，第三晶体管的第二极作为误发光抑制模块的第二端；

第一电容的两个极板分别作为存储模块的第一端和第二端；

有机发光器件的阳极作为发光模块的第一端，有机发光器件的阴极作为发光模块的第二端。

其中，第二晶体管和第三晶体管的沟道类型不同；第三晶体管的栅极与第二晶体管的栅极电连接，可以使得第三晶体管的栅极无需连接单独的控制线，对于包含该数字驱动像素电路的显示面板来说，不会增加布线数量，有利于实现较高的像素密度。

其中，第三晶体管的栅极与数字驱动像素电路的第一控制信号输入端电连接，可以使得对第三晶体管的控制更加方便有效。

其中，第二晶体管和第三晶体管的沟道类型相同，可以使得制备数字驱动像素电路中的薄膜晶体管时，制备工艺更加简化。

其中，数字驱动像素电路还包括发光控制模块，发光控制模块包括控制端、第一端和第二端，发光控制模块的控制端用于输入发光控制信号，发光控制模块的第一端与驱动模块的第二端电连接，发光控制模块的第二端与发光模块的第一端电连接，进而更加有利于对发光模块的控制。

其中，发光控制模块包括第四晶体管，第四晶体管的栅极作为发光控制模块的控制端，第四晶体管的第一极作为发光控制模块的第一端，第四晶体管的第二极作为发光控制模块的第二端。

第二方面，本发明实施例还提供了一种显示面板，包括第一方面提供的数字驱动像素电路，数字驱动像素电路包括扫描信号输入端和数据信号输入端，显示面板还包括扫描驱动电路、数据驱动电路、多条扫描线和多条数据线，扫描驱动电路的端口与多条扫描线电连接，数字驱动像素电路的扫描信号输入端电连接一条扫描线，数字驱动像素电路的数据信号输入端电连接一条数据线。该显示面板包括第一方面提供的数字驱动像素电路，其中数字驱动像素电路包括数据写入模块、存储模块、驱动模块、发光模块和误发光抑制模块，误发光抑制模块包括控制端、第一端和第二端，误发光抑制模块的第一端与发光模块的第一端电连接，误发光抑制模块的第二端与发光模块的第二端电连接，通过误发光抑制模块的控制端输入控制信号，使误发光抑制模块的第一端和第二端在驱动模块关断时导通，使得在驱动模块关断时，发光器件的两端电位是相同的，使得发光器件被完全关闭，因此使得各个显示灰阶对应的发光时长可以被精确控制，保证良好的显示效果。

第三方面，本发明实施例还提供了一种显示装置，包括第二方面提供的显示面板。

本实施例提供了数字驱动像素电路、显示面板和显示装置，其中数字驱动像素电路包括误发光抑制模块，误发光抑制模块包括控制端、第一端和第二端，误发光抑制模块的第一端与发光模块的第一端电连接，误发光抑制模块的第二端与发光模块的第二端电连接，通过误发光抑制模块的控制端输入控制信号，使误发光抑制模块的第一端和第二端在驱动模块关断时导通，使得在驱动模块关断时，发光器件的两端电位是相同的，使得发光器件被完全关闭，不会因为像素电路中漏电流而发光，进而可以精确控制发光器件的发光时长，因此使得各个显示灰阶对应的发光时长可以被精确控制，保证良好的显示效果。

附图说明

图1是本发明实施例提供的一种数字驱动像素电路的结构示意图；

图2是本发明实施例提供的另一种数字驱动像素电路的结构示意图；

图3是本发明实施例提供的数字驱动像素电路的在一个子帧内的一种工作时序图；

图4是本发明实施例提供的数字驱动像素电路在一个子帧内的另一种工作时序图；

图5是本发明实施例提供的另一种像素电路的结构示意图；

图6是本发明实施例提供的数字驱动像素电路的在一个子帧内的另一种工作时序图；

图7是本发明实施例提供的数字驱动像素电路在一个子帧内的另一种工作时序图；

图8是本发明实施例提供的另一种数字驱动像素电路的结构示意图；

图9是本发明实施例提供的另一种数字驱动像素电路的结构示意图；

图10是本发明实施例提供的另一种数字驱动像素电路的结构示意图；

图11是本发明实施例提供的一种显示面板的结构示意图；

图12是本发明实施例提供的一种显示装置的结构示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

正如背景技术中所述，数字驱动像素电路中存在像素在关闭状态时发光器件发光，影响显示效果的问题。经发明人研究发现，出现这种问题的原因在于，现有数字驱动像素电路中，驱动晶体管和开关晶体管通常采用ltps工艺制成，漏电流较大，造成驱动晶体管在关闭状态下，发光器件不能完全关闭而发光。而数字驱动像素电路是通过控制发光器件的发光时间长短来控制显示灰阶，发光时间的长短是由驱动晶体管的导通和关断时间来进行控制，驱动晶体管在关断状态下，由于漏电流的较大使得发光器件不能完全关闭而发光，使得发光器件的发光时长不能被精确控制，进而使得各个显示灰阶对应的发光时长不能被精确控制，使得显示效果变差。

为解决上述问题，本发明实施例提供了一种数字驱动像素电路，图1是本发明实施例提供的一种数字驱动像素电路的结构示意图，参考图1，该数字驱动像素电路包括：数据写入模块110、存储模块120、驱动模块130、发光模块140和误发光抑制模块150；

数据写入模块110用于向驱动模块130的控制端g2写入数据电压；存储模块120用于存储驱动模块130控制端g2的电压；

驱动模块130用于根据驱动模块130控制端g2的电压导通或关断，并在导通时驱动发光模块140发光；

误发光抑制模块150包括控制端g3、第一端和第二端，误发光抑制模块150的第一端与发光模块140的第一端电连接，误发光抑制模块150的第二端与发光模块140的第二端电连接，误发光抑制模块150的控制端g3用于输入控制信号，以使误发光抑制模块150的第一端和第二端在驱动模块130关断时导通。

相比于模拟驱动中每个灰阶对应一个数据电压，即一个数据电压对应发光模块的一个发光亮度。数字驱动像素电路中发光器件的工作状态只包括亮态和暗态，且亮态时的发光亮度是一致的。其中，数字驱动像素电路的工作时序包括数字1状态时序和数字0状态时序，其中数字1状态时序对应发光模块的亮态，数字0状态时序对应发光模块的暗态。数字驱动像素电路通过控制发光模块140的发光时间长短(即亮态和暗态的时长)来实现灰阶控制。

本实施例提供的数字驱动像素电路中，误发光抑制模块150的第一端和第二端分别与发光模块140的第一端和第二端电连接，误发光抑制模块150在其控制端g3输入的控制信号的控制下，在驱动模块130关断时导通，进而使得在驱动模块130关断时，发光模块140的第一端和第二端的电位相等，使得发光模块140被完全关闭而不发光，进而可以实现对发光模块140的可靠控制，保证在驱动模块130关断时，发光模块140不会因为像素电路中漏电流的存在而发光，进而使得各个显示灰阶对应的发光时长可以被精确控制，保证良好的显示效果。

本实施例提供的数字驱动像素电路，包括数据写入模块、存储模块、驱动模块、发光模块和误发光抑制模块，误发光抑制模块包括控制端、第一端和第二端，误发光抑制模块的第一端与发光模块的第一端电连接，误发光抑制模块的第二端与发光模块的第二端电连接，通过误发光抑制模块的控制端输入控制信号，使误发光抑制模块的第一端和第二端在驱动模块关断时导通，使得在驱动模块关断时，发光器件的两端电位是相同的，使得发光器件被完全关闭，因此使得各个显示灰阶对应的发光时长可以被精确控制，保证良好的显示效果。

以上在本发明的核心思想，下面继续结合实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本发明保护的范围。

继续参考图1，数据写入模块110的控制端g1与数字驱动像素电路的扫描信号输入端scan电连接，数据写入模块110的第一端与数字驱动像素电路的数据信号输入端data电连接，数据写入模块110的第二端与驱动模块130的控制端g2电连接；

驱动模块130的第一端与数字驱动像素电路的第一电压信号输入端vdd电连接，驱动模块130的第二端与发光模块140的第一端电连接，发光模块140的第二端与像素电路的第二电压信号输入端vss电连接；

存储模块120的第一端与驱动模块130的控制端g2电连接，存储模块120的第二端与驱动模块130的第一端电连接。

如上述实施例所述的，数字像素电路的工作时序包括数字0状态时序和数字1状态时序，并将一帧画面在时间上分成多个子帧，其中，数字0状态时序对应数据信号输入端data输入高电平的子帧状态，数字1状态对应数据信号输入端data输入低电平的子帧状态；或者数字0状态对应数据信号输入端data输入低电平的子帧状态，数字1状态对应数据信号输入端data输入高电平的子帧状态。例如，对于ltps背板，驱动模块130为p型薄膜晶体管，则数字0状态对应数据信号输入端data输入高电平的子帧状态(驱动模块130关断，对应发光模块140的暗态)，数字1状态对应数据信号输入端data输入低电平的状态(驱动模块130导通，对应发光模块140的亮态)。

对于数字0状态时序的子帧和数字1状态时序子帧，上述数字驱动像素电路的工作时序都可以包括数据写入阶段和发光阶段，在数据写入阶段，数据写入模块110导通，数据信号输入端data通过导通的数据写入模块110向驱动模块130的控制端g2写入数据信号；

存储模块120可对驱动模块130控制端g2的电位进行存储；

在发光阶段，驱动模块130根据其控制端的电位导通或者关断，例如，驱动模块130控制端g2为高电位时，驱动模块130关断，此时通过向误发光抑制模块150的控制端g3输入第一控制信号，使误发光抑制模块150导通，进而使得发光模块140两端的电位是一致的，发光模块140保持关断状态；驱动模块130控制端g2为低电位时，驱动模块130导通，此时通过向误发光抑制模块150的控制端g3输入第二控制信号，使误发光抑制模块150关断，驱动模块130驱动发光模块140发光。

需要说明的是，为保证数据信号能够完全写入到驱动模块130的控制端g2，数据写入阶段(数据信号输入端data输入数据信号的脉冲设定时长和数据写入模块110导通的设定时长)通常较长；而因数据信号只包括高电位(例如+5v)和低电位(例如-5v)，因此写入到驱动模块130控制端g2所需的时长通常较短(本发明实施例对此忽略不计)，因此，在数据写入阶段，驱动模块130根据自身控制端g2的电位导通或者关断，误发光抑制模块150在驱动模块130关断时导通，使发光模块140可以被完全关断，防止发光模块140误发光带来的显示不良。

本实施例提供的像素电路，通过在驱动模块关断时，使误发光控制模块导通，可以防止发光模块误发光，进而使得发光模块只有在驱动模块导通时才可发光，避免驱动模块在关断状态下，数字驱动像素电路中漏电流的存在导致发光器件发光引起的显示不良，使得各个显示灰阶对应的发光时长可以被精确控制，保证良好的显示效果。

图2是本发明实施例提供的另一种像素电路的结构示意图，在上述方案的基础上，可选的，数据写入模块110包括第一晶体管t1，驱动模块130包括第二晶体管t2，误发光抑制模块150包括第三晶体管t3，存储模块120包括第一电容c1，发光模块140包括有机发光器件d1；

第一晶体管t1的栅极作为数据写入模块110的控制端g1，第一晶体管t1的第一极作为数据写入模块110的第一端，第一晶体管t1的第二极作为数据写入模块110的第二端；

第二晶体管t2的栅极作为驱动模块130的控制端g2，第二晶体管t2的第一极作为驱动模块130的第一端，第二晶体管t2的第二极作为驱动模块130的第二端；

第三晶体管t3的栅极作为误发光抑制模块150的控制端g3，第三晶体管t3的第一极作为误发光抑制模块150的第一端，第三晶体管t3的第二极作为误发光抑制模块150的第二端；

第一电容c1的两个极板分别作为存储模块120的第一端和第二端；

有机发光器件d1的阳极作为发光模块140的第一端，有机发光器件d1的阴极作为发光模块140的第二端。

数字驱动像素电路中，常用的扫描方法包括子场扫描法，即将一帧画面在时间上分成多个子帧，通过控制每个子帧的时间以及在每个子帧中向驱动模块130(即图2中第二晶体管t2)的控制端g2写入的数据控制有机发光器件d1的发光时长，进而控制有机发光器件d1的显示灰阶。例如对于16灰阶的显示，可将一帧画面在时间上划分为4个子帧，每个子帧的时间之比为1：2：4：8。如上所述的，每个子帧中，向第二晶体管t2栅极写入的数据可以是高电位数据信号或低电位数据信号来控制有机发光器件d1在该子帧内的亮暗状态，进而控制有机发光器件d1的发光时长。图3是本发明实施例提供的数字驱动像素电路的在一个子帧内的一种工作时序图；图4是本发明实施例提供的数字驱动像素电路在一个子帧内的另一种工作时序图。图3和图4所示数字驱动像素电路的工作时序可对应图2所示的像素电路。

以下以第一晶体管t1为p型晶体管，第二晶体管t2为p型晶体管，第三晶体管t3为n型晶体管为例进行示例性说明。图3所示数字驱动像素电路的工作时序对应数字1状态(有机发光器件的亮态)，在该子帧内，数据信号输入端data输入低电位数据信号(例如-5v)；图4所示数字驱动像素电路的工作时序对应数字0状态(有机发光器件的暗态)，在该子帧内，数据信号输入端data输入高电位数据信号(例如+5v)。

参考图2和图3，在图3所对应的子帧内，数据写入阶段t1，扫描信号输入端scan输入低电平信号，第一晶体管t1导通，数据信号输入端data输入的低电位数据信号通过导通的第一晶体管t1写入到第二晶体管t2的栅极；

数据信号输入端data输入的低电位数据信号通过导通的第一晶体管t1写入到第二晶体管t2的栅极后，第一电容c1对该数据信号进行存储保持。

发光阶段t2，第二晶体管t2根据其栅极的低电位导通；第三晶体管t3的栅极输入低电平信号，第三晶体管t3关断；第二晶体管t2驱动有机发光器件d1发光。即在该子帧内，数据信号输入端data输入低电位数据信号时，在发光阶段第二晶体管t2导通，第三晶体管t3关断，有机发光器件d1发光。

参考图2和图3，需要说明的是，为保证数据信号能够完全写入到第二晶体管t2的栅极，数据写入阶段(数据信号输入端data输入数据信号的脉冲设定时长和第一晶体管t1导通的设定时长)通常较长；而因数据信号只包括高电位(例如+5v)和低电位(例如-5v)，因此写入到第二晶体管t2栅极所需的时长通常较短(本发明实施例对此忽略不计)，因此，在数据写入阶段t1，第二晶体管t2栅极的电位为写入的低电位数据信号，第二晶体管t2导通，第三晶体管t3的栅极输入低电平，使得第三晶体管t3关断，使有机发光器件d1发光。

参考图2和图4，在图4对应的子帧内，数据写入阶段t1，扫描信号输入端scan输入低电平信号，第一晶体管t1导通，数据信号输入端data输入的高电位数据信号通过导通的第一晶体管t1写入到第二晶体管t2的栅极；

数据信号输入端data输入的高电位数据信号通过导通的第一晶体管t1写入到第二晶体管t2的栅极后，第一电容c1对该数据信号进行存储保持。

在发光阶段t2，第二晶体管t2根据其栅极的高电位关断；第三晶体管t3的栅极输入高电平信号，第三晶体管t3导通，使得有机发光器件d1的阳极电位与阴极电位相等，都为第二电压信号输入端vss输入的电压，使得有机发光器件d1被完全关闭，有机发光器件d1不发光。即在该子帧内，数据信号输入端data输入高电位数据信号时，在发光阶段第二晶体管t2关断，第三晶体管t3导通，有机发光器件d1不发光。

参考图2和图4，需要说明的是，为保证数据信号能够完全写入到第二晶体管t2的栅极，数据写入阶段(数据信号输入端data输入数据信号的脉冲设定时长和第一晶体管t1导通的设定时长)通常较长，而因数据信号只包括高电位(例如+5v)和低电位(例如-5v)，因此写入到第二晶体管t2栅极所需的时长通常较短(本发明实施例对此忽略不计)，因此，在数据写入阶段t1，第二晶体管t2栅极的电位为写入的高电位数据信号，第二晶体管t2关断，第三晶体管t3的栅极输入高电平，使得第三晶体管t3导通，使有机发光器件d1不发光。

通过控制写入对应数字0状态时序的子帧的时间与对应数字1状态时序的子帧时间，可以实现不同灰阶的显示。例如，对于16灰阶的显示，将一帧画面在时间上划分为4个子帧，分别为第一子帧、第二子帧、第三子帧、第四子帧，每个子帧的时间之比依次为1：2：4：8。例如要实现7灰阶显示时，第一子帧、第二子帧、第三子帧对应数字1状态时序，以使第二晶体管t2在第一子帧、第二子帧、第三子帧内导通，第三晶体管t3在第一子帧、第二子帧和第三子帧内关断，使有机发光器件在第一子帧、第二子帧和第三子帧发光；第四子帧内对应数字0状态时序，以使第二晶体管t2在第四子帧关断，第三晶体管t3在第四子帧导通，使有机发光器件在第四子帧的发光阶段不发光，即可实现7灰阶显示。对于其他灰阶，与7灰阶显示原理相同，在此不再赘述。

图5是本发明实施例提供的另一种像素电路的结构示意图，参考图5，可选的，第二晶体管t2和第三晶体管t3的沟道类型不同；第三晶体管t3的栅极与第二晶体管t2的栅极电连接。

本发明实施例中，误发光抑制模块150在驱动模块130关断时导通，即第三晶体管t3在第二晶体管t2关断时导通。第三晶体管t3和第二晶体管t2采用沟道类型不同的晶体管，第三晶体管t3的栅极和第二晶体管t2的栅极电连接，可以使得第三晶体管t3的栅极和第二晶体管t2的栅极输入相同的控制信号时，第二晶体管t2和第三晶体管t3的导通关断状态相反，进而可以保证在第二晶体管t2关断时，第三晶体管t3导通，使得在第二晶体管t2关断时，有机发光器件d1的两端电位是相同的，使得发光器件被完全关闭，不会因为像素电路中漏电流而发光，进而可以精确控制发光器件的发光时长，因此使得各个显示灰阶对应的发光时长可以被精确控制，保证良好的显示效果。并且，第三晶体管t3和第二晶体管t2的栅极电连接，可以使得第三晶体管t3的栅极无需连接单独的控制线，对于包含该数字驱动像素电路的显示面板来说，不会增加布线数量，有利于实现较高的像素密度。

图6是本发明实施例提供的数字驱动像素电路的在一个子帧内的另一种工作时序图；图7是本发明实施例提供的数字驱动像素电路在一个子帧内的另一种工作时序图。图6和图7所示数字驱动像素电路的工作时序可对应图5所示的像素电路。以下仍以第一晶体管t1为p型晶体管，第二晶体管t2为p型晶体管，第三晶体管t3为n型晶体管为例进行示例性说明。图6所示数字驱动像素电路的工作时序对应数字1状态时序(有机发光器件的亮态)，在该子帧内，数据信号输入端data输入低电位数据信号；图7所示数字驱动像素电路的工作时序对应数字0状态时序(有机发光器件的暗态)，在该子帧内，数据信号输入端data输入高电位数据信号。

参考图5和图6，在图6所对应的子帧内，数据写入阶段t1，扫描信号输入端scan输入低电平信号，第一晶体管t1导通，数据信号输入端data输入的低电位数据信号通过导通的第一晶体管t1写入到第二晶体管t2的栅极；

数据信号输入端data输入的低电位数据信号通过导通的第一晶体管t1写入到第二晶体管t2的栅极后，第一电容c1对该数据信号进行存储保持。

发光阶段t2，第二晶体管t2根据其栅极的低电位导通；第三晶体管t3的栅极电位也为低电位，第三晶体管t3关断；第二晶体管t2驱动有机发光器件d1发光。即在该子帧内，数据信号输入端data输入低电位数据信号时，在发光阶段第二晶体管t2导通，第三晶体管t3关断，有机发光器件d1发光。

参考图5和图7，在图7对应的子帧内，数据写入阶段t1，扫描信号输入端scan输入低电平信号，第一晶体管t1导通，数据信号输入端data输入的高电位数据信号通过导通的第一晶体管t1写入到第二晶体管t2的栅极；

数据信号输入端data输入的高电位数据信号通过导通的第一晶体管t1写入到第二晶体管t2的栅极后，第一电容c1对该数据信号进行存储保持。

在发光阶段t2，第二晶体管t2根据其栅极高电位数据信号关断；第三晶体管t3的栅极电位也为高电平，第三晶体管t3导通，使得有机发光器件d1的阳极电位与阴极电位相等，都为第二电压信号输入端vss输入的电压，使得有机发光器件d1被完全关闭，有机发光器件d1不发光。即在该子帧内，数据信号输入端data输入高电位数据信号时，在发光阶段第二晶体管t2关断，第三晶体管t3导通，有机发光器件d1不发光。

图8是本发明实施例提供的另一种数字驱动像素电路的结构示意图，参考图8，可选的，第三晶体管t3的栅极与数字驱动像素电路的第一控制信号输入端ctrl电连接。

第三晶体管t3的栅极连接第一控制信号输入端ctrl，可以使得对第三晶体管t3的控制更加方便有效，此时第三晶体管t3可为p型晶体管，也可为n型晶体管，图6为第三晶体管t3为p型晶体管时数字驱动像素电路的结构示意图，图3为第三晶体管t3为n型晶体管时数字驱动像素电路的结构示意图。

在上述方案的基础上，可选的，第二晶体管t2和第三晶体管t3的沟道类型相同，可以使得制备数字驱动像素电路中的薄膜晶体管时，制备工艺更加简化。可选的，第一晶体管t1、第二晶体管t2和第三晶体管t3的沟道类型都相同，进而进一步简化制备工艺。

需要说明的是，图8所提供像素电路第一控制输入端ctrl的时序与图2像素电路中第一控制输入端ctrl的信号相反，其他信号的时序与图3和图4一致，在此不再赘述。

图9是本发明实施例提供的另一种数字驱动像素电路的结构示意图，参考图9，该数字驱动像素电路还包括发光控制模块160，发光控制模块160包括控制端、第一端和第二端，发光控制模块160的控制端用于输入发光控制信号，发光控制模块160的第一端与驱动模块130的第二端电连接，发光控制模块160的第二端与发光模块140的第一端电连接。

具体的，发光控制模块160的第一端与驱动模块130的第二端电连接，发光控制模块160的第二端电连接发光模块140的第一端与误发光抑制模块150第一端的公共端，发光控制模块160的控制端g4可与数字驱动像素电路的发光控制信号输入端em电连接，发光控制信号em用于向发光控制模块160的控制端输入发光控制信号。在数字驱动像素电路中加入发光控制模块160后，更加有利于对发光模块140的控制。示例性的，加入发光控制模块160后，可以在包括该数字驱动像素电路的显示面板中的所有像素都写入数据后，通过向所有数字驱动像素电路中的发光控制模块160的输入端输入控制信号，使得显示面板中所有像素一起打开，所有发光模块140一起发光，使得显示效果更加良好。

需要说明的是，发光控制模块160还可以设置在驱动模块130的第一端与数字驱动像素电路的第一电压信号输入端vdd之间，还可以设置在发光模块140的第二端与数字驱动像素电路的第二电压信号输入端vss之间。还需说明的是，当发光控制模块160设置于发光模块140的第二端数字驱动像素电路的第二电压信号输入端vss之间时，发光控制模块160的第一端电连接误发光抑制模块150的第二端与发光模块140第二端的公共端，发光控制模块160的第二端电连接第二电压信号输入端vss。

图10是本发明实施例提供的另一种数字驱动像素电路的结构示意图，在上述方案的基础上，可选的，发光控制模块160包括第四晶体管t4，第四晶体管t4的栅极作为发光控制模块160的控制端g4，第四晶体管t4的第一极作为发光控制模块160的第一端，第四晶体管t4的第二极作为发光控制模块160的第二端。

以第四晶体管t4为p型晶体管为例，在数据写入阶段，第四晶体管t4的栅极输入高电平信号，第四晶体管t4关断；

在发光阶段，第四晶体管t4的栅极输入低电平信号，第四晶体管t4导通。

在数字驱动像素电路中加入第四晶体管t4后，可实现更加有效地对有机发光器件d1的发光进行控制。

本发明实施例还提供了一种显示面板，图11是本发明实施例提供的一种显示面板的结构示意图，参考图11，该显示面板包括本发明任意实施例提供的数字驱动像素电路，数字驱动像素电路包括扫描信号输入端scan和数据信号输入端data，显示面板还包括扫描驱动电路210、数据驱动电路220、多条扫描线(s1、s2、s3、s4……)和多条数据线(d1、d2、d3、d4……)，扫描驱动电路的端口与多条扫描线电连接，数字驱动像素电路的扫描信号输入端scan电连接一条扫描线，数字驱动像素电路的数据信号输入端data电连接一条数据线。需要说明的是，图中仅示意性地示出了用于驱动一个子像素的像素电路的数据信号输入端data和扫描信号输入端scan，用于驱动其他子像素的像素电路的端口与该子像素类似，在此不再一一示出。

本实施例提供的显示面板，包括本发明任意实施例提供的数字驱动像素电路，其中数字驱动像素电路包括数据写入模块、存储模块、驱动模块、发光模块和误发光抑制模块，误发光抑制模块包括控制端、第一端和第二端，误发光抑制模块的第一端与发光模块的第一端电连接，误发光抑制模块的第二端与发光模块的第二端电连接，通过误发光抑制模块的控制端输入控制信号，使误发光抑制模块的第一端和第二端在驱动模块关断时导通，使得在驱动模块关断时，发光器件的两端电位是相同的，使得发光器件被完全关闭，因此使得各个显示灰阶对应的发光时长可以被精确控制，保证良好的显示效果。

本发明实施例还提供了一种显示装置，图12是本发明实施例提供的一种显示装置的结构示意图，显示装置可以包括本发明任意实施例提供的显示面板。显示装置可以为图12所示的手机，也可以为电脑、电视机、智能穿戴显示装置等，本发明实施例对此不作特殊限定。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。