GOA电路及显示面板的制作方法

本申请涉及显示技术领域，尤其涉及一种goa电路及显示面板。

背景技术：

薄膜晶体管液晶显示器(thinfilmtransistorliquidcrystaldisplay，简称tft-lcd)现已成为市场上主流的显示器，其基本原理是显示器中的液晶在电压的驱动下发生偏转，改变光的传播方向从而使显示器显示不同的颜色。阵列基板栅极驱动(gatedriveronarray，简称goa)技术，是利用现有薄膜晶体管液晶显示器阵列(array)制程将栅极驱动电路集成在液晶显示面板的阵列基板上，实现对栅极线(gate)逐行扫描的驱动方式。

在goa电路中，当异常掉电(abnormalpoweroff，简称apo)时，由于像素电容中会残留电平，会导致液晶显示面板出现残影现象。且存在低功耗唤醒(lpwg)模式下系统功耗偏高，以及重载横纹问题。现有技术中，缺乏行之有效的机制来防止残影现象的产生，以及改善lpwg功耗偏高和重载横纹问题。

技术实现要素：

本申请实施例提供一种goa电路及显示面板，可以在断电时，控制每一级goa单元输出高电平的栅极驱动信号，迅速清除显示屏幕上的影像，避免出现之前显示画面的残影。

本申请实施例提供了一种goa电路，包括级联的多个goa单元；第n级goa单元包括：一正反向扫描控制模块，用于根据正向扫描直流控制信号或反向扫描直流控制信号，在第一节点输出第一节点控制信号以及在第二节点输出第二节点控制信号；一输出模块，耦接于所述第一节点并接收第n级时钟信号，用于在所述goa电路进行正向扫描或反向扫描期间，根据所述第一节点控制信号和所述第n级时钟信号，输出第n级栅极驱动信号；一下拉维持模块，耦接于所述第一节点、所述第二节点以及所述输出模块的输出端，用于维持所述第一节点控制信号和所述第n级栅极驱动信号的低电平，以及维持所述第二节点控制信号的高电平；所述正反向扫描控制模块进一步用于在断电时响应第三全局控制信号，以产生第一断电控制信号；所述输出模块进一步用于根据所述第一断电控制信号和高电平的所述第n级时钟信号，输出高电平的第n级栅极驱动信号。

本申请实施例还提供了一种显示面板，包括：一阵列基板，所述阵列基板包括本申请所述的goa电路。

本申请的优点在于：在断电时，本申请goa电路能够控制每一级goa单元输出高电平的栅极驱动信号，从而迅速清除显示屏幕上的影像，避免出现之前显示画面的残影，有利于用户的视觉体验。在断电时，本申请goa电路，还可以拉低第二节点电平，可解决低功耗唤醒时功耗偏高问题。本申请通过在正反向扫描控制模块的正向扫描直流控制信号/反向扫描直流控制信号与第一节点的路径上各增加一个薄膜晶体管，可以控制正向扫描直流控制信号和反向扫描直流控制信号漏电到第一节点的路径，从而改善了重载横纹问题。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

图1为goa电路一实施例的电路图；

图2为本申请goa电路的结构框图；

图3为本申请goa电路一实施例的电路图；

图4为图3所示goa电路的正向扫描驱动时序图；

图5为图3所示goa电路的反向扫描驱动时序图；

图6为图3所示goa电路的断电时各信号的时序变化图；

图7为本申请显示面板架构示意图。

具体实施方式

下面详细描述本申请的实施方式，所述实施方式的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的组件或具有相同或类似功能的组件。本申请的说明书和权利要求书以及附图中的术语“第一”“第二”“第三”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应当理解，这样描述的对象在适当情况下可以互换。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。此外，术语“包括”和“具有”以及它们的任何变形，意图在于覆盖不排它的包含。本申请所提到的方向用语，例如：上、下、左、右、前、后、内、外、侧面等，仅是参考附图的方向。

在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“相连”“连接”应做广义理解。例如，可以是电连接或相互通讯，可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。应当理解，当称元件“耦接于”另一元件时，存在中间元件。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。

本申请提出一种新型goa电路，在正反向扫描控制模块增加电压可调的第三全局控制信号；在断电时，通过控制正向扫描直流控制信号、反向扫描直流控制信号、第三全局控制信号以及所有时钟信号均提供高电平信号，控制每一级goa单元的输出模块输出高电平的栅极驱动信号，能够迅速清除显示屏幕上的影像，避免出现之前显示画面的残影，有利于用户的视觉体验。本申请在下拉维持模块增加电压可调的第四全局控制信号，在断电时，通过进一步控制第四全局控制信号提供低电平信号，拉低第二节点电平，可解决低功耗唤醒时功耗偏高问题。本申请在正反向扫描控制模块的正向扫描直流控制信号/反向扫描直流控制信号与第一节点的路径上各增加一个薄膜晶体管，可以控制正向扫描直流控制信号和反向扫描直流控制信号漏电到第一节点的路径，从而改善重载横纹问题。

请参阅图1，goa电路一实施例的电路图。所述goa电路中，一般存在2个关键节点：q点、p点。其中q点的主要作用是在像素充电阶段维持一个更高电平，从而可以根据第n级时钟信号ckn对应的高/低电平控制输出的第n级栅极驱动信号gn的电平高/低；p点的主要作用是在像素维持(pixelholding)阶段维持高电平，从而保证q点及第n级栅极驱动信号gn输出低电平。

在所述goa电路中，当异常掉电(apo)时，若正向扫描直流控制信号u2d、反向扫描直流控制信号d2u均为低，由于ovl计时(timing)无法保证所有时钟信号ck均为恒压低电平vgl，因此时钟信号ck有高有低；这会导致p点有电荷残留会，使得晶体管nt10开启，进而使得第n级栅极驱动信号gn被拉低，从而导致出现残影。

请参阅图2，本申请goa电路的结构框图。本申请goa电路，包括级联的多个goa单元。如图2所示，第n级goa单元包括：一正反向扫描控制模块21，一输出模块22以及一下拉维持模块23。

所述正反向扫描控制模块21用于根据正向扫描直流控制信号u2d或反向扫描直流控制信号d2u，在第一节点q输出第一节点控制信号以及在第二节点p输出第二节点控制信号。所述输出模块22耦接于所述第一节点q并接收第n级时钟信号ckn，用于在所述goa电路进行正向扫描或反向扫描期间，根据所述第一节点控制信号和所述第n级时钟信号ckn，输出第n级栅极驱动信号gn。所述下拉维持模块23耦接于所述第一节点q、所述第二节点p以及所述输出模块22的输出端，用于维持所述第一节点控制信号和所述第n级栅极驱动信号gn的低电平，以及维持所述第二节点控制信号的高电平。所述正反向扫描控制模块21进一步用于在断电时响应第三全局控制信号gas3，以产生第一断电控制信号；所述输出模块22进一步用于根据所述第一断电控制信号和高电平的所述第n级时钟信号ckn，输出高电平的第n级栅极驱动信号gn。高电平的第n级栅极驱动信号gn可以打开相应栅极线控制的像素驱动开关，从而能够迅速清除显示屏幕上的影像，避免出现之前显示画面的残影。

具体地，在所述goa电路进行正向扫描期间，所述正反向扫描控制模块21响应所述正向扫描直流控制信号u2d、第n-m级栅极驱动信号g(n-m)(n、m均为自然数，且n>m)、所述第三全局控制信号gas3，先对第一节点q进行预充电拉高所述第一节点q的电平，进而拉低所述第二节点p的电平，从而在所述第一节点q输出高电平的第一节点控制信号，在所述第二节点p输出低电平的第二节点控制信号；所述输出模块22响应高电平的所述第一节点控制信号，将高/低电平的所述第n级时钟信号ckn传输出去。之后响应第n+m级栅极驱动信号g(n+m)，拉低所述第一节点q的电平。所述第一节点q与所述第二节点p基本处于一个相互牵制的过程中，所述第一节点q的电平高，所述第二节点p的电平基本上就是低；所述第一节点q的电平低，所述第二节点p的电平基本上就是高。

具体地，在所述goa电路进行反向扫描期间，所述正反向扫描控制模块21响应所述反向扫描直流控制信号d2u、第n+m级栅极驱动信号g(n+m)、所述第三全局控制信号gas3，先对第一节点q进行预充电拉高所述第一节点q的电平，进而拉低所述第二节点p的电平，从而在所述第一节点q输出高电平的第一节点控制信号，在所述第二节点p输出低电平的第二节点控制信号；所述输出模块22响应高电平的所述第一节点控制信号，将高/低电平的所述第n级时钟信号ckn传输出去。之后响应第n-m级栅极驱动信号g(n-m)，拉低所述第一节点q的电平。

其中，在断电时，所述正向扫描直流控制信号u2d、所述反向扫描直流控制信号d2u、所述第三全局控制信号gas3以及所述第n级时钟信号ckn均提供高电平信号，以控制所述输出模块22输出高电平的第n级栅极驱动信号gn。进一步，所有时钟信号ck均提供高电平信号，以控制每一级goa单元的所述输出模块22均输出高电平的栅极驱动信号，从而能够迅速清除显示屏幕上的影像，避免出现之前显示画面的残影。

进一步的实施例中，第1级goa单元、第2级goa单元、……、第m级goa单元接收的是初始信号stv；倒数第1级goa单元、倒数第2级goa单元、……、倒数第m级goa单元接收的也是初始信号stv。其中，初始信号stv为高电平信号。

进一步的实施例中，所述下拉维持模块23还可以用于在断电时响应第四全局控制信号gas4产生第二断电控制信号，以停止向所述第一节点q以及所述输出模块22的输出端输出低电平信号，从而可解决低功耗唤醒时功耗偏高问题。具体地，在所述goa电路进行正向扫描/反向扫描期间，当所述第一节点q的电平被拉低、所述第一节点控制信号输出低电平后，所述下拉维持模块23响应第n-m级时钟信号ck(n-m)/第n+m级时钟信号ck(n+m)、所述第四全局控制信号gas4，对第二节点p进行充电拉高所述第二节点p的电平，进而向所述第一节点q以及所述输出模块22的输出端输出低电平信号，从而维持所述第一节点控制信号和所述第n级栅极驱动信号gn的低电平。在断电时，所有时钟信号ck均提供高电平信号，所述第四全局控制信号gas4提供低电平信号，以拉低所述第二节点p的电平，从而停止向所述第一节点q以及每一级goa单元的所述输出模块22的输出端输出低电平信号。

进一步的实施例中，所述正反向扫描控制模块21还可以用于控制所述正向扫描直流控制信号u2d和所述反向扫描直流控制信号d2u漏电到所述第一节点q的路径，从而改善重载横纹问题。具体地，在所述goa电路进行正向扫描期间，所述正反向扫描控制模块21进一步响应第n-m级时钟信号ck(n-m)，以将所述正向扫描直流控制信号u2d传递下去；在所述goa电路进行反向扫描期间，所述正反向扫描控制模块21进一步响应第n+m级时钟信号ck(n+m)，以将所述反向扫描直流控制信号d2u传递下去。

在本实施例中，所述第n级goa单元还包括：一第一全局控制模块24以及一第二全局控制模块25。

所述第一全局控制模块24耦接于所述输出模块22的输出端，用于响应第一全局控制信号gas1，向所述输出模块22的输出端输出高电平信号。所述第二全局控制模块25耦接于所述输出模块22的输出端，用于响应第二全局控制信号gas2，向所述输出模块22的输出端输出低电平信号。其中，在所述第一全局控制信号gas1提供高电平信号时，所述goa电路的每一级goa单元均输出高电平信号，进入所有栅极线全开(allgateon)阶段。在所述第二全局控制信号gas2提供高电平信号时，所述goa电路的每一级goa单元均输出低电平信号，进入所有栅极线全关(allgateoff)阶段。

本申请在断电时，通过控制正向扫描直流控制信号、反向扫描直流控制信号、第三全局控制信号以及所有时钟信号均提供高电平信号，控制输出模块输出高电平的第n级栅极驱动信号gn，能够迅速清除显示屏幕上的影像，避免出现之前显示画面的残影，有利于用户的视觉体验。在断电时，通过进一步控制第四全局控制信号提供低电平信号，拉低第二节点电平，可解决低功耗唤醒时功耗偏高问题。本申请在正反向扫描控制模块的正向扫描直流控制信号/反向扫描直流控制信号与第一节点的路径上各增加一个薄膜晶体管，可以控制正向扫描直流控制信号和反向扫描直流控制信号漏电到第一节点的路径，从而改善重载横纹问题。本申请通过第一全局控制模块和所述第二全局控制模块，进一步实现了栅极线全开或栅极线全关功能。

请一并参阅图2、图3，图4-图6，其中，图3为本申请goa电路一实施例的电路图，图4为图3所示goa电路的正向扫描驱动时序图，图5为图3所示goa电路的反向扫描驱动时序图，图6为图3所示goa电路的断电时各信号的时序变化图。在本实施例中m的值取2。应注意，本实施例的m值仅为示例性，不可理解为对本申请的限制。

如图3所示，所述正反向扫描控制模块21包括：第一薄膜晶体管nt1、第二薄膜晶体管nt2、第六薄膜晶体管nt6、第七薄膜晶体管nt7以及第一电容c1。所述第一薄膜晶体管nt1的第一端接收所述正向扫描直流控制信号u2d，其控制端接收第n-2级栅极驱动信号g(n-2)(n>2)，其第二端接入第一子节点qa。所述第二薄膜晶体管nt2的第一端接收所述反向扫描直流控制信号d2u，其控制端接收第n+2级栅极驱动信号g(n+2)，其第二端接入所述第一子节点qa。所述第六薄膜晶体管nt6的第一端接收恒压低电平vgl，其控制端接入所述第一子节点qa，其第二端接入所述第二节点p。所述第七薄膜晶体管nt7的第一端接入所述第一子节点qa，其控制端接收所述第三全局控制信号gas3，其第二端接入所述第一节点q。所述第一电容c1的一端接入所述第一节点q，另一端接收所述恒压低电平vgl。

所述输出模块22包括：第九薄膜晶体管nt9。所述第九薄膜晶体管nt9的第一端接收所述第n级时钟信号ckn，其控制端接入所述第一节点q，其第二端作为所述输出模块22的输出端，用于输出第n级栅极驱动信号gn。

所述下拉维持模块23包括：第三薄膜晶体管nt3、第四薄膜晶体管nt4、第五薄膜晶体管nt5、第十薄膜晶体管nt10以及第二电容c2。所述第三薄膜晶体管nt3的第一端接收第n-2级时钟信号ck(n-2)，其控制端接收所述正向扫描直流控制信号u2d，其第二端耦接于所述第二节点p。所述第四薄膜晶体管nt4的第一端接收第n+2级时钟信号ck(n+2)，其控制端接收所述反向扫描直流控制信号d2u，其第二端耦接于所述第二节点p。所述第五薄膜晶体管nt5的第一端接收恒压低电平vgl，其控制端接入所述第二节点p，其第二端接入所述第一子节点qa。所述第十薄膜晶体管nt10的第一端接收恒压低电平vgl，其控制端接入所述第二节点p，其第二端接入所述输出模块22的输出端；所述第二电容c2的一端接入所述第二节点p，另一端接收恒压低电平vgl。

在本实施例中，所述正反向扫描控制模块21进一步包括：第十四薄膜晶体管nt14以及第十五薄膜晶体管nt15。所述第十四薄膜晶体管nt14的第一端接收所述正向扫描直流控制信号u2d，其控制端接收所述第n-2级时钟信号ck(n-2)，其第二端接入所述第一薄膜晶体管nt1的第一端。所述第十五薄膜晶体管nt15的第一端接收所述反向扫描直流控制信号d2u，其控制端接收第n+2级时钟信号ck(n+2)，其第二端接入所述第二薄膜晶体管nt2的第一端。

在本实施例中，所述下拉维持模块23进一步包括：第八薄膜晶体管nt8。所述第八薄膜晶体管nt8的第一端接收第四全局控制信号gas4，其控制端同时接入所述第三薄膜晶体管nt3的第二端与所述第四薄膜晶体管nt4的第二端，其第二端接入所述第二节点p。

在本实施例中，所述第一全局控制模块24包括：第十一薄膜晶体管nt11以及第十二薄膜晶体管nt12。所述第十一薄膜晶体管nt11的第一端和控制端短接后用于接收所述第一全局控制信号gas1，其第二端接入所述输出模块22的输出端。所述第十二薄膜晶体管nt12的第一端接收恒压低电平vgl，其控制端接收所述第一全局控制信号gas1，其第二端接入所述第二节点p。

在本实施例中，所述第二全局控制模块25包括：第十三薄膜晶体管nt13。所述第十三薄膜晶体管nt13的第一端接收所述恒压低电平vgl，其控制端接收所述第二全局控制信号gas2，其第二端接入所述输出模块22的输出端。

以下结合图3、图4，对本申请goa电路正向扫描的工作原理作进一步解释说明。图4中，u2d为高电平的正向扫描直流控制信号，d2u为低电平的反向扫描直流控制信号，gas3、gas4为高电平的全局控制信号，gas1、gas2为低电平的全局控制信号，ck(n-2)、ckn、ck(n+2)为相应的时钟信号(为交流电)，g(n-2)、gn、g(n+2)为相应的栅极驱动信号的波形，q、p示意相应节点的波形。

所述第n级goa单元的正向扫描具体工作原理如下：

预充电阶段：ck(n-2)、g(n-2)与u2d同时为高电平，晶体管nt14、nt1、nt7导通，qa点输出高电平，q点被预充电。当q点为高电平时，晶体管nt9处于导通状态；晶体管nt6也处于导通状态，p点被拉低。

gn输出高电平阶段：ckn跳变为高电平，由于q点被预充电，且电容c1对电荷具有一定的保持作用，晶体管nt9仍处于导通状态，gn输出ckn对应的高电平。

gn输出低电平阶段：ckn跳变为低电平，由于电容c1对q点的高电平具有保持作用，晶体管nt9仍处于导通状态，gn输出ckn对应的低电平。

q点电平下拉阶段：当ck(n+2)、g(n+2)跳变为高时，由于d2u为低电平，晶体管nt15、nt2处于导通的状态，qa点电平被拉低，进而q点电平也被拉低，使得晶体管nt9处于截止状态。

q点低电平及gn输出低电平维持阶段：当ck(n-2)再次跳变为高电平时，晶体管nt3、nt8导通，p点被充电，使得晶体管nt5和nt10均处于导通的状态；同时由于电容c2对p点的高电平具有一定的保持作用，可以保证q点低电平及gn输出低电平的稳定。

其它阶段：栅极线全开阶段：gas1为高，所述goa电路的每一级goa单元均输出高电平的栅极驱动信号。栅极线全关阶段：gas2为高，所述goa电路的每一级goa单元均输出低电平的栅极驱动信号。

以下结合图3、图5，对本申请goa电路反向扫描的工作原理作进一步解释说明。图5中，u2d为低电平的正向扫描直流控制信号，d2u为高电平的反向扫描直流控制信号，gas3、gas4为高电平的全局控制信号，gas1、gas2为低电平的全局控制信号，ck(n-2)、ckn、ck(n+2)为相应的时钟信号(为交流电)，g(n-2)、gn、g(n+2)为相应的栅极驱动信号的波形，q、p示意相应节点的波形。

所述第n级goa单元的反向扫描具体工作原理如下：

预充电阶段：ck(n+2)、g(n+2)与d2u同时为高电平，晶体管nt15、nt2、nt7导通，qa点输出高电平，q点被预充电。当q点为高电平时，晶体管nt9处于导通状态；晶体管nt6也处于导通状态，p点被拉低。

gn输出高电平阶段：ckn跳变为高电平，由于q点被预充电，且电容c1对电荷具有一定的保持作用，晶体管nt9仍处于导通状态，gn输出ckn对应的高电平。

gn输出低电平阶段：ckn跳变为低电平，由于电容c1对q点的高电平具有保持作用，晶体管nt9仍处于导通状态，gn输出ckn对应的低电平。

q点电平下拉阶段：当ck(n-2)、g(n-2)跳变为高时，由于u2d为低电平，晶体管nt14、nt1处于导通的状态，qa点电平被拉低，进而q点电平也被拉低，使得晶体管nt9处于截止状态。

q点低电平及gn输出低电平维持阶段：当ck(n+2)再次跳变为高电平时，晶体管nt4、nt8导通，p点被充电，使得晶体管nt5和nt10均处于导通的状态；同时由于电容c2对p点的高电平具有一定的保持作用，可以保证q点低电平及gn输出低电平的稳定。

其它阶段：栅极线全开阶段：gas1为高，所述goa电路的每一级goa单元均输出高电平信号。栅极线全关阶段：gas2为高，所述goa电路的每一级goa单元均输出低电平信号。

以下结合图3、图6，对本申请goa电路断电后的工作原理作进一步解释说明。图6中，第一时序为显示面板正常工作时的某一时刻goa电路的输入信号电平，第二时序为显示面板断电时goa电路的输入信号电平。

由图6可以看出，在断电时，正向扫描直流控制信号u2d、反向扫描直流控制信号d2u、第三全局控制信号gas3、所有时钟信号ck均提供高电平信号(初始信号stv也提供高电平信号)；从而可以控制所述goa电路的每一级goa单元的晶体管nt9输出高电平的栅极驱动信号g。第四全局控制信号gas4提供低电平信号，从而可以拉低p点电平，以停止向q点以及每一级goa单元的的输出端输出低电平信号，解决低功耗唤醒时功耗偏高问题。

基于同一发明构思，本申请还提供了一种显示面板。

请参阅图7，本申请显示面板架构示意图。所述显示面板70包括阵列基板71，所述阵列基板71包括goa电路711。所述goa电路711采用本申请图2或图3所述的goa电路。所述goa电路711的电路组件连接方式及工作原理已详述于前，此处不再赘述。

所述显示面板70可以为液晶显示面板、oled显示面板或amoled显示面板。

采用本申请goa电路的显示面板，可以在断电时，控制所述goa电路的每一级goa单元输出高电平的栅极驱动信号，并可以解决低功耗唤醒时功耗偏高问题，还可以改善重载横纹问题。

以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。