像素电路及其驱动方法、显示基板和显示装置与流程

1.本公开涉及但不限于显示技术领域，具体涉及一种像素电路及其驱动方法、显示基板和显示装置。


背景技术：

2.有机发光二极管(organic light emitting diode，简称oled)和量子点发光二极管(quantum-dot light emitting diodes，简称qled)为主动发光显示器件，具有自发光、广视角、高对比度、低耗电、极高反应速度、轻薄、可弯曲和成本低等优点。随着显示技术的不断发展，以oled或qled为发光器件、由薄膜晶体管(thin film transistor，简称tft)进行信号控制的柔性显示装置(flexible display)已成为目前显示领域的主流产品。


技术实现要素：

3.以下是对本技术详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
4.第一方面，本公开提供了一种像素电路，被配置为驱动发光器件发光，所述像素电路至少包括：驱动子电路和选择子电路；
5.所述驱动子电路，分别与第一电源线、第一节点、第二节点和第三节点电连接，被配置为在第一节点的信号的控制下，向第二节点提供第一驱动电流，向第三节点提供第二驱动电流；
6.所述选择子电路，分别与第一选择信号线、第二选择信号线、第二节点、第三节点和第四节点电连接，被配置为在第一选择信号线和第二选择信号线的信号的控制下，向第四节点提供第二节点和/或第三节点的信号；
7.所述发光器件，分别与第四节点和第二电源线电连接。
8.在示例性实施方式中，所述驱动子电路包括：第一驱动子电路和第二驱动子电路；
9.所述第一驱动子电路，分别与第一电源线、第一节点和第二节点电连接，被配置为在第一节点的信号的控制下，向第二节点提供第一驱动电流；
10.所述第二驱动子电路，分别与第一电源线、第一节点和第三节点电连接，被配置为在第一节点的信号的控制下，向第三节点提供第二驱动电流。
11.在示例性实施方式中，所述选择子电路包括：第一选择子电路和第二选择子电路；
12.所述第一选择子电路，分别与第一选择信号线、第二节点和第四节点电连接，被配置为在第一选择信号线的信号的控制下，向第四节点提供第二节点的信号；
13.所述第二选择子电路，分别与第二选择信号线、第三节点和第四节点电连接，被配置为在第二选择信号线的信号的控制下，向第四节点提供第三节点的信号。
14.在示例性实施方式中，还包括：写入子电路；
15.所述写入子电路，分别与扫描信号线、数据信号线和第一节点电连接，被配置为在扫描信号线的信号的控制下，向第一节点提供数据信号线的信号。
16.在示例性实施方式中，所述第一驱动子电路包括：第一电容和第一晶体管，所述第二驱动子电路包括：第二电容和第二晶体管，所述第一晶体管和所述第二晶体管为驱动晶体管；
17.第一电容的第一端与第一节点电连接，第一电容的第二端与第一电源线电连接；
18.第一晶体管的控制极与第一节点电连接，第一晶体管的第一极与第一电源线电连接，第一晶体管的第二极与第二节点电连接；
19.第二电容的第一端与第一节点连接，第二电容的第二端与第一电源线电连接；
20.第二晶体管的控制极与第一节点电连接，第二晶体管的第一极与第一电源线电连接，第二晶体管的第二极与第三节点电连接。
21.在示例性实施方式中，所述第一选择子电路包括：第三晶体管，所述第二选择子电路包括：第四晶体管；
22.第三晶体管的控制极与第一选择信号线电连接，第三晶体管的第一极与第二节点电连接，第三晶体管的第二极与第四节点电连接；
23.第四晶体管的控制极与第二选择信号线电连接，第四晶体管的第一极与第三节点电连接，第四晶体管的第二极与第四节点电连接。
24.在示例性实施方式中，还包括：写入子电路，所述驱动子电路包括：第一晶体管、第二晶体管、第一电容和第二电容，所述选择子电路包括：第三晶体管和第四晶体管，所述写入子电路包括：第五晶体管，所述第一晶体管和所述第二晶体管为驱动晶体管
25.第一晶体管的控制极与第一节点电连接，第一晶体管的第一极与第一电源线电连接，第一晶体管的第二极与第二节点电连接；
26.第二晶体管的控制极与第一节点电连接，第二晶体管的第一极与第一电源线电连接，第二晶体管的第二极与第三节点电连接；
27.第三晶体管的控制极与第一选择信号线电连接，第三晶体管的第一极与第二节点电连接，第三晶体管的第二极与第四节点电连接；
28.第四晶体管的控制极与第二选择信号线电连接，第四晶体管的第一极与第三节点电连接，第四晶体管的第二极与第四节点电连接；
29.第五晶体管的控制极与扫描信号线电连接，第五晶体管的第一极与数据信号线电连接，第五晶体管的第二极与第一节点电连接；
30.第一电容的第一端与第一节点电连接，第一电容的第二端与第一电源线电连接；
31.第二电容的第一端与第一节点连接，第二电容的第二端与第一电源线电连接。
32.在示例性实施方式中，所述第一晶体管至所述第五晶体管为n型晶体管。
33.在示例性实施方式中，所述第一驱动电流的电流值大于所述第二驱动电流的电流值。
34.在示例性实施方式中，所述第二晶体管的有源层的沟道区域的宽长比等于所述第一晶体管的有源层的沟道区域的宽长比的1/n，n为大于或者等于2的正整数，且小于或者等于20的正整数。
35.在示例性实施方式中，所述第二晶体管的栅氧化层电容等于所述第一晶体管的栅氧化层电容的1/n，n为大于或者等于2的正整数，且小于或者等于20的正整数。
36.在示例性实施方式中，所述第二晶体管的栅氧化层电容与所述第二晶体管的有源
层的沟道区域的宽长比的乘积等于所述第一晶体管的栅氧化层电容与所述第一晶体管的有源层的沟道区域的宽长比的乘积的1/n，n为大于或者等于2的正整数，且小于或者等于20的正整数。
37.在示例性实施方式中，所述像素电路设置在显示基板中，在显示基板的亮度大于阈值亮度的状态下，所述第一选择信号线的信号和所述第二选择信号线的信号均为有效电平信号，或者所述第一选择信号线的信号为有效电平信号，所述第二选择信号线的信号为无效电平信号；
38.在显示基板的亮度小于阈值亮度的状态下，所述第一选择信号线的信号为无效电平信号，所述第二选择信号线的信号为有效电平信号。
39.第二方面，本公开还提供了一种显示基板，包括：上述像素电路。
40.第三方面，本公开还提供了一种显示装置，包括：上述显示基板。
41.第四方面，本公开还提供了一种像素电路的驱动方法，被配置为驱动上述像素电路，所述方法包括：
42.驱动子电路在第一节点的信号的控制下，向第二节点提供第一驱动电流，向第三节点提供第二驱动电流；
43.选择子电路在第一选择信号线和第二选择信号线的信号的控制下，向第四节点提供第二节点和/或第三节点的信号。
44.在示例性实施方式中，所述方法还包括：向扫描信号线提供有效电平信号，写入子电路在扫描信号线的信号的控制下，向第一节点提供数据信号线的信号。
45.在示例性实施方式中，所述驱动子电路包括：第一驱动子电路和第二驱动子电路，所述驱动子电路在第一节点的信号的控制下，向第二节点提供第一驱动电流，向第三节点提供第二驱动电流包括：第一驱动子电路在第一节点的信号的控制下，向第二节点提供第一驱动电流，第二驱动子电路在第一节点的信号的控制下，向第三节点提供第二驱动电流。
46.在示例性实施方式中，所述选择子电路包括：第一选择子电路和第二选择子电路，所述像素电路设置在显示基板中，所述选择子电路在第一选择信号线和第二选择信号线的信号的控制下，向第四节点提供第二节点和/或第三节点的信号包括：
47.在显示基板的亮度大于阈值亮度的状态下，向第一选择信号线和第二选择信号线提供有效电平信号，第一选择子电路在第一选择信号线的信号的控制下，向第四节点提供第二节点的信号，第二选择子电路在第二选择信号线的信号的控制下，向第四节点提供第三节点的信号，或者，向第一选择信号线提供有效电平信号，向第二选择信号线提供无效电平信号，第一选择子电路在第一选择信号线的信号的控制下，向第四节点提供第二节点的信号，
48.或者，在显示基板的亮度小于阈值亮度的状态下，向第一选择信号线提供无效电平信号，向第二选择信号线提供有效电平信号，第二选择子电路在第二选择信号线的信号的控制下，向第四节点提供第三节点的信号。
49.在阅读并理解了附图和详细描述后，可以明白其他方面。
附图说明
50.附图用来提供对本公开技术方案的理解，并且构成说明书的一部分，与本公开的
实施例一起用于解释本公开的技术方案，并不构成对本公开技术方案的限制。
51.图1为本公开实施例提供的像素电路的结构示意图；
52.图2为一种示例性实施例提供的像素电路的结构示意图；
53.图3为一种示例性实施例提供的第一驱动子电路和第二驱动子电路的等效电路图；
54.图4为一种示例性实施例提供的第一选择子电路和第二选择子电路的等效电路图；
55.图5为一种像素电路的等效电路图；
56.图6为显示基板的亮度大于阈值亮度的状态下的像素电路的工作时序图一；
57.图7为图6的工作时序对应的像素电路的驱动电流的流向示意图；
58.图8为在显示基板的亮度大于阈值亮度的状态下的像素电路的工作时序图二；
59.图9为图8的工作时序对应的像素电路的驱动电流的流向示意图；
60.图10为在显示基板的亮度小于阈值亮度的状态下的像素电路的工作时序图；
61.图11为图10的工作时序对应的像素电路的驱动电流的流向示意图；
62.图12为一种显示装置的结构示意图。
具体实施方式
63.为使本公开的目的、技术方案和优点更加清楚明白，下文中将结合附图对本公开的实施例进行详细说明。注意，实施方式可以以多个不同形式来实施。所属技术领域的普通技术人员可以很容易地理解一个事实，就是方式和内容可以在不脱离本公开的宗旨及其范围的条件下被变换为各种各样的形式。因此，本公开不应该被解释为仅限定在下面的实施方式所记载的内容中。在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。为了保持本公开实施例的以下说明清楚且简明，本公开省略了部分已知功能和已知部件的详细说明。本公开实施例附图只涉及到与本公开实施例涉及到的结构，其他结构可参考通常设计
64.本公开中的附图比例可以作为实际工艺中的参考，但不限于此。例如：沟道的宽长比、各个膜层的厚度和间距、各个信号线的宽度和间距，可以根据实际需要进行调整。显示基板中像素的个数和每个像素中子像素的个数也不是限定为图中所示的数量，本公开中所描述的附图仅是结构示意图，本公开的一个方式不局限于附图所示的形状或数值等。
65.本说明书中的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混同而设置，而不是为了在数量方面上进行限定的。
66.在本说明书中，为了方便起见，使用“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示方位或位置关系的词句以参照附图说明构成要素的位置关系，仅是为了便于描述本说明书和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。构成要素的位置关系根据描述各构成要素的方向适当地改变。因此，不局限于在说明书中说明的词句，根据情况可以适当地更换。
67.在本说明书中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解。例如，可以是固定连接，或可拆卸连接，或一体地连接；可以是机械连接，或电连接；
可以是直接相连，或通过中间件间接相连，或两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本公开中的具体含义。
68.在本说明书中，晶体管是指至少包括栅电极、漏电极以及源电极这三个端子的元件。晶体管在漏电极(漏电极端子、漏区域或漏电极)与源电极(源电极端子、源区域或源电极)之间具有沟道区域，并且电流能够流过漏电极、沟道区域以及源电极。注意，在本说明书中，沟道区域是指电流主要流过的区域。
69.在本说明书中，第一极可以为漏电极、第二极可以为源电极，或者第一极可以为源电极、第二极可以为漏电极。在使用极性相反的晶体管的情况或电路工作中的电流方向变化的情况等下，“源电极”及“漏电极”的功能有时互相调换。因此，在本说明书中，“源电极”和“漏电极”可以互相调换。
70.在本说明书中，“电连接”包括构成要素通过具有某种电作用的元件连接在一起的情况。“具有某种电作用的元件”只要可以进行连接的构成要素间的电信号的授受，就对其没有特别的限制。“具有某种电作用的元件”的例子不仅包括电极和布线，而且还包括晶体管等开关元件、电阻器、电感器、电容器、其它具有各种功能的元件等。
71.在本说明书中，“平行”是指两条直线形成的角度为-10
°
以上且10
°
以下的状态，因此，也包括该角度为-5
°
以上且5
°
以下的状态。另外，“垂直”是指两条直线形成的角度为80
°
以上且100
°
以下的状态，因此，也包括85
°
以上且95
°
以下的角度的状态。
72.在本说明书中，“膜”和“层”可以相互调换。例如，有时可以将“导电层”换成为“导电膜”。与此同样，有时可以将“绝缘膜”换成为“绝缘层”。
73.在本说明书中，所采用的“同层设置”是指两种(或两种以上)结构通过同一次图案化工艺得以图案化而形成的结构，它们的材料可以相同或不同。例如，形成同层设置的多种结构的前驱体的材料是相同的，最终形成的材料可以相同或不同。
74.本说明书中三角形、矩形、梯形、五边形或六边形等并非严格意义上的，可以是近似三角形、矩形、梯形、五边形或六边形等，可以存在公差导致的一些小变形，可以存在导角、弧边以及变形等。
75.本公开中的“约”，是指不严格限定界限，允许工艺和测量误差范围内的数值。
76.对于显示产品，基于人眼的特性，人眼对高亮度时的亮度差异不敏感，使得在显示产品在高亮度显示时，显示不均匀性不明显，但是人眼对低亮度时的亮度差异却异常敏感，导致在显示产品在低亮度显示时，显示不均匀性很明显，使得显示产品在低亮度显示时对比度较小，降低了显示效果。
77.图1为本公开实施例提供的像素电路的结构示意图。如图1所示，本公开实施例提供的像素电路，被配置为驱动发光器件发光，至少包括：驱动子电路和选择子电路。
78.如图1所示，驱动子电路，分别与第一电源线vdd、第一节点n1、第二节点n2和第三节点n3电连接，被配置为在第一节点n1的信号的控制下，向第二节点n2提供第一驱动电流，向第三节点n3提供第二驱动电流；选择子电路，分别与第一选择信号线sw1、第二选择信号线sw2、第二节点n2、第三节点n3和第四节点n4电连接，被配置为在第一选择信号线sw1和第二选择信号线sw2的信号的控制下，向第四节点n4提供第二节点n2和/或第三节点n3的信号。
79.本公开可以在发光器件高亮度显示时，通过选择子电路向第四节点提供第二节点
和第三节点的信号的电流之和或者提供第二节点和第三节点中较大的驱动电流，可以在发光器件低亮度显示时，通过选择子电路向第四节点提供第二节点和第三节点中较小的驱动电流。
80.在示例性实施方式中，第一驱动电流可以不同于第二驱动电流。
81.在示例性实施方式中，发光器件，可以分别与第四节点n4和第二电源线vss电连接。
82.在一种示例性实施例中，第一电源线vdd可以持续提供高压电源信号，第二电源线vss可以持续提供低压电源信号。
83.在一种示例性实施例中，第一选择信号线sw1和第二选择信号线sw2的信号可以同时为有效电平信号，或者不同时为有效电平信号。
84.在一种示例性实施例中，发光器件可以是有机电致发光二极管(oled)，包括叠设的第一极(阳极)、有机发光层和第二极(阴极)。示例性地，有机发光二极管的阳极与第四节点n4电连接，有机发光二极管的阴极与第二电源线vss电连接。
85.在一种示例性实施例中，有机发光层可以包括叠设的空穴注入层(hole injection layer，简称hil)、空穴传输层(hole transport layer，简称htl)、电子阻挡层(emectron block layer，简称ebl)、发光层(emitting layer，简称eml)、空穴阻挡层(hole block layer，简称hbl)、电子传输层(emectron transport layer，简称etl)和电子注入层(emectron injection layer，简称eil)。在示例性实施方式中，所有子像素的空穴注入层可以是连接在一起的共通层，所有子像素的电子注入层可以是连接在一起的共通层，所有子像素的空穴传输层可以是连接在一起的共通层，所有子像素的电子传输层可以是连接在一起的共通层，所有子像素的空穴阻挡层可以是连接在一起的共通层，相邻子像素的发光层可以有少量的交叠，或者可以是隔离的，相邻子像素的电子阻挡层可以有少量的交叠，或者可以是隔离的。
86.本公开实施例提供的像素电路，被配置为驱动发光器件发光，像素电路至少包括：驱动子电路和选择子电路；驱动子电路，分别与第一电源线、第一节点、第二节点和第三节点电连接，被配置为在第一节点的信号的控制下，向第二节点提供第一驱动电流，向第三节点提供第二驱动电流；选择子电路，分别与第一选择信号线、第二选择信号线、第二节点、第三节点和第四节点电连接，被配置为在第一选择信号线和第二选择信号线的信号的控制下，向第四节点提供第二节点和/或第三节点的信号；发光器件，分别与第四节点和第二电源线电连接。本公开通过设置驱动子电路和选择子电路，可以由选择子电路控制向发光器件提供的电流信号，进而实现高亮度显示和低亮度显示，可以实现低亮度显示时的显示对比度较高，提升了显示效果。
87.图2为一种示例性实施例提供的像素电路的结构示意图。如图2所示，在示例性实施方式中，驱动子电路可以包括：第一驱动子电路和第二驱动子电路。
88.如图2所示，第一驱动子电路，分别与第一电源线vdd、第一节点n1和第二节点n2电连接，被配置为在第一节点n1的信号的控制下，向第二节点n2提供第一驱动电流；第二驱动子电路，分别与第一电源线vdd、第一节点n1和第三节点n3电连接，被配置为在第一节点n1的信号的控制下，向第三节点n3提供第二驱动电流。
89.如图2所示，在示例性实施方式中，选择子电路可以包括：第一选择子电路和第二
选择子电路；
90.如图2所示，第一选择子电路，分别与第一选择信号线sw1、第二节点n2和第四节点n4电连接，被配置为在第一选择信号线sw1的信号的控制下，向第四节点n4提供第二节点n2的信号；第二选择子电路，分别与第二选择信号线sw2、第三节点n3和第四节点n4电连接，被配置为在第二选择信号线sw2的信号的控制下，向第四节点n4提供第三节点n3的信号。
91.如图1和图2所示，在示例性实施方式中，像素电路还可以包括：写入子电路。其中，写入子电路，分别与扫描信号线gate、数据信号线data和第一节点n1电连接，被配置为在扫描信号线gate的信号的控制下，向第一节点n1提供数据信号线data的信号。
92.在示例性实施方式中，像素电路还可以包括：补偿子电路、复位子电路或者发光控制子电路等，本公开对此不做任何限定。
93.在示例性实施方式中，本公开提供的驱动子电路和选择子电路可以应用在任一个像素电路中，本公开对此不做任何限定。
94.图3为一种示例性实施例提供的第一驱动子电路和第二驱动子电路的等效电路图。如图3所示，在示例性实施方式中，第一驱动子电路可以包括：第一电容c1和第一晶体管t1，第二驱动子电路可以包括：第二电容c2和第二晶体管t2，第一晶体管t1和第二晶体管t2为驱动晶体管。
95.如图3所示，第一电容c1的第一端与第一节点n1电连接，第一电容c1的第二端与第一电源线vdd电连接；第一晶体管t1的控制极与第一节点n1电连接，第一晶体管t1的第一极与第一电源线vdd电连接，第一晶体管t1的第二极与第二节点n2电连接；第二电容c2的第一端与第一节点n1连接，第二电容c2的第二端与第一电源线vdd电连接；第二晶体管t2的控制极与第一节点n1电连接，第二晶体管t2的第一极与第一电源线vdd电连接，第二晶体管t2的第二极与第三节点n3电连接。
96.图3中示出了第一驱动子电路和第二驱动子电路的一个示例性结构。本领域技术人员容易理解是，第一驱动子电路和第二驱动子电路的实现方式不限于此。
97.图4为一种示例性实施例提供的第一选择子电路和第二选择子电路的等效电路图。如图4所示，在示例性实施方式中，第一选择子电路可以包括：第三晶体管t3，第二选择子电路可以包括：第四晶体管t4。
98.如图4所示，第三晶体管t3的控制极与第一选择信号线sw1电连接，第三晶体管t3的第一极与第二节点n2电连接，第三晶体管t3的第二极与第四节点n4电连接；第四晶体管t4的控制极与第二选择信号线sw2电连接，第四晶体管t4的第一极与第三节点n3电连接，第四晶体管t4的第二极与第四节点n4电连接。
99.图4中示出了第一选择子电路和第二选择子电路的一个示例性结构。本领域技术人员容易理解是，第一选择子电路和第二选择子电路的实现方式不限于此。
100.图5为一种像素电路的等效电路图。如图5所示，像素电路还可以包括：写入子电路，驱动子电路包括：第一晶体管t1、第二晶体管t2、第一电容c1和第二电容c2，选择子电路包括：第三晶体管t3和第四晶体管t4，写入子电路包括：第五晶体管t5，第一晶体管t1和第二晶体管t2为驱动晶体管。
101.如图5所示，第一晶体管t1的控制极与第一节点n1电连接，第一晶体管t1的第一极与第一电源线vdd电连接，第一晶体管t1的第二极与第二节点n2电连接；第二晶体管t2的控
制极与第一节点n1电连接，第二晶体管t2的第一极与第一电源线vdd电连接，第二晶体管t2的第二极与第三节点n3电连接；第三晶体管t3的控制极与第一选择信号线sw1电连接，第三晶体管t3的第一极与第二节点n2电连接，第三晶体管t3的第二极与第四节点n4电连接；第四晶体管t4的控制极与第二选择信号线sw2电连接，第四晶体管t4的第一极与第三节点n3电连接，第四晶体管t4的第二极与第四节点n4电连接；第五晶体管t5的控制极与扫描信号线gate电连接，第五晶体管t5的第一极与数据信号线data电连接，第五晶体管t5的第二极与第一节点n1电连接；第一电容c1的第一端与第一节点n1电连接，第一电容c1的第二端与第一电源线vdd电连接；第二电容c2的第一端与第一节点n1连接，第二电容c2的第二端与第一电源线vdd电连接。发光器件l的阳极与第四节点n4电连接，发光器件l的阴极与第二电源线vss电连接。
102.图5中示出了写入子电路一个示例性结构。本领域技术人员容易理解是，写入子电路的实现方式不限于此。
103.在示例性实施方式中，第一晶体管t1和第二晶体管t2可以称为驱动晶体管。第一晶体管t1和第二晶体管t2根据其控制极与第一极之间的电位差来确定在第一电源线vdd与第二电源线vss之间流经的驱动电流。
104.在示例性实施方式中，第五晶体管t5可以称为写入晶体管。扫描信号线gate的信号为有效电平信号时，数据信号线data的信号写入至第一节点n1中。
105.按照晶体管的特性区分可以将晶体管分为n型晶体管和p型晶体管。当晶体管为p型晶体管时，开启电压为低电平电压(例如，0v、-5v、-10v或其它合适的电压)，关闭电压为高电平电压(例如，5v、10v或其它合适的电压)。当晶体管为n型晶体管时，开启电压为高电平电压(例如，5v、10v或其它合适的电压)，关闭电压为低电平电压(例如，0v、-5v、-10v或其它合适的电压)。
106.在示例性实施方式中，第一晶体管t1到第五晶体管t5可以是p型晶体管，或者可以是n型晶体管。像素电路中采用相同类型的晶体管可以简化工艺流程，减少显示面板的工艺难度，提高产品的良率。在一些可能的实现方式中，第一晶体管t1到第五晶体管t5可以包括p型晶体管和n型晶体管。
107.在示例性实施方式中，第一晶体管t1至第五晶体管t5可以均为n型晶体管。
108.在示例性实施方式中，第一晶体管t1到第五晶体管t5可以采用低温多晶硅薄膜晶体管，或者可以采用氧化物薄膜晶体管，或者可以采用低温多晶硅薄膜晶体管和氧化物薄膜晶体管。低温多晶硅薄膜晶体管的有源层采用低温多晶硅(low temperature poly-silicon，简称ltps)，氧化物薄膜晶体管的有源层采用氧化物半导体(oxide)。低温多晶硅薄膜晶体管具有迁移率高、充电快等优点，氧化物薄膜晶体管具有漏电流低等优点，将低温多晶硅薄膜晶体管和氧化物薄膜晶体管集成在一个显示基板上，形成低温多晶氧化物(low temperature polycrystalline oxide，简称ltpo)显示基板，可以利用两者的优势，可以实现低频驱动，可以降低功耗，可以提高显示品质。
109.在示例性实施方式中，第一晶体管t1至第五晶体管t5可以均为氧化物薄膜晶体管。
110.在示例性实施方式中，扫描信号线gate可以沿水平方向延伸，第二电源线vss、第一电源线vdd和数据信号线data可以沿竖直方向延伸。
111.在示例性实施方式中，第一驱动电流的电流值大于第二驱动电流的电流值。
112.在示例性实施方式中，第二晶体管t2的有源层的沟道区域的宽长比w2/l2可以等于第一晶体管t1的有源层的沟道区域的宽长比w1/l1的1/n。示例性地，当第二晶体管t2的有源层的沟道区域的宽长比w2/l2等于第一晶体管t1的有源层的沟道区域的宽长比w1/l1的1/n时，第二晶体管的栅氧化层电容c
ox2
可以等于第一晶体管的栅氧化层电容c
ox1
。
113.在示例性实施方式中，n可以为大于或者等于2的正整数，且小于或者等于20的正整数，示例性地，n可以等于4。
114.在示例性实施方式中，第二晶体管的栅氧化层电容c
ox2
可以等于第一晶体管的栅氧化层电容c
ox1
的1/n。示例性地，当第二晶体管的栅氧化层电容c
ox2
等于第一晶体管的栅氧化层电容c
ox1
的1/n时，第二晶体管t2的有源层的沟道区域的宽长比w2/l2可以等于第一晶体管t1的有源层的沟道区域的宽长比w1/l1。
115.在示例性实施方式中，第二晶体管的栅氧化层电容c
ox2
与第二晶体管t2的有源层的沟道区域的宽长比c
ox2
*(w2/l2)的乘积可以等于第一晶体管的栅氧化层电容c
ox1
与第一晶体管t1的有源层的沟道区域的宽长比c
ox1
*(w1/l1)的乘积的1/n。示例性地，当第二晶体管的栅氧化层电容c
ox2
与第二晶体管t2的有源层的沟道区域的宽长比c
ox2
*(w2/l2)的乘积可以等于第一晶体管的栅氧化层电容c
ox1
与第一晶体管t1的有源层的沟道区域的宽长比c
ox1
*(w1/l1)的1/n时，第二晶体管t2的有源层的沟道区域的宽长比w2/l2可以与第一晶体管t1的有源层的沟道区域的宽长比不相等，第二晶体管的栅氧化层电容c
ox2
可以与第一晶体管的栅氧化层电容c
ox1
不相等。
116.在示例性实施方式中，像素电路设置在显示基板中，在显示基板的亮度大于阈值亮度的状态下，第一选择信号线sw1的信号和第二选择信号线sw2的信号均为有效电平信号，或者第一选择信号线sw1的信号为有效电平信号，第二选择信号线sw2的信号为无效电平信号。
117.在示例性实施方式中，第一选择信号线sw1的信号和第二选择信号线sw2的信号均为有效电平信号时，第一选择信号线sw1的信号和第二选择信号线sw2的信号可以同时为有效电平信号，或者可以先后为有效电平信号。
118.在示例性实施例方式中，阈值亮度可以根据外部环境的亮度确定。示例性地，阈值亮度可以约为1nit，或者可以约为60nit，本公开对此不做任何限定。
119.在示例性实施方式中，在显示基板的亮度小于阈值亮度的状态下，第一选择信号线sw1的信号为无效电平信号，第二选择信号线sw1的信号为有效电平信号。
120.图6为在显示基板的亮度大于阈值亮度的状态下的像素电路的工作时序图一，图7为图6的工作时序对应的像素电路的驱动电流的流向示意图，图8为在显示基板的亮度大于阈值亮度的状态下的像素电路的工作时序图二，图9为图8的工作时序对应的像素电路的驱动电流的流向示意图，图10为在显示基板的亮度小于阈值亮度的状态下的像素电路的工作时序图，图11为图10的工作时序对应的像素电路的驱动电流的流向示意图。下面通过图5示例的像素电路的工作过程说明本公开示例性实施例，图5中的像素电路包括5个晶体管(第一晶体管t1到第五晶体管t5)和2个电容(第一电容c1和第二电容c2)，5个晶体管均为n型晶体管。图6是以第一选择信号线sw1的信号和第二选择信号线sw2的信号同时为有效电平信号为例进行说明的。
121.在示例性实施方式中，结合图5至图7说明在显示基板的亮度大于阈值亮度的状态下，像素电路的工作过程可以包括：
122.扫描信号线gate、第一选择信号线sw1和第二选择信号线sw2的信号为高电平信号，数据信号线data输入数据信号。第五晶体管t5导通，数据信号线data的信号通过导通的第五晶体管t5写入第一节点n1，在第一节点n1的信号的控制下，第一晶体管t1和第二晶体管t2导通，向第二节点n2提供了第一驱动电流，向第三节点n3提供了第二驱动电流，第一选择信号线sw1和第二选择信号线sw2的信号为高电平信号，第三晶体管t3和第四晶体管t4导通，第二节点n2的信号通过导通的第三晶体管n3写入第四节点n4，第三节点n3的信号通过导通的第四晶体管n4写入第四节点n4，此阶段，发光器件l发光，且流经发光器件l的驱动电流等于第一驱动电流和第二驱动电流之和。
123.在像素电路驱动过程中，流过第一晶体管(驱动晶体管)的第一驱动电流由控制极和第一极之间的电压差决定。因而第一晶体管t1的第一驱动电流i1为：
124.i1＝0.5*μ1*c
ox1
*(w1/l1)*(v
data-v
oled-v
th1
)2125.其中，i1为流过第一晶体管的驱动电流，μ1为第一晶体管的载流子迁移率，c
ox1
为第一晶体管的栅氧化层电容，w1/l1为第一晶体管的有源层的沟道区域的宽长比，v
data
为数据信号线的数据信号的电压值，v
oled
为发光器件l的工作电压，为所有子像素共享，v
th1
为第一晶体管的阈值电压。
126.在像素电路驱动过程中，流过第二晶体管(驱动晶体管)的第二驱动电流由控制极和第一极之间的电压差决定。因而第二晶体管t2的第二驱动电流i2为：
127.i2＝0.5*μ2*c
ox2
*(w2/l2)*(v
data-v
oled-v
th2
)2128.其中，i2为流过第二晶体管的驱动电流，μ2为第二晶体管的载流子迁移率，c
ox2
为第二晶体管的栅氧化层电容，w2/l2为第二晶体管的有源层的沟道区域的宽长比，v
data
为数据信号线的数据信号的电压值，v
oled
为发光器件l的工作电压，为所有子像素共享，v
th2
为第二晶体管的阈值电压。
129.此时，在像素电路驱动过程中，流经发光元件的阳极的驱动电流i＝i1+i2。在该驱动过程下，显示基板的亮度可以为超高亮度。
130.在示例性实施例方式中，流经发光元件的阳极的第一驱动电流可以使得显示基板的亮度大于或者等于阈值电流，流经发光元件的阳极的第二驱动电流可以使得显示基板的亮度小于阈值电流。
131.当阈值电流为10nit时，显示基板的亮度＝100a+10b+c时，第一驱动电流可以负责亮度为100a的显示，第二驱动电流可以负责亮度为10b+c的显示，或者第一驱动电流可以负责100a+10b的显示，第二驱动电流可以负责c的显示。例如，当显示基板的亮度为423nit，第一驱动电流负责亮度为400nint的显示，第二驱动电流可以负责亮度为23nit的显示，或者第一驱动电流负责亮度为420nint的显示，第二驱动电流可以负责亮度为3nit的显示。此时，生成第一驱动电流采用的数据信号线的数据信号的电压值可以与生成第一驱动电流采用的数据信号线的数据信号的电压值不同。
132.在示例性实施方式中，生成第一驱动电流采用的数据信号线的数据信号的电压值可以与生成第一驱动电流采用的数据信号线的数据信号的电压值不同时，第一选择信号线sw1和第二选择信号线sw2不同时为有效电平信号，且第一选择信号线sw1为有效电平信号
的结束时刻与第二选择信号线sw2为有效电平信号的开始时刻为同一时刻，且在第一选择信号线sw1为有效电平的时间段内的数据信号线的数据信号的电压值与在第二选择信号线sw2为有效电平的时间段内的数据信号线的数据信号的电压值不相等。
133.当驱动晶体管的类型为增强型薄膜晶体管时，驱动晶体管的阈值电压为正值，当驱动晶体管的类型为耗尽型薄膜晶体管时，驱动晶体管的阈值电压为负值。
134.在示例性实施方式中，结合图5、图8和图9说明在显示基板的亮度大于阈值亮度的状态下，像素电路的工作过程可以包括：
135.扫描信号线gate和第一选择信号线sw1的信号为高电平信号，第二选择信号线sw2的信号为低电平信号，数据信号线data输入数据信号。第五晶体管t5导通，数据信号线data的信号通过导通的第五晶体管t5写入第一节点n1，在第一节点n1的信号的控制下，第一晶体管t1和第二晶体管t2导通，向第二节点n2提供了第一驱动电流，向第三节点n3提供了第二驱动电流，第一选择信号线sw1的信号为高电平信号，第三晶体管t3导通，第二节点n2的信号通过导通的第三晶体管n3写入第四节点n4，第二选择信号线sw2的信号为低电平信号，第四晶体管t4截止，第三节点n3的信号无法写入第四节点n4，此阶段，发光器件l发光，且流经发光器件l的驱动电流等于第一驱动电流。
136.此时，在像素电路驱动过程中，流经发光元件的阳极的驱动电流i＝i1，在该驱动过程下，显示基板的亮度可以为高亮度。
137.本公开中，由于第一驱动电流远大于第二驱动电流，因此，图6和图7的像素电路的工作状态与图8和图9提供的像素电路所在的显示基板的亮度比较接近。
138.在示例性实施方式中，结合图5、图10和图11说明在显示基板的亮度小于阈值亮度的状态下，像素电路的工作过程可以包括：
139.扫描信号线gate和第二选择信号线sw2的信号为高电平信号，第一选择信号线sw1的信号为低电平信号，数据信号线data输入数据信号。第五晶体管t5导通，数据信号线data的信号通过导通的第五晶体管t5写入第一节点n1，在第一节点n1的信号的控制下，第二晶体管t2和第三晶体管t3导通，向第二节点n2提供了第一驱动电流，向第三节点n3提供了第二驱动电流，第二选择信号线sw2的信号为高电平信号，第四晶体管t4导通，第三节点n3的信号通过导通的第四晶体管t4写入第四节点n4，第一选择信号线sw1的信号为低电平信号，第三晶体管t3截止，第二节点n2的信号无法写入第四节点n4，此阶段，发光器件l发光，且流经发光器件l的驱动电流等于第二驱动电流。
140.此时，在像素电路驱动过程中，流经发光元件的阳极的驱动电流i＝i2，在该驱动过程下，显示基板的亮度可以为低亮度。
141.参照驱动电流的公式可知，当驱动晶体管采用的比较大的有源层的沟道区域的宽长比和比较小的v
data
，驱动晶体管的阈值电压的微小变化将带来显著的电流变化，而如果采用的是比较小的有源层的沟道区域的宽长比和比较大的v
data
，驱动晶体管的阈值电压的微小变化将带来微弱的电流变化。本公开通过使得第一晶体管的有源层的沟道区域的宽长比大于第二晶体管的有源层的沟道区域的宽长比，可以使得第二节点可以输出较大的驱动电流，使得第三可以输出较小的驱动电流，使得像素电路可以精准的控制小电流，而且在低亮度显示时，显示基板的亮度可以比较小，提升了显示基板在低亮度显示时的对比度，提升了显示基板的显示效果。
142.显示产品采用dc调光来调节屏幕的亮度，在显示产品的亮度调整为低亮度后，本公开提供的像素电路可以只用切换一次操作即可实现，因此可以克服显示产品在低亮度时的闪烁问题。
143.本公开实施例还提供了一种像素电路的驱动方法，被配置为驱动像素电路，像素电路的驱动方法可以包括：
144.步骤100、驱动子电路在第一节点的信号的控制下，向第二节点提供第一驱动电流，向第三节点提供第二驱动电流。
145.步骤200、选择子电路在第一选择信号线和第二选择信号线的信号的控制下，向第四节点提供第二节点和/或第三节点的信号。
146.像素电路为前述任一个实施例提供的像素电路，实现原理和实现效果类似，在此不再赘述。
147.在示例性实施方式中，像素电路的驱动方法还可以包括：向扫描信号线提供有效电平信号，写入子电路在扫描信号线的信号的控制下，向第一节点提供数据信号线的信号。
148.在示例性实施方式中，驱动子电路包括：第一驱动子电路和第二驱动子电路，步骤100可以包括：第一驱动子电路在第一节点的信号的控制下，向第二节点提供第一驱动电流，第二驱动子电路在第一节点的信号的控制下，向第三节点提供第二驱动电流。
149.在示例性实施方式中，选择子电路包括：第一选择子电路和第二选择子电路，像素电路设置在显示基板中。
150.在示例性实施方式中，步骤200可以包括：在显示基板的亮度大于阈值亮度的状态下，向第一选择信号线和第二选择信号线提供有效电平信号，第一选择子电路在第一选择信号线的信号的控制下，向第四节点提供第二节点的信号，第二选择子电路在第二选择信号线的信号的控制下，向第四节点提供第三节点的信号，或者，向第一选择信号线提供有效电平信号，向第二选择信号线提供无效电平信号，第一选择子电路在第一选择信号线的信号的控制下，向第四节点提供第二节点的信号，或者，在显示基板的亮度小于阈值亮度的状态下，向第一选择信号线提供无效电平信号，向第二选择信号线提供有效电平信号，第二选择子电路在第二选择信号线的信号的控制下，向第四节点提供第三节点的信号。
151.本公开实施例还提供了一种显示基板，包括：前述任一个实施例提供的像素电路，实现原理和实现效果类似，在此不再赘述。
152.在示例性实施方式中，显示基板可以包括设置在基底上的驱动电路层、设置在驱动电路层远离基底一侧的发光结构层以及设置在发光结构层远离基底一侧的封装结构层。在一些可能的实现方式中，显示基板可以包括其它膜层，如触控结构层等，本公开在此不做限定。驱动电路层可以包括：像素电路，发光结构层可以包括发光器件。
153.在示例性实施方式中，封装结构层可以包括叠设的第一封装层、第二封装层和第三封装层，第一封装层和第三封装层可以采用无机材料，第二封装层可以采用有机材料，第二封装层设置在第一封装层和第三封装层之间，可以保证外界水汽无法进入发光结构层。
154.在一种示例性实施例中，基底可以为刚性基底或柔性基底，其中，刚性基底可以为但不限于玻璃、导电箔片中的一种或多种；柔性基底可以为但不限于聚对苯二甲酸乙二醇酯、对苯二甲酸乙二醇酯、聚醚醚酮、聚苯乙烯、聚碳酸酯、聚芳基酸酯、聚芳酯、聚酰亚胺、聚氯乙烯、聚乙烯、纺织纤维中的一种或多种。在一种示例性实施例中，发光结构层包括：依
次叠设在基底上的阳极层、像素定义层、有机结构层和阴极层；所述阳极层包括：阳极，所述有机结构层包括：有机发光层，所述阴极层包括：阴极。
155.本公开实施例还提供了一种显示装置，包括：前述任一个实施例提供的显示基板，实现原理和实现效果类似，在此不再赘述。
156.在一种示例性实施例中，显示装置可以为：液晶面板、电子纸、oled面板、有源矩阵有机发光二极管(active-matrix organic light emitting diode，简称amoled)面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
157.在示例性实施方式中，本公开显示装置可以为具有像素电路的显示装置中，如oled、量子点显示(qled)、发光二极管显示(micro led或mini led)或量子点发光二极管显示(qd-led)等，本公开在此不做限定。
158.在示例性实施方式中，图12为一种显示装置的结构示意图。如图12所示，显示装置可以包括时序控制器、数据驱动器、扫描驱动器和像素阵列，时序控制器分别与数据驱动器和扫描驱动器连接，数据驱动器分别与多个数据信号线(d1到dn)连接，扫描驱动器分别与多个扫描信号线(s1到sm)连接。像素阵列可以包括多个子像素pxij，i和j可以是自然数，至少一个子像素pxij可以包括电路单元和与电路单元连接的发光器件，电路单元可以包括像素电路，像素电路可以分别与扫描信号线和数据信号线连接。在示例性实施方式中，时序控制器可以将适合于数据驱动器的规格的灰度值和控制信号提供到数据驱动器，可以将适合于扫描驱动器的规格的时钟信号、扫描起始信号等提供到扫描驱动器，可以将适合于发光驱动器的规格的时钟信号、发射停止信号等提供到发光驱动器。数据驱动器可以利用从时序控制器接收的灰度值和控制信号来产生将提供到数据信号线d1、d2、d3、
……
和dn的数据电压。例如，数据驱动器可以利用时钟信号对灰度值进行采样，并且以像素行为单位将与灰度值对应的数据电压施加到数据信号线d1至dn，n可以是自然数。扫描驱动器可以通过从时序控制器接收时钟信号、扫描起始信号等来产生将提供到扫描信号线s1、s2、s3、
……
和sm的扫描信号。例如，扫描驱动器可以将具有导通电平脉冲的扫描信号顺序地提供到扫描信号线s1至sm，m可以是自然数。例如，扫描驱动器可以被构造为移位寄存器的形式，并且可以在时钟信号的控制下顺序地将以导通电平脉冲形式提供的扫描起始信号传输到下一级电路的方式产生扫描信号。
159.在示例性实施方式中，显示装置可以包括：多个子像素，至少一个子像素可以包括：像素电路和发光器件，像素电路被配置为向所连接的发光器件输出相应的电流，使该发光器件发出相应亮度的光。
160.在示例性实施方式中，多个子像素可以包括多个像素行和多个像素列。沿着水平方向依次排布的多个子像素可以称为像素行，沿着竖直方向依次排布的多个子像素可以称为像素列，多个像素行和多个像素列构成阵列排布的像素阵列。
161.在示例性实施方式中，多个子像素构成一个像素单元，像素单元可以包括第一子像素、第二子像素和第三子像素，或者第一子像素、第二子像素、第三子像素和第四子像素。
162.在示例性实施方式中，当像素单元包括第一子像素、第二子像素和第三子像素时，第一子像素可以是出射红色光线的红色子像素(r)，第二子像素可以是出射蓝色光线的蓝色子像素(b)，第三子像素p3可以是出射绿色光线的绿色子像素(g)，三个子像素的形状可
以是三角形、矩形状、菱形、五边形或六边形等，本公开在此不做限定。在像素行方向上，第一子像素、第二子像素和第三子像素可以按照对齐方式依次设置，在像素列方向上，第一子像素、第二子像素和第三子像素可以按照错位方式依次设置，形成子像素的品字布局。例如，奇数行中的第一子像素可以位于偶数行中相邻的第二子像素和第三子像素之间，或者，偶数行中的第一子像素可以位于奇数行中相邻的第二子像素和第三子像素之间。又如，奇数行中的第二子像素可以位于偶数行中相邻的第一子像素和第三子像素之间，或者，偶数行中的第二子像素可以位于奇数行中相邻的第一子像素和第三子像素之间。再如，奇数行中的第三子像素可以位于偶数行中相邻的第一子像素和第二子像素之间，或者，偶数行中的第三子像素可以位于奇数行中相邻的第一子像素和第二子像素之间。
163.在示例性实施方式中，像素单元包括第一子像素、第二子像素、第三子像素和第四子像素时，第一子像素可以是出射红色光线的红色子像素(r)，第二子像素可以是出射蓝色光线的蓝色子像素(b)，第三子像素和第四子像素可以是出射绿色光线的绿色子像素(g)，三个子像素的形状可以是三角形、矩形状、菱形、五边形或六边形等，本公开在此不做限定。在示例性实施方式中，四个子像素可以采用水平并列、竖直并列或正方形等方式排列，本公开在此不做限定。四个子像素可以采用正方形(square)方式排列，形成ggrb像素排布。在另一种示例性实施方式中，四个子像素可以采用钻石形(diamond)方式排列，形成rggb像素排布。
164.本公开实施例附图只涉及本公开实施例涉及到的结构，其他结构可参考通常设计。
165.为了清晰起见，在用于描述本公开的实施例的附图中，层或微结构的厚度和尺寸被放大。可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”，或者可以存在中间元件。
166.虽然本公开所揭露的实施方式如上，但所述的内容仅为便于理解本公开而采用的实施方式，并非用以限定本公开。任何本公开所属领域内的技术人员，在不脱离本公开所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本公开的专利保护范围，仍须以所附的权利要求书所界定的范围为准。