具有静电放电功能的栅极驱动电路及栅极驱动方法
【技术领域】
[0001]本公开涉及一种具有静电放电功能的栅极驱动电路及具有静电放电功能的栅极驱动方法，尤其涉及一种显示器的具有静电放电功能的栅极驱动电路及具有静电放电功能的栅极驱动方法。
【背景技术】
[0002]在主动式矩阵液晶显示器(Active Matrix Liquid Crystal Display)中，每个像素(pixel)单元具有一个薄膜晶体管，其栅极(gate)连接至扫描线，其漏极(drain)与源极(source)则分别连接至数据线与像素电极。若在某一条扫描线上施加足够的电压，会导通那一条扫描线上所有的薄膜晶体管，此时数据线上的信号电压被写入对应的像素中，以控制不同液晶的透光度以控制色彩，从而改变显示器的显示画面。
[0003]一般来说，栅极驱动电路可以由面板外连接集成电路集成电路(integratedcircuit, 1C)来完成，或者通过阵列基板行驱动技术(Gate Driver on Array, GOA)而直接将栅极驱动电路(gate driver circuit)制作在阵列基板上。但是，在实际应用上，显示器的驱动集成电路集成电路(driver integrated circuit, driver IC)往往会受到静电的影响，而提供错误的数据给像素。一般的栅极驱动电路并无法判断显示器是否受到静电的影响，而照常循序驱动对应扫描线上的薄膜晶体管以更新显示画面，使得静电放电事件发生的下一帧显示画面明显与上一帧不同，而让使用者察觉到错误的画面。
【发明内容】
[0004]鉴于上述，本公开旨在公开一种具有静电放电功能的栅极驱动电路及具有静电放电功能的栅极驱动方法以在静电事件发生于显示器时，避免让使用者察觉错误的画面。
[0005]本公开提供了一种具有静电放电功能的栅极驱动电路，包含多个栅极驱动子电路。每一栅极驱动子电路用以产生栅极驱动信号。每一栅极驱动子电路包含上拉控制模块、上拉模块、下拉控制模块与下拉模块。上拉模块耦接上拉控制模块。下拉模块耦接下拉控制模块。上拉控制模块用以产生上拉控制信号，并依据第一触发信号调整上拉控制信号的电压电平。上拉模块依据上拉控制信号与时脉信号产生栅极驱动信号。当上拉控制信号为高电压电平时，上拉模块将栅极驱动信号上拉至高电压电平。下拉控制模块用以产生下拉控制信号，并依据第二触发信号调整下拉控制信号的电压电平。下拉模块依据下拉控制信号的电压电平而选择性地将上拉控制信号调整至低电压电平。其中下拉模块更受控于静电放电信号。当静电放电信号指示静电放电事件发生时，在静电放电事件开始后至下一个画帧开始前，下拉模块将上拉控制信号调整至低电压电平，而令上拉模块以低电压电平输出栅极驱动信号。
[0006]在本公开的一实施例中，下拉模块还包含静电放电单元。静电放电单元耦接至上拉控制信号及静电放电信号。当静电放电信号指示静电放电事件发生时，静电放电单元受控于静电放电信号而在发生静电放电事件的至少一画帧中将上拉控制信号耦接至低电压电平。另外，静电放电单元例如为一 N型薄膜晶体管。N型薄膜晶体管包含漏极端、源极端与栅极端。漏极端耦接于上拉控制模块与上拉模块之间，源极端耦接至低电压电平，栅极端耦接至静电放电信号。而且当静电放电事件发生时，在发生静电放电事件的至少一画帧中，静电放电信号为高电压电平。静电放电单元受控于静电放电信号而将漏极端导通至源极端。
[0007]本公开更提供了一种具有静电放电功能的栅极驱动方法，适用于栅极驱动电路。所述的栅极驱动电路用以产生多个栅极驱动信号。栅极驱动电路包含多个栅极驱动子电路，每一栅极驱动子电路包含上拉控制模块、上拉模块、下拉控制模块与下拉模块。上拉控制模块以上拉控制信号控制上拉模块产生其中一栅极驱动信号。当上拉控制信号为高电压电平，对应的其中一栅极驱动信号为高电压电平。栅极驱动方法包含判断静电放电信号是否指示静电放电事件发生。且当判断静电放电信号指示静电放电事件发生时，于静电放电事件开始后至下一个画帧前，调整上拉控制信号至低电压电平，以使栅极驱动信号为低电压电平。
[0008]在本公开的一实施例中，在静电放电事件结束后的下一个画帧，重送发生静电放电事件的画帧，以显示相同的画面。
[0009]综上所述，本公开提供了一种具有静电放电功能的栅极驱动电路及栅极驱动方法，在静电事件发生时停止循序扫描更新像素，以防止写入错误的画面数据于像素单元。并且，在下一个画帧时间中，重送相同的画面以使显示画面不闪烁。因此，在显示器发生静电放电事件的时候，让使用者无法察觉画面发生变化。
[0010]以上关于本公开的内容及以下关于实施方式的说明是用以示范与阐明本公开的精神与原理，并提供对本公开的权利要求更进一步的解释。
【附图说明】
[0011]图1A是本公开一实施例中具有静电放电功能的栅极驱动电路的功能方块示意图。
[0012]图1B是本公开一实施例中具有静电放电功能的栅极驱动电路的细节功能方块示意图。
[0013]图1C是本公开图1B中具有静电放电功能的栅极驱动电路的下拉模块的电路示意图。
[0014]图2是本公开一实施例中具有静电放电功能的栅极驱动电路的时序示意图。
[0015]图3是本公开一实施例中具有静电放电功能的栅极驱动方法的流程示意图。
[0016]附图标记说明:
[0017]1具有静电放电功能的栅极驱动电路
[0018]10a、10b栅极驱动子电路
[0019]12a、12b上拉控制模块
[0020]14a、14b上拉模块
[0021]16a、16b下拉控制模块
[0022]18a、18b下拉模块
[0023]182a静电放电单元
[0024]CLK时脉信号
[0025]ESD0N静电放电信号
[0026]F1第一画帧
[0027]F2第二画帧
[0028]栅极驱动信号
[0029]ND漏极端
[0030]NG栅极端
[0031]NS源极端
[0032]Q (n)、Q (η+2)上拉控制信号
[0033]R (n)、R (η+2)下拉控制信号
[0034]STV启动信号
[0035]TESD静电放电事件时间点
[0036]VGL低电压电平
【具体实施方式】
[0037]以下在实施方式中叙述本公开的详细特征，其内容足以使任何本领域技术人员了解本公开的技术内容并据以实施，且依据本说明书所公开的内容、权利要求及附图，任何本领域技术人员可轻易地理解本公开相关的目的及优点。以下实施例是进一步说明本公开的诸方面，但非以任何面向限制本公开的范畴。
[0038]请参照图1Α，图1Α是本公开一实施例中具有静电放电功能的栅极驱动电路的功能方块示意图。具有静电放电功能的栅极驱动电路1耦接至时脉信号CLK、静电放电信号ESD0N与启动信号STV，且具有静电放电功能的栅极驱动电路1是依据时脉信号CLK、静电放电信号ESD0N与启动信号STV产生栅极驱动信号G(l)?G(n)。其中，η为一大于1的正整数，启动信号STV例如来自栅极驱动集成电路集成电路(gate driver integratecircuit, gate driver IC)，静电放电信号ESDON例如亦来