设置于相邻的多个相邻像素组之间的间隙处，这样可以将每个移位寄存器单元在最小的区域内完成设置，实现级联的多个移位寄存器单元之间的紧凑设置。具体的，本发明实施例提供的上述显示面板可以采用双栅线结构，即显示区域内相邻两行像素之间设置有两条栅线，这样可以将显示区域内相邻两列像素划分为一组，每组像素中的两列像素之间设置一条数据线，即可以将数据线的数量减少一半，而因减少数据线数量而空出来的这部分空间恰好可以用来设置移位寄存器的各模块以及所需的信号走线。
[0039]在具体实施时，本发明实施例提供的上述显示面板中，级联的多个移位寄存器单元中；除第一级移位寄存器单元和最后一级移位寄存器单元之外，其余每个移位寄存器单元的信号输出端均向与其相邻的下一级移位寄存器单元的信号输入端输入触发信号，并向与其相邻的上一级移位寄存器单元的复位信号端输入复位信号;第一级移位寄存器单元的信号输出端向第二级移位寄存器单元的信号输入端输入触发信号;各移位寄存器单元的信号线可以与栅线和/或数据线平行。
[0040]在具体实施时，本发明实施例提供的上述显示面板中，如图1所示，移位寄存器单元可以包括:输入模块01，复位模块02和输出模块03;其中，输入模块01的输入端和控制端分别与信号输入端Input相连，输出端与上拉节点P相连；输入模块01用于在信号输入端Input的控制下，通过信号输入端Input输入的信号拉高上拉节点P的电位;复位模块02的输入端与参考信号端Vref相连，控制端与复位信号端Reset相连，输出端与上拉节点P相连;复位模块02用于在复位信号端Reset的控制下，通过参考信号端Vref的信号拉低上拉节点P的电位;输出模块03的第一输入端与时钟信号端CLK相连，第二输入端与参考信号端Vref相连，第一控制端与上拉节点P相连，第二控制端与复位信号端Reset相连，输出端与扫描信号输出端Out相连;输出模块03用于在上拉节点P的控制下将时钟信号端CLK的信号输出到扫描信号输出端Out，在复位信号端Reset的控制下通过参考信号端Vref的信号拉低扫描信号输出端Out的电位。
[0041]具体地，本发明实施例提供的上述显示面板中，设置于显示区域的栅极驱动电路包括级联的多个移位寄存器单元，每个移位寄存器单元对应一条栅线，移位寄存器单元可以包括输入模块、复位模块和输出模块，从而通过输入模块拉高上拉节点的电位，进而输出模块在上拉节点的控制下将时钟信号端的信号输出到扫描信号输出端，实现扫描信号的输出；当该行栅线扫描结束后还可以通过复位模块拉低上拉节点的电位，从而关闭该行栅线，且输出模块在复位信号端的控制下可以拉低扫描信号输出端的电位，消除噪声。
[0042]在具体实施时，本发明实施例提供的上述显示面板中，如图2所示，输出模块可以包括:第一输出模块031和第二输出模块032;其中，第一输出模块031的输入端与时钟信号端CLK相连，控制端与上拉节点P相连，输出端与扫描信号输出端Out相连;第一输出模块031用于在上拉节点P的控制下，将时钟信号端CLK的信号输出到扫描信号输出端Out;第二输出模块032的输入端与参考信号端Vref相连，控制端与复位信号端Reset相连，输出端与扫描信号输出端Out相连;第二输出模块032用于在复位信号端Reset的控制下，通过参考信号端Vref的信号拉低扫描信号输出端Out的电位。
[0043]具体地，本发明实施例提供的上述显示面板中，输出模块可以包括第一输出模块和第二输出模块，第一输出模块可以在上拉节点的控制下输出扫描信号，第二输出模块可以在复位信号端的控制下拉低扫描信号输出端的电位，消除噪声。
[0044]在具体实施时，本发明实施例提供的上述显示面板中，如图2所示，第一输出模块031可以包括:第一开关晶体管Tl和电容C;其中，第一开关晶体管Tl的栅极与上拉节点P相连，源极与时钟信号端CLK相连，漏极与扫描信号输出端Out相连；电容C连接于上拉节点P与扫描信号输出端Out之间。具体地，第一开关晶体管可以在上拉节点的控制下导通，导通的第一开关晶体管将时钟信号端与扫描信号输出端导通，进而可以输出扫描信号。
[0045]在具体实施时，本发明实施例提供的上述显示面板中，如图2所示，第二输出模032可以包括:第二开关晶体管T2;第二开关晶体管T2的栅极与复位信号端Reset相连，源极与参考信号端Vref相连，漏极与扫描信号输出端Out相连。具体地，第二开关晶体管可以在复位信号端的控制下导通，导通的第二开关晶体管将参考信号端与扫描信号输出端导通，进而可以拉低扫描信号输出端的电位，消除噪声。
[0046]在具体实施时，本发明实施例提供的上述显示面板中，如图2所示，输入模块01可以包括:第三开关晶体管T3;第三开关晶体管T3的栅极和源极分别与信号输入端Input相连，漏极与上拉节点P相连。具体地，第三开关晶体管可以在输入信号端的控制下导通，导通的第三开关晶体管将信号输入端与上拉节点导通，进而可以拉高上拉节点的电位。
[0047]在具体实施时，本发明实施例提供的上述显示面板中，如图2所示，复位模块02可以包括:第四开关晶体管T4;第四开关晶体管T4的栅极与复位信号端Reset相连，源极与参考信号端Vref相连，漏极与上拉节点P相连。具体地，第四开关晶体管可以在复位信号端的控制下导通，导通的第四开关晶体管将参考信号端与上拉节点导通，进而可以拉低上拉节点的电位。
[0048]需要说明的是本发明上述实施例中提到的开关晶体管可以是薄膜晶体管(TFT，Thin Film Transistor)，也可以是金属氧化物半导体场效应管(MOS，Metal OxideSemiconductor)，在此不做限定。在具体实施中，这些晶体管的源极和漏极可以互换，不做具体区分。在描述具体实施例时以薄膜晶体管为例进行说明。
[0049]下面结合本发明实施例提供的移位寄存器单元的结构和时序对本发明实施例提供的移位寄存器单元的工作过程进行详细描述，具体地，结合图2(以N型晶体管为例)所示的移位寄存器单元以及图3所示的图2的输入输出时序图，对本发明实施例提供的移位寄存器单元的工作过程作以描述。其中，选取如图3所示的输入输出时序图中的tl?t3三个阶段。下述描述中以I表示高电平信号，O表示低电平信号。
[0050]在11阶段，Input= I ,CLK = O,Reset = O ,Vref = O0 由于Input = I，因此第三开关晶体管T3处于导通状态，导通的第三开关晶体管T3将信号输入端Input的信号输出到上拉节点P，进而可以拉高上拉节点P的电位；同时，上拉节点P的电位升高，可以对电容C进行充电。tl阶段为充电阶段。
[0051 ]在t2阶段，Input = O，CLK = I ,Reset = O ,Vref = O0 由于Input = 0，因此第三开关晶体管T3处于截止状态。电容C充电结束进入放电阶段，电容C放电使得第一开关晶体管Tl的栅极的电位升高，从而使得第一开关晶体管Tl导通，导通的第一开关晶体管Tl将时钟信号端CLK与扫描信号输出端Out导通，进而可以将时钟信号端CLK的信号输出。t2阶段为扫描信号输出阶段。
[0052]在t3阶段，Input= O，CLK = O,Reset = I ,Vref = O0 由于Reset = I，因此第二开关晶体管T2和第四开关晶体管T4处于导通状态；导通的第四开关晶体管T4将参考信号端Vref与上拉节点P导通，进而拉低上拉节点P的电位，使得第一开关晶体管Tl截止，关闭扫描信号输出；导通的第二开关晶体管T2将参考信号端Vref与扫描信号输出端Out导通，进而拉低扫描信号输出端Out的电位消除噪声。t3阶段为扫描信号输出截止阶段。
[0053]在具体实施时，本发明实施例提供的上述显示面板，将栅极驱动电路设置于显示区域，其中，栅极驱动电路包括级联的多个移位寄存器单元，每个移位寄存器单元均由多个开关晶体管和电容通过信号线搭建而成。具体地，如图4所示，显示面板可以采用双栅线结构，数据线的数量可以减半，因此可以将多个开关晶体管和电容设置于相邻两组像素之间的间隙处，各元器件之间连接的信号线可以与栅线和