具有vbo多接收端的电路结构的显示装置的制造方法
【专利摘要】提供一种具有VBO多接收端的电路结构的显示装置，包括：机芯板，具有一个VBO发送端；控制板，具有多个VBO接收端；多个第一开关，每个第一开关的控制端经由一电阻连接到控制板的一个VBO接收端，每个第一开关的第一连接端经由一电阻连接到预定电压源，每个第一开关的第二连接端接地；一个第二开关，第二开关的控制端经由一电阻连接到所述多个第一开关的每个第一开关的第一连接端，第二开关的第一连接端经由一电阻连接到所述预定电压源并且第二开关的第一连接端连接到机芯板的VBO发送端，第二开关的第二连接端接地。本发明的示例性实施例能够在控制板的多个VBO接收端出现单个异常或出现锁频不同步的情况下确保数据传输的正确性。
【专利说明】
具有VBO多接收端的电路结构的显示装置
技术领域
[0001]本发明属于显示装置技术领域，更具体地说，涉及一种具有VBO多接收端的电路结构的显示装置。
【背景技术】
[0002]近年来，随着对显示装置显示高质量画面的需求的增加，对于显示装置的信号传输接口的要求也越来越高。因此，v-by-One(VB0)成为适用于平板显示器的信号传输接口标准，具有传输质量高、传输速度快并且节省成本和安装空间等优点，广泛应用于显示设备、多功能打印机等办公设备、车载娱乐设备、机器人、安防系统等领域。尤其是对于超高清(UD)显示装置，一般使用VBO接口作为机芯板与控制板(例如，TCON板)之间通信的接口。
[0003]VBO信号是高频差分信号，没有单独的时钟信号，而是在不同的时间分别传输时钟信号和数据信号，并且具有特定的通信机制。在VBO信号的通信机制中，首先，VBO的发送端(例如，机芯板)可按照固定的频率向VBO的接收端(例如，控制板)传输时钟信号，VBO的接收端接收到时钟信号并基于该时钟信号锁定VBO的发送端传输数据的传输频率，随后，当VBO的接收端锁定了 VBO的发送端传输数据的传输频率之后，VBO的接收端可向VBO的发送端发送锁定(Lock)信号以告知已锁定传输数据的传输频率，则VBO的发送端可按照该固定的频率向VBO的接收端传输数据信号，从而VBO的接收端可以按照该固定的频率来接收并抓取数据。这里，时钟信号可以是时钟数据恢复训练模式(CDR(clock data recovery)trainingpattern)0
[0004]图1是示出根据现有技术的显示装置中的VBO多接收端的电路结构的示图。如图1所示，控制板的多个VBO接收端L0CK_RX1，L0CK_RX2，…，L0CK_RXn分别经由一电阻连接至机芯板的VBO发送端L0CK_TX，机芯板的VBO发送端L0CK_TX通过一电阻连接至一预定电压源VDD0
[0005]当预定电压源(例如，3.3V)上电时，控制板的多个VBO接收端L0CK_RXI，L0CK_RX2，…，L0CK_RXn发送的锁定信号默认为高电平信号。锁定信号为高电平表示控制板未锁定传输数据的传输频率。当机芯板的VBO发送端L0CK_TX接收到高电平信号时，机芯板的VBO发送端L0CK_TX向控制板的多个VBO接收端L0CK_RX1，L0CK_RX2，…，L0CK_RXn发送时钟信号(例如，CDR training pattern)。当控制板的多个VBO接收端L0CK_RX1，L0CK_RX2，…，L0CK_RXn基于时钟信号锁定传输数据的传输频率时，控制板的多个VBO接收端L0CK_RX1，L0CK_1?2，-_，11)0(_1?11将锁定信号拉低(8卩，发送一个低电平信号)。锁定信号为低电平表示控制板已锁定传输数据的传输频率。当机芯板的VBO发送端L0CK_TX接收到低电平信号时，机芯板的VBO发送端L0CK_TX向控制板的多个VBO接收端L0CK_RX1，L0CK_RX2，…，L0CK_RXn发送数据信号。一旦控制板丢失传输数据的传输频率时，控制板的多个VBO接收端L0CK_RX1，L0CK_RX2,...，L0CK_RXn可再次将锁定信号拉高，则机芯板的VBO发送端L0CK_TX再次发送时钟信号。
[0006]在如图1所示的电路结构中，由于控制板的多个VBO接收端L0CK_RX1，L0CK_RX2，…，LOCK_RXn是短接在一起来接收机芯板的一个VBO发送端LOCK_TX发送的时钟信号和数据信号，因此，一旦其中一个VBO接收端丢失传输信号的传输频率，其发送的高电平的锁定信号也会被其它VBO接收端发送的低电平信号拉低，导致机芯板的VBO发送端L0CK_TX无法重新发送时钟信号，而丢失传输频率的VBO接收端仍然按照错误的频率接收数据。另外，当预定电压源上电时，控制板的多个VBO接收端L0CK_RX1，L0CK_RX2，…，L0CK_RXn锁定频率不同步时，也会出现这样的错误。
【发明内容】
[0007]为克服现有技术的不足，本发明的示例性实施例提供一种具有VBO多接收端的电路结构的显示装置，该显示装置能够在控制板的多个VBO接收端出现单个异常或控制板的多个VBO接收端锁频不同步的情况下确保数据传输的正确性。
[0008]根据本发明的一方面，提供了一种具有VBO多接收端的电路结构的显示装置，包括:机芯板，具有一个VBO发送端，并通过VBO发送端向控制板传输时钟信号和数据信号;控制板，具有多个VBO接收端，并通过所述多个VBO接收端从机芯板接收时钟信号和数据信号；多个第一开关，其中，每个第一开关的控制端经由一电阻连接到控制板的一个VBO接收端，每个第一开关的第一连接端经由一电阻连接到预定电压源，每个第一开关的第二连接端接地;一个第二开关，其中，第二开关的控制端经由一电阻连接到所述多个第一开关的每个第一开关的第一连接端，第二开关的第一连接端经由一电阻连接到所述预定电压源并且第二开关的第一连接端连接到机芯板的VBO发送端，第二开关的第二连接端接地。
[0009]可选地，当任意一个第一开关的控制端从控制板的VBO接收端接收到高电平信号时，该任意一个第一开关导通，当任意一个第一开关的控制端从控制板的VBO接收端接收到低电平信号时，该任意一个第一开关断开。
[0010]可选地，当第二开关的控制端从所述多个第一开关的每个第一开关的第一连接端接收到高电平信号时，第二开关导通，当第二开关的控制端从所述多个第一开关的每个第一开关的第一连接端接收到低电平信号时，第二开关断开。
[0011 ]可选地，第一开关和第二开关是NMOS晶体管，其中，第一开关和第二开关的控制端为栅极，第一开关和第二开关的第一连接端为漏极，第一开关和第二开关的第二连接端为源极。
[0012]可选地，控制板可基于从机芯板接收到的时钟信号来锁定从机芯板接收到的数据信号的传输频率。
[0013]可选地，当控制板的任意一个VBO接收端接收的数据信号的传输频率未被锁定时，该任意一个VBO接收端向与自己连接的第一开关的控制端发送高电平信号。
[0014]可选地，当控制板的任意一个VBO接收端接收的数据信号的传输频率已被锁定时，该任意一个VBO接收端向与自己连接的第一开关的控制端发送低电平信号。
[0015]可选地，当机芯板的VBO发送端从第二开关的第一连接端接收到高电平信号时，机芯板的VBO发送端向控制板的所述多个VBO接收端发送时钟信号。
[0016]可选地，当机芯板的VBO发送端从第二开关的第一连接端接收到低电平信号时，机芯板的VBO发送端向控制板的所述多个VBO接收端发送数据信号。
[0017]可选地，所述多个第一开关的每个第一开关的输入端经由一电阻连接到所述预定电压源，从而控制板的所述多个VBO接收端通过将预定电压源上电来发送高电平信号。
[0018]根据本发明的示例性实施例提供的具有VBO多接收端的电路结构的显示装置，能够解决在控制板的多个VBO接收端出现单个异常或控制板的多个VBO接收端锁频不同步的情况下锁频异常的问题，并确保数据传输的正确性。
[0019]将在接下来的描述中部分阐述本发明另外的方面和/或优点，还有一部分通过描述将是清楚的，或者可以经过本发明的实施而得知。
【附图说明】
[0020]通过下面结合附图进行的对实施例的描述，本发明的上述和/或其它目的和优点将会变得更加清楚，其中:
[0021]图1是示出根据现有技术的显示装置中的VBO多接收端的电路结构的示图；
[0022]图2是示出根据本发明示例性实施例的具有VBO多接收端的电路结构的显示装置的示图；
[0023]图3是示出根据本发明的另一示例性实施例的具有VBO多接收端的电路结构的显示装置的示图。
【具体实施方式】
[0024]现将详细描述本发明的示例性实施例，所述实施例的示例在附图中示出，其中，相同的标号指示相同的部分。以下将通过参照附图来说明所述实施例，以便解释本发明。
[0025]图2是示出根据本发明示例性实施例的具有VBO多接收端的电路结构的显示装置的示图。
[0026]参照图2，根据本发明的示例性实施例的显示装置包括控制板210、机芯板220、多个第一开关SI，S2，…，Sn以及一个第二开关STX。
[0027]控制板210具有多个VBO接收端L0CK_RX1，L0CK_RX2，…，L0CK_RXn。机芯板220具有一个VBO发送端L0CK_TX。机芯板220通过VBO发送端L0CK_TX向控制板210的多个VBO接收端L0CK_RX1,L0CK_RX2 ,???丄00(_1?11发送时钟信号和数据信号。控制板210通过所述多个￥80接收端L0CK_RX1，L0CK_RX2，…，L0CK_RXn从机芯板220的VBO发送端L0CK_TX接收时钟信号和数据信号。
[0028]机芯板220的VBO发送端L0CK_TX可按照固定的频率来向控制板210的多个VBO接收端L0CK_RX1，L0CK_RX2，…，L0CK_RXn发送时钟信号。控制板210的多个VBO接收端L0CK_RX1，L0CK_RX2 ,..., L0CK_RXn可基于从机芯板220的VBO发送端L0CK_TX接收到的时钟信号来锁定从机芯板220的VBO发送端L0CK_TX接收到的数据信号的传输频率。这里，时钟信号可以是时钟数据恢复训练模式(CDR(clock data recovery)training pattern)。
[0029]根据本发明的一个示例性实施例，CDR training pattern可以是01010101…的信号。也就是说，机芯板220可的VBO发送端L0CK_TX按照固定的频率向控制板210的多个VBO接收端L0CK_RX I，L0CK_RX2，…，L0CK_RXn发送O111I…的信号，当控制板210的多个VBO接收端L0CK_RX I，L0CK_RX2，…，L0CK_RXn接收到这样的O111I…的信号时，控制板210的多个VBO接收端L0CK_RX1，L0CK_RX2，…，L0CK_RXn可侦测到O和I的切换的频率，从而锁定这样的传输频率。
[0030]当控制板210的多个VBO接收端L0CK_RX1，L0CK_RX2,…，L0CK_RXn向机芯板220的VBO发送端L0CK_TX发送锁定信号以通知已锁定数据传输的传输频率时，机芯板220可的VBO发送端L0CK_TX可按照这样的传输频率来向控制板210的多个VBO接收端L0CK_RX I，L0CK_RX2，…，L0CK_RXn发送数据信号，从而控制板210的多个VBO接收端L0CK_RX1，L0CK_RX2，…，L0CK_RXn可按照这样的传输频率来接收并抓取数据。
[0031 ]所述多个第一开关SI，S2，…，Sn之中的每个第一开关具有控制端、第一连接端和第二连接端，其中，第一连接端和第二连接端接通表示第一开关导通，第一连接端和第二连接端断开表示第一开关断开。每个第一开关的控制端经由一电阻连接到控制板210的一个VBO接收端，每个第一开关的第一连接端经由一电阻连接到预定电压源VDD，每个第一开关的第二连接端接地。
[0032]根据示例性实施例，第一开关SI具有控制端S1C、第一连接端SII和第二连接端S12，其中，第一开关SI的控制端SlC经由电阻Rll连接到控制板210的VBO接收端L0CK_RX1，第一开关SI的第一连接端Sll经由电阻R31连接到预定电压源VDD，第一开关SI的第二连接端S12接地。第一开关S2具有控制端S2C、第一连接端S21和第二连接端S22，其中，第一开关S2的控制端S2C经由电阻R12连接到控制板210的VBO接收端L0CK_RX2，第一开关S2的第一连接端S21经由电阻R32连接到预定电压源VDD，第一开关S2的第二连接端S22接地。第一开关Sn具有控制端SnC、第一连接端Snl和第二连接端Sn2，其中，第一开关Sn的控制端SnC经由电阻Rln连接到控制板210的VBO接收端L0CK_RXn，第一开关Sn的第一连接端Snl经由电阻R3n连接到预定电压源VDD，第一开关Sn的第二连接端Sn2接地。
[0033]根据示例性实施例，当所述多个第一开关SI，S2，…，Sn之中的任意一个第一开关的控制端从与其连接的VBO接收端接收到高电平信号时，该任意一个第一开关导通。例如，第一开关SI的控制端SlC从VBO接收端L0CK_RX1接收到高电平信号时，第一开关SI导通。第一开关S2的控制端S2C从VBO接收端L0CK_RX2接收到高电平信号时，第一开关S2导通。第一开关Sn的控制端SnC从VBO接收端L0CK_RXn接收到高电平信号时，第一开关Sn导通。
[0034]根据示例性实施例，当所述多个第一开关SI，S2，…，Sn之中的任意一个第一开关的控制端从与其连接的VBO接收端接收到低电平信号时，该任意一个第一开关断开。例如，第一开关SI的控制端SlC从VBO接收端L0CK_RX1接收到低电平信号时，第一开关SI断开。第一开关S2的控制端S2C从VBO接收端L0CK_RX2接收到低电平信号时，第一开关S2断开。第一开关Sn的控制端SnC从VBO接收端L0CK_RXn接收到低电平信号时，第一开关Sn断开。
[0035]第二开关STX具有控制端STXC、第一连接端STXl和第二连接端STX2，其中，第一连接端STXl和第二连接端STX2接通表示第二开关STX导通，第一连接端STXl和第二连接端STX2断开表示第二开关STX断开。第二开关STX的控制端经STXC由电阻RTXl连接到所述多个第一开关SI，S2，…，Sn的每个第一开关的第一连接端，第二开关STX的第一连接端STXl经由电阻RTX2连接到预定电压源VDD，并且第二开关STX的第一连接端STXl连接到机芯板220的VBO发送端L0CK_TX，第二开关STX的第二连接端STX2接地。
[0036]根据示例性实施例，当第二开关STX的控制端STXC从所述多个第一开关SI，S2，…，Sn的每个第一开关的第一连接端接收到高电平信号时，第二开关STX导通。
[0037]根据示例性实施例，当第二开关STX的控制端STXC从所述多个第一开关SI，S2，…，Sn的每个第一开关的第一连接端接收到低电平信号时，第二开关STX断开。
[0038]根据示例性实施例，当控制板210的任意一个VBO接收端接收的数据信号的传输频率未被锁定时，该任意一个VBO接收端向与自己连接的第一开关的控制端发送高电平信号作为锁定信号，其中，锁定信号为高电平信号表示数据信号的传输频率未被锁定。这里，数据信号的传输频率未被锁定的情况可包括控制板210的VBO接收端未确定数据信号的传输频率、控制板210的VBO接收端丢失数据信号的传输频率、控制板210的VBO接收端锁定传输频率不同步中的至少一个。
[0039]例如，当VBO接收端L0CK_RX1接收的数据信号的传输频率未被锁定时，VBO接收端L0CK_RX1向第一开关SI的控制端SlC发送高电平信号作为锁定信号。当VBO接收端L0CK_RX2接收的数据信号的传输频率未被锁定时，VBO接收端L0CK_RX2向第一开关S2的控制端S2C发送高电平信号作为锁定信号。当VBO接收端L0CK_RXn接收的数据信号的传输频率未被锁定时，VBO接收端L0CK_RXn向第一开关Sn的控制端SnC发送高电平信号作为锁定信号。
[0040]根据示例性实施例，控制板210的VBO接收端向与自己连接的第一开关的控制端发送高电平信号可通过以下方式来实现:所述多个第一开关SI，S2，…，Sn的每个第一开关的输入端经由一电阻连接到预定电压源VDD，从而控制板的所述多个VBO接收端L0CK_RX1，L0CK_RX2 ,..., L0CK_RXn通过将预定电压源VDD上电来发送高电平信号。也就是说，当预定电压源VDD上电时，控制板的所述多个VBO接收端L0CK_RX1，L0CK_RX2，…，L0CK_RXn默认发送高电平信号作为锁定信号。
[0041 ]根据示例性实施例，当控制板210的任意一个VBO接收端接收的数据信号的传输频率已被锁定时，该任意一个VBO接收端可将锁定信号拉低，即，该任意一个VBO接收端向与自己连接的第一开关的控制端发送低电平信号作为锁定信号，其中，锁定信号为低电平信号表示数据信号的传输频率已被锁定。
[0042]例如，当VBO接收端L0CK_RX1接收的数据信号的传输频率已被锁定时，VBO接收端L0CK_RX1向第一开关SI的控制端SlC发送低电平信号作为锁定信号。当VBO接收端L0CK_RX2接收的数据信号的传输频率已被锁定时，VBO接收端L0CK_RX2向第一开关S2的控制端S2C发送低电平信号作为锁定信号。当VBO接收端L0CK_RXn接收的数据信号的传输频率已被锁定时，VBO接收端L0CK_RXn向第一开关Sn的控制端SnC发送低电平信号作为锁定信号。
[0043]根据示例性实施例，当机芯板220的VBO发送端L0CK_TX从第二开关STX的第一连接端STXl接收到高电平信号时，机芯板220的VBO发送端L0CK_TX向控制板210的所述多个VBO接收端L0CK_RX1，L0CK_RX2，…，L0CK_RXn发送时钟信号。
[0044]根据示例性实施例，当机芯板220的VBO发送端L0CK_TX从第二开关STX的第一连接端STXl接收到低电平信号时，机芯板220的VBO发送端L0CK_TX向控制板210的所述多个VBO接收端L0CK_RX1，L0CK_RX2，…，L0CK_RXn发送数据信号。
[0045]根据如图2所示的根据本发明示例性实施例的具有VBO多接收端的电路结构的显示装置，当控制板210的所述多个￥80接收端11)0(_1?1，11)0(_1?2，…，L0CK_RXn未锁定传输数据的传输频率时，控制板210的所述多个VBO接收端L0CK_RX1，L0CK_RX2，…，L0CK_RXn将高电平信号作为锁定信号发送至各自的第一开关SI，S2，…，Sn的控制端SlC，S2C，…，SnC。当第一开关Sl，S2，‘"，Sn的控制端S1C，S2C，…，SnC接收到高电平信号时，第一开关SI，S2，…，Sn导通，那么由于第一开关SI，S2，…，Sn的第二连接端S12，S22，…，Sn2接地，因此第一开关SI，S2，...，Sn的第一连接端Sll，S21，…，Snl输出低电平信号，从而第二开关STX的控制端STXC接收到低电平信号。当第二开关STX的控制端STXC接收到低电平信号时，第二开关STX断开，因此第二开关STX的第一连接端STXl输出高电平信号，从而机芯板220的VBO发送端L0CK_TX接收到高电平信号。当机芯板220的VBO发送端L0CK_TX接收到高电平信号时，确认控制板210的所述多个VBO接收端L0CK_RX1，L0CK_RX2，…，L0CK_RXn未锁定传输数据的传输频率，从而发送时钟信号。
[0046]当控制板210的所述多个VBO接收端L0CK_RX1，L0CK_RX2，…，L0CK_RXn基于时钟信号已锁定传输数据的传输频率时，控制板210的所述多个VBO接收端L0CK_RX I，L0CK_RX2，…，L0CK_RXn将高电平信号拉低，S卩，将低电平信号作为锁定信号发送至各自的第一开关31，32，."，311的控制端31(:，32(:，."，311(:。当第一开关31，32，."，311的控制端31(:，32(^..，SnC接收到低电平信号时，第一开关SI，S2，…，Sn断开，因此第一开关SI，S2，…，Sn的第一连接端Sll，S21，…，Snl输出高电平信号，从而第二开关STX的控制端STXC接收到高电平信号。当第二开关STX的控制端STXC接收到高电平信号时，第二开关STX导通，那么由于第二开关STX的第二连接端STX2接地，因此第二开关STX的第一连接端STXl输出低电平信号，从而机芯板220的VBO发送端L0CK_TX接收到低电平信号。当机芯板220的VBO发送端L0CK_TX接收到低电平信号时，确认控制板210的所述多个VBO接收端L0CK_RX1，L0CK_RX2，…，L0CK_RXn已锁定传输数据的传输频率，从而发送数据信号。
[0047]根据上述显示装置，只要有一个VBO接收端(例如，L0CK_RX1)发送高电平信号作为锁定信号(即，只要有一个VBO接收端L0CK_RX1未锁定传输数据的传输频率)，机芯板220的VBO发送端L0CK_TX接收到的信号都会为高电平信号，则机芯板220会继续发送时钟信号而不会发送数据信号。这是因为，只要有一个VBO接收端(例如，L0CK_RX1)发送高电平信号作为锁定信号，与该VBO接收端L0CK_RX1连接的第一开关SI导通，则该VBO接收端L0CK_RX1连接的第一开关SI由于第二连接端S12接地使得第一连接端Sll输出的信号也为低电平信号，使得第二开关STX的控制端STXC接收到的信号为低电平信号，则第二开关STX断开，从而第二开关STX的第一连接端STXl输出的信号为高电平信号，S卩，机芯板220的VBO发送端L0CK_TX接收到的信号为高电平信号。因此，只有当所有VBO接收端L0CK_RXI，L0CK_RX2，…，L0CK_RXn都发送低电平信号作为锁定信号(S卩，所有VBO接收端L0CK_RX1，L0CK_RX2，…，L0CK_RXn都已锁定传输数据的传输频率)，机芯板220的VBO发送端L0CK_TX接收到的信号才会为低电平信号，则机芯板220开始发送数据信号。这样就解决了在控制板的多个VBO接收端出现单个异常或控制板的多个VBO接收端锁频不同步的情况下锁频异常的问题，并确保数据传输的正确性。
[0048]图3是示出根据本发明的另一示例性实施例的具有VBO多接收端的电路结构的显示装置的示图。
[0049]参照图3，根据本发明的另一示例性实施例的显示装置包括控制板310、机芯板320、多个第一N型金属氧化物半导体(NMOS)晶体管Ql，Q2，…，Qn以及一个NMOS晶体管QTX。
[0050]在该示例性实施例的显示装置中，仅通过使用多个第一NMOS晶体管Ql，Q2，…，Qn来实现如图2所示的显示装置中的多个第一开关SI，S2，…，Sn，并通过使用一个NMOS晶体管QTX个来实现如图2所示的显示装置中的一个第二开关STX。
[0051 ]根据示例性实施例，匪05晶体管叭，02，."，011的栅极6为第一开关51，52，."，511的控制端，NMOS晶体管Ql，Q2，…，Qn的漏极D为第一开关SI，S2，…，Sn的第一连接端，NMOS晶体管Ql，Q2，…，Qn的源极S为第一开关SI，S2，…，Sn的第二连接端。NMOS晶体管QTX的栅极G为第二开关STX的控制端STXC，匪OS晶体管QTX的漏极D为第二开关STX的第一连接端STXl，NMOS晶体管QTX的源极S为第二开关STX的第二连接端STX2。
[0052]此外，如图3所示的根据示例性实施例显示装置的其它组件与如图2所示的根据示例性实施例显示装置的其它组件的连接关系和实现方式一致，因此，这里不再赘述。
[0053]此外，根据本发明的示例性实施例的显示装置中的第一开关和第二开关不限于通过NMOS晶体管实现，还可通过双极结型(BJT)晶体管等已知方式来实现。
[0054]根据本发明的示例性实施例提供的具有VBO多接收端的电路结构的显示装置，能够解决在控制板的多个VBO接收端出现单个异常或控制板的多个VBO接收端锁频不同步的情况下锁频异常的问题，并确保数据传输的正确性。
[0055]本发明的以上实施例仅仅是示例性的，而本发明并不受限于此。本领域技术人员应该理解:在不脱离本发明的原理和精神的情况下，可对这些实施例进行改变，其中，本发明的范围在权利要求及其等同物中限定。
【主权项】
1.一种具有VBO多接收端的电路结构的显示装置，包括: 机芯板，具有一个VBO发送端，并通过VBO发送端向控制板传输时钟信号和数据信号；控制板，具有多个VBO接收端，并通过所述多个VBO接收端从机芯板接收时钟信号和数据信号； 多个第一开关，其中，每个第一开关的控制端经由一电阻连接到控制板的一个VBO接收端，每个第一开关的第一连接端经由一电阻连接到预定电压源，每个第一开关的第二连接端接地； 一个第二开关，其中，第二开关的控制端经由一电阻连接到所述多个第一开关的每个第一开关的第一连接端，第二开关的第一连接端经由一电阻连接到所述预定电压源并且第二开关的第一连接端连接到机芯板的VBO发送端，第二开关的第二连接端接地。2.如权利要求1所述的显示装置，其中，当任意一个第一开关的控制端从控制板的VBO接收端接收到高电平信号时，该任意一个第一开关导通， 其中，当任意一个第一开关的控制端从控制板的VBO接收端接收到低电平信号时，该任意一个第一开关断开。3.如权利要求1所述的显示装置，其中，当第二开关的控制端从所述多个第一开关的每个第一开关的第一连接端接收到高电平信号时，第二开关导通， 其中，当第二开关的控制端从所述多个第一开关的每个第一开关的第一连接端接收到低电平信号时，第二开关断开。4.如权利要求1所述的显示装置，其中，第一开关和第二开关是NMOS晶体管，其中，第一开关和第二开关的控制端为栅极，第一开关和第二开关的第一连接端为漏极，第一开关和第二开关的第二连接端为源极。5.如权利要求1所述的显示装置，其中，控制板基于从机芯板接收到的时钟信号来锁定从机芯板接收到的数据信号的传输频率。6.如权利要求5所述的显示装置，其中，当控制板的任意一个VBO接收端接收的数据信号的传输频率未被锁定时，该任意一个VBO接收端向与自己连接的第一开关的控制端发送高电平信号。7.如权利要求5所述的显示装置，其中，当控制板的任意一个VBO接收端接收的数据信号的传输频率已被锁定时，该任意一个VBO接收端向与自己连接的第一开关的控制端发送低电平信号。8.如权利要求5所述的显示装置，其中，当机芯板的VBO发送端从第二开关的第一连接端接收到高电平信号时，机芯板的VBO发送端向控制板的所述多个VBO接收端发送时钟信号。9.如权利要求5所述的显示装置，其中，当机芯板的VBO发送端从第二开关的第一连接端接收到低电平信号时，机芯板的VBO发送端向控制板的所述多个VBO接收端发送数据信号。10.如权利要求6所述的显示装置，其中，所述多个第一开关的每个第一开关的输入端经由一电阻连接到所述预定电压源，从而控制板的所述多个VBO接收端通过将预定电压源上电来发送高电平信号。
【文档编号】G09G5/00GK105931593SQ201610513808
【公开日】2016年9月7日
【申请日】2016年6月30日
【发明人】吴宇
【申请人】深圳市华星光电技术有限公司