液晶显示装置的制作方法

专利名称：液晶显示装置的制作方法
技术领域：
本发明涉及液晶显示装置，特别涉及薄膜晶体管(TFT)方式等的有源矩阵型液晶显示装置。
背景技术：
液晶显示装置由于具有薄型、低耗电等特长，故广泛地被使用于以个人计算机为代表的信息机器或携带型信息终端或移动电话、数字照相机、摄影机一体型VTR机器等视听机器的视频信息、文字信息的显示机中。近年，DVD的出现及高电容磁盘驱动器的急速发展，使高容量媒体更为普及，BS数字传播开始发展，个人计算机与视频数字媒体的融合也随之进步，因而对于可满足此种用途的高画质图像显示装置的要求逐渐提高。由于其均以电视用途为前提，故要求明亮的画面显示，因此其所用的背光(BL)也必须更明亮。
高画质用途的液晶显示装置中主要有纵向电场型(以在基板上下方向施加电场的TN方式及MVA方式等为代表)及横向电场型(在基板水平方向施加电场，又称面内切换(in plane switching，IPS)模式)。
IPS模式的液晶显示装置中，如日本专利第2701698号所公开的，一般是在形成有TFT的基板上以像素电极及相对电极间的绝缘膜形成保持电容。
且，在纵向电场方式中也已知可在形成有TFT的基板上以像素电极及保持电容信号线之间的绝缘膜形成保持电容。
在液晶显示装置中，产生的问题是，若BL的光量增加，则其照射光增加，故TFT在光照射时的OFF电流变大，结果为使其动作稳定化必须要有大的保持电容。
本发明人等为形成大的保持电容，研究了利用半导体层的方法。日本专利第2682997号公开了一种以半导体层作为保持电容使用的构造。但是，若以绝缘膜及半导体层的积层构造作为保持电容使用，则发现因为像素电极与相对电极间的电位差会交流化，故半导体层在保持期间中会一下开一下关，其保持电位无法稳定化，造成问题。另一方面，日本专利公报特开平7-244296号公开的方法以半导体层作为保持电容使用，调整其偏压，使其在经常OFF的状态下使用。但在该方法中，BL的光量增大，对半导体层照射强光的状态下，该OFF的状态不稳定，保持电容的保持电位会受到影响。
并且，发明人等又发现了下述新问题。液晶显示装置的TFT玻璃基板上以低温多晶硅形成TFT，并内建驱动画面的扫描电路时，最薄也因此可形成最大的保持电容的绝缘膜为栅极绝缘膜。在称为布兰纳(Planar)型的半导体层上有栅极绝缘膜，在该绝缘膜上形成栅极电极的构造下，该绝缘膜部为所谓的TFT的沟道区域的多晶硅。此时若使用该半导体层来构成保持电容，则TFT的栅极电压、源极电压、漏极电压将会造成极端的电位变动。即，只有在TFT为ON的状态下可通过栅极绝缘膜的厚度维持大的保持电容。因此驱动状态会造成保持电容的电容大宽度变动，无法使保持电位稳定化。并且，TFT为电子或空穴的另一极性的MOS型，故保持期间的极性上其电容值也会变动。根据TFT的种类(即n型或p型)也会产生差异。又发现，移动度大的多晶硅的话，由于非晶质硅使电子及空穴的移动度的差扩大，因而使保持电容的电容进一步产生大的变动，而无法使保持电位稳定化。
并且，在IPS型显示装置的情形下，若使像素电极及共用电极成为保持电容的电极，则必须使像素电极电位及共用电极电位的极性周期性地逆转而驱动，故在将半导体层使用于保持电容构成的构成要件时，驱动会使保持电容的电容产生大的变动，而无法使保持电位稳定化。
并且，在IPS型液晶显示装置的情形下，布兰纳型的TFT构造中，在栅极绝缘膜的更上方配置有像素电极及共用电极，故若以像素电极及共用电极作为保持电容的电极，则无法将栅极绝缘膜作为保持电容的绝缘膜使用，而有无法构成大的保持电容的问题。
并且，在IPS显示装置的情形下，若将共用电极及像素电极以外的电位施加于液晶的透光部，则该电位会造成显示的混乱，为其问题。且，若形成大的保持电容，则会有同一平面内的电极或配线间的距离缩小，电极间或配线间的短路不良增加的问题。并且，若形成大的保持电容，则会有开口率会降低、液晶显示装置的亮度降低的问题。

发明内容
本发明的目的在于解决上述各问题的一个或多个，其最大目的在于提供一种液晶显示装置，其保持电容大且保持电位稳定，在BL的亮度高的状态下也可稳定地显示。
并且，本发明又提供一种TFT液晶显示装置，其在使用低温多晶硅TFT作为像素TFT的IPS方式液晶显示装置中，增加配置保持电容。
并且，本发明又提供一种TFT液晶显示装置，其在IPS方式的液晶显示装置中设置大的保持电容时，在液晶的主透光部中不施加像素电位、共用电极电位以外的电位，而可稳定地显示。
并且，本发明又提供一种TFT液晶显示装置，其即使构成大的保持电容，也可降低电极间的短路不合格率。
并且，本发明又提供一种TFT液晶显示装置，其即使构成大的保持电容，也可提高开口率，而明亮地显示。
解决本发明的问题的一个或多个的方法如下。
(方法1)一种液晶显示装置，其包含液晶层，夹持于透明的第1基板及第2基板之间；多个栅极配线，其位于前述第1基板上，及多个漏极配线，其与该多个栅极配线呈矩阵状交差；及像素电极，其由前述多个栅极配线及漏极配线所包围的区域构成像素，各像素至少具有1个TFT组件，通过前述TFT组件，来自前述漏极配线的信号被前述栅极配线的信号选择而被电性供给到该像素电极；其特征为具有一半导体层，构成前述TFT组件，具有电容配线，其隔着绝缘层与前述半导体层构成电容组件，且前述半导体层及电容配线间，基本上经常施加一可使前述半导体层成为导通状态的极性的电位差。
(方法2)一种液晶显示装置，其包含液晶层，夹持于透明的第1基板及第2基板之间；多个栅极配线，其位于前述第1基板上，及多个漏极配线，其与该多个栅极配线呈矩阵状交差；及像素电极，其由前述多个栅极配线及漏极配线所包围的区域构成像素，各像素至少具有1个TFT组件，通过前述TFT组件，来自前述漏极配线的信号被前述栅极配线的信号选择而被电性供给到该像素电极；其特征为具有半导体层，与前述TFT组件一体形成，具有电容配线，其隔着绝缘层与前述半导体层构成电容组件，与前述TFT组件一体形成的半导体层相对于前述TFT组件的栅极电极与形成前述漏极配线的一侧的相反侧与像素电极电性连接，且在前述电容配线上基本上经常施加使前述半导体层成为导通状态的电压。
(方法3)一种液晶显示装置，其包含液晶层，夹持于透明的第1基板及第2基板之间；多个栅极配线，其位于前述第1基板上，及多个漏极配线，其与该多个栅极配线呈矩阵状交差；及像素电极，其由前述多个栅极配线及漏极配线所包围的区域构成像素，各像素至少具有1个TFT组件，通过前述TFT组件，来自前述漏极配线的信号被前述栅极配线的信号选择而被电性供给到该像素电极；其特征为前述像素电极是由金属材料层及透明导电体层的2层所构成，具有半导体层，与前述TFT组件一体形成，具有电容配线，其隔着绝缘层与前述半导体层构成电容组件，前述半导体层与前述像素电极的金属层通过设置于前述绝缘层的通孔而连接，前述像素电极的金属层与前述像素电极的透明导电体层通过设置于另一绝缘层的通孔连接，且在前述电容配线上基本上经常施加使前述半导体层成为导通状态的电压。
(方法4)
如方法1至3中任一项的液晶显示装置，其中前述第1基板上具有共通信号线，前述共通信号线及前述像素电极具有平面重叠部；且该共通信号线与前述电容配线的电位不同。
(方法5)如方法1至4中任一项的液晶显示装置，其中前述述第1基板上具有共用电极，与前述像素电极分离而形成，通过形成于该共用电极及该像素电极间且具有与前述第1基板平行的方向上的分量的电场而驱动前述液晶层。
(方法6)如方法1至3中任一项的液晶显示装置，其中前述半导体层与前述电容配线之间的绝缘膜的膜厚较与前述像素电极接触的任一绝缘膜的膜厚都更薄。
(方法7)如方法6的液晶显示装置，其中前述半导体层与前述电容配线之间的绝缘膜为SiO2。
(方法8)如方法1至7中任一项的液晶显示装置，其中前述电容配线的电位与前述栅极配线的ON电位相同。
(方法9)如方法1至3中任一项的液晶显示装置，其中前述电容配线的电位大于前述漏极配线的最大电压加上前述TFT的阈值电压的值。
(方法10)如方法1至7中任一项的液晶显示装置，其中在前述电容配线上隔着绝缘膜形成平面上重叠的遮蔽电极。
(方法11)如方法10项的液晶显示装置，其中前述遮蔽电极为前述共用电极或前述共用电极配线。
(方法12)如方法1至11中任一项的液晶显示装置，其中前述半导体层为多晶硅。
(方法13)如方法12的液晶显示装置，其中前述半导体层是由p-TFT或n-TFT中的任一者所构成，与设置于像素区域外的TFT同型。
(方法14)如方法1至12中任一项的液晶显示装置，其中前述第1基板的背面具有背光单元。
(方法15)如方法14的液晶显示装置，其中前述背光单元的亮度为8000cd/m2以上。
(方法16)一种液晶显示装置，其包含液晶层，夹持于透明的第1基板及第2基板之间；多个栅极配线，其位于前述第1基板上，及多个漏极配线，其与该多个栅极配线呈矩阵状交差；及像素电极，其由前述多个栅极配线及漏极配线所包围的区域构成像素，各像素至少具有1个TFT组件，通过前述TFT组件，来自前述漏极配线的信号被前述栅极配线的信号选择而被电性供给到该像素电极；且各像素具有同时连接到多个像素而供给基准电压的共用电极配线及与该共用电极配线连接的共用电极；通过形成于该共用电极及该像素电极间且具有与前述第1基板平行的分量的电场的横电场而驱动前述液晶层的液晶分子；其特征为具有与前述共用电极及共用电极配线不同的保持电容电极或保持电容配线，该保持电容电极或保持电容配线与连接至前述像素电极的电位的保持电容构件之间形成保持电容。
(方法17)如方法16项的液晶显示装置，其中前述保持电容是以一方的电极作为前述保持电容电极或保持电容配线，以构成另一方的电极的前述保持电容构件作为构成薄膜晶体管的半导体膜，该保持电容电极或保持电容配线与该保持电容构件之间具有栅极绝缘膜。
(方法18)
如方法16或17的液晶显示装置，其中构成前述薄膜晶体管的半导体膜为多晶硅膜。
(方式19)如方法17或18的液晶显示装置，其中前述半导体膜是通过在前述保持电容电极或保持电容配线上施加电压而在与前述半导体膜的前述栅极绝缘膜的界面上感应电子或空穴而降低电阻率，以发挥作为构成前述保持电容的另一方的电极的作用。
(方法20)如方法16的液晶显示装置，其中前述保持电容电极或保持电容配线上共用电极或共用电极配线隔着绝缘膜重叠。
(方法21)如方法20的液晶显示装置，其中前述共用电极或共用电极配线与前述栅极配线平行配置的第2共用电极配线及前述绝缘膜的开口部连接。
(方法22)如方法20的液晶显示装置，其中前述保持电容电极或保持电容配线在形成前述薄膜晶体管的前述透明第1基板上，于前述保持电容电极或保持电容配线上覆盖绝缘膜，又与其上部共用电极或共用电极配线及像素电极电性遮蔽。
(方法23)如方法22的液晶显示装置，其中前述保持电容电极或保持电容配线上根据序有第1绝缘膜、像素电极、第2绝缘膜及共用电极，该像素电极与该共用电极隔着该第2绝缘膜互相重叠。
(方法24)如方法22或23的液晶显示装置，其中覆盖前述保持电容电极或保持电容配线的前述像素电极及前述共用电极在平面图案上互呈锯齿状重叠。
(方法25)一种液晶显示装置，是IPS型，其特征为在形成有TFT的透明基板上构成1像素的区域中，其具有半导体与栅极绝缘膜的积层构造，构成一保持电容，该保持电容与驱动对液晶供给像素电位的TFT的栅极电极与栅极配线、供给视频电位的漏极电极及漏极配线、及供给共通电位的共用电极及共用电极配线的任一者均不同，前述积层构造的半导体层经常为ON状态，前述保持电容对于前述半导体层隔着前述栅极绝缘膜与前述栅极配线、共用电极配线、漏极配线的任一者均设置不同的保持电容电极或保持电容配线。
(方法26)如方法25的液晶显示装置，其中像素TFT为n型MOS构造之时，使保持电容配线的电位等于或高于施加在漏极配线上的最高电压再加上像素TFT的阈值电压的值。
(方法27)如方法25的液晶显示装置，其中像素TFT为n型MOS构造时，使施加于栅极配线的最高电压至少为TFT像素被选择的时间的3倍或是施加直流电压。
(方法28)如方法25的液晶显示装置，其中像素TFT为p型MOS构造时，使保持电容配线的电位等于或低于施加在漏极配线上的最低电压减掉像素TFT的阈值电压的值。
(方法29)如方法25的液晶显示装置，其中像素TFT为p型MOS构造时，使施加于栅极配线的最低电压至少为TFT像素被选择的时间的3倍或是施加直流电压。
(方法30)如方法25至29中任一项的液晶显示装置，其中使保持电容配线隔着其它绝缘膜与共用电极或共用电极配线在平面的上重叠，形成电性遮蔽构造。
(方法31)如方法25至31中任一项的液晶显示装置，其中除去栅极配线及同层的共用电极配线，在前述配线及像素TFT上部形成低介电常数的绝缘膜，使其上部的共用电极低电阻化。
(方式32)如方法25至31中任一项的液晶显示装置，其中覆盖保持电容配线，使其在共用电极或共用电极配线与像素电极上互相折叠，而形成电性遮蔽构造。
(方法33)一种液晶显示装置，其包含液晶层，夹持于透明的第1基板及第2基板之间；及多个栅极配线，其位于前述第1基板上，多个漏极配线，其与该多个栅极配线呈矩阵状交差，及薄膜晶体管，其对应于前述栅极配线与前述漏极配线的交点而形成；且前述多个栅极配线及漏极配线所包围的区域上形成像素，各像素具有同时连接到多个像素而供给基准电压的共用电极配线、与该基准电极配线连接的共用电极、及连接到对应的薄膜晶体管并与前述共用电极相对配置的像素电极；且通过形成于该共用电极及该像素电极间且具有与前述第1基板平行的分量的电场的横电场而驱动前述液晶层的液晶分子；其特征为具有与前述共用电极及共用电极配线不同的保持电容电极或保持电容配线，该保持电容电极或保持电容配线与连接到前述像素电极的电位的保持电容构件之间形成保持电容，前述保持电容配线与前述栅极配线大致平行配置，前述栅极配线的端部被覆有绝缘膜，其上部被覆共用电极或共用电极配线，被电性遮蔽，且其端部的下部又隔着绝缘膜以多晶硅的半导体层电性遮蔽。
本发明的其它方法及效果在阅读本说明书后会更为明了。


图1为本发明的一实施例的TFT液晶显示装置的像素的平面图。
图2为沿图1的2-2′剖面线的示意剖面图。
图3为沿图1的3-3′剖面线的示意剖面图。
图4为沿图1的4-4′剖面线的示意剖面图。
图5为说明本发明的一实施例的TFT液晶显示装置的保持电容的构造及其电性动作的剖面图、驱动电压波形、特性图。
图6为本发明的一实施例的第1曝光步骤后为止的示意剖面图。
图7为本发明的一实施例的第2曝光步骤后为止的示意剖面图。
图8为本发明的一实施例的第3曝光步骤后为止的示意剖面图。
图9为本发明的一实施例的第4曝光步骤后为止的示意剖面图。
图10为本发明的一实施例的第5曝光步骤后为止的示意剖面图。
图11为LCD单元的全体的平面图。
图12为在LCD单元上连接PCB基板及TAB的全体平面图。
图13为LCD单元的TAB及漏极侧引出端子部附近的剖面图。
图14为表示TFT-LCD的概要的等效电路的平面图。
图15为TFT-LCD的模块的分解立体图。
图16为本发明的另一实施例的TFT液晶显示装置的像素的平面图。
图17为沿图17的18-18′剖面线的示意剖面图。
图18为本发明的另一实施例的TFT液晶显示装置的像素的平面图。
图19为沿图18的19-19′剖面线的示意剖面图。
图20为沿图18的20-20′剖面线的示意剖面图。
图21为本发明的另一实施例的TFT液晶显示装置的像素的平面图。
图22为沿图21的22-22′剖面线的示意剖面图。
图23为图21的变形例。
图24为本发明的另一实施例的TFT液晶显示装置的像素的平面图。
图25为沿图24的25-25′剖面线的示意剖面图。
具体实施例方式
以下用实施例说明本发明的实施形态的细节。
(实施例1)图1为实施例1的液晶显示装置的单位像素的示意平面图，图2、图3、图4各为沿图1中的2-2′、3-3′、4-4′(在图中为便于了解，加注O)部的示意剖面构造。
在图1的平面图案中，1像素为相邻的栅极配线GL及相邻的漏极配线DL所包围的区域。栅极配线GL也具有在栅极配线GL与多晶硅PSI的交差部上由多晶硅PSI所构成的TFT的栅极电极的作用，供给使TFT ON/OFF的电压。漏极配线DL对多晶硅PSI提供电流。即，将在前述栅极电压GL供给ON电压时所施加的视频电压(漏极电压)供给到1像素的液晶电容，最后金属像素电极SPM及与其连接的透明像素电极SPT的电位成为视频电位。关于突入电压等的说明、考虑不进行说明。
图1的平面图中的前述视频电压的电流路径为从漏极配线DL通过第1接触孔CNT1连接到多晶硅PSI，该多晶硅中的电流再度通过第2接触孔CNT2流到金属像素电极SPM。并且，从金属像素电极SPM再度经由第5接触孔CNT5到达绝缘膜上的透明像素电极SPT。
与透明像素电极SPT共同形成横电场用的另一电极CPT的共用电极电位经由以下的路径施加。首先在配置于相邻的栅极配线DL间的大致中央的共用电极配线CL上施加共通电位。该电位设定于每一格(frame)交流化的像素电位的大致中间电位(图5中再次详细说明)。共用电极配线CL的电位首先通过第3接触孔CNT3连接到电极垫PAD。并且，上述电极垫通过上部的绝缘膜，最后将电位供给到覆盖漏极配线DL、栅极配线GL的透明共用电极CPT。
本发明的特征构造为为了防止有关视频显示的液晶电容的电位在显示中(即保持期间中)通过多晶硅PSI所形成的TFT因背光(BL)光而衰减，故形成与液晶电容和等效电路并联的特别保持电容。该特别保持电容各以保持电容配线CSTL及半导体层PSI为电极，该电极间以栅极绝缘膜作为电容的电介质膜使用而形成。如图1所示，保持电容配线CSTL是独立于栅极配线GL及共用电极配线CL而配置。在CNT2中由于PSI及SPM电性连接，结果像素电极SPM的电位及保持电容配线CSTL的电位间形成保持电容。图1中，由于SP系横切SCTL而延伸，故该交差区域中又形成电容，可以增加保持电容。
如图1所示，在IPS型的液晶显示装置中，来自保持电容配线CSTL的泄漏电场被施加于液晶中，造成显示混乱，为防止之，最好用透明共用电极CPT覆盖保持电容配线CSTL，使之电性遮蔽。该透明共用电极CPT也覆盖漏极配线DL，在本实施例中又覆盖栅极配线GL。由此，CPT下具有GL、DL，CSTL3种配线，虽然电场交错，仍可回避对液晶的影响。
其次，用剖面图详细说明各部的构成。
图2为沿图1的2-2′剖面线的剖面图，显示横切相邻的漏极线DL间的1像素区域的部分。从2侧的区域开始说明。在畸变点约670℃的无碱TFT玻璃基板GLS1上形成膜厚50nm的Si3N4膜及膜厚120nm的SiO2膜所构成的底层绝缘膜ULS。底层绝缘膜ULS具有防止Na等杂质从TFT玻璃基板GLS1扩散的功能。底层绝缘膜ULS上，形成SiO2膜所构成的栅极绝缘膜GI，作为TFT的栅极绝缘膜。栅极绝缘膜GI上形成SiO2所构成的层间绝缘膜ILI。层间绝缘膜ILI上为Ti/Al/TI的3层金属膜所构成的漏极配线DL及与漏极配线DL同一步骤、材料所构成的金属电极，图1的平面图中第2接触孔CNT2上形成与多晶硅PSI连接的金属像素电极SPM。
这些组件全体被膜厚200nm的Si3N4所构成的保护绝缘膜PAS及膜厚2μm的以丙烯酸系树脂为主成分的有机保护膜FPAS所覆盖。有机保护膜FPAS上形成比漏极配线DL的宽度宽的透明共用电极CPT。本实施例中在CPT中使用了氧化铟锡(ITO)，但也可使用氧化铟锌(IZO)、氧化铟锡锌(ITZO)等。以同一步骤、同一材料所制作的ITO所构成的透明像素电极SPT也形成于前述有机绝缘膜FPAS上。前述透明像素电极SPT及金属像素电极SPM与图1的第5接触孔CNT5连接。
显示用的透光区域主要在漏极线DL上的透明共用电极CPT及透明像素电极SPT之间，透明电极的端部的一部分也为透光区域。相邻的漏极配线间DL分割成以透明像素电极SPT区隔的2个透光区域。
IPS方式的液晶显示装置是以施加于液晶LC中的像素电极SPT及共用电极CPT间上的横电场驱动液晶而控制通过光。因此，即使以ITO等的透明电极构成上前述像素电极及共用电极，也难以使透明电极上的全部区域成为透光区域，但可将其一部分作为透光区域使用。例如，使用正型液晶材料的话可将透明电极端部起电极上1.5μm内侧为止作为透光范围使用，使用负型液晶的话可将3μm内侧为止作为透光范围使用。
密封液晶LC的相对侧基板为彩色滤光器(CF)基板GLS2。GLS2是由有机材料膜所构成的有色滤光器(FIL)，在液晶侧分散有显示颜色的颜料，对应于分配到各像素的颜色，显出蓝(B)、红(R)、绿(G)的通过光(红色为FIL(R))。也可在其内侧设置有机材料所构成的覆膜OC膜，因为由此可防止CF的污染并提高CF间的平坦性。GLS2及GLS1与液晶LC接触的面上印刷有取向膜OLI，其经过特定方向的摩擦以控制其初始取向。且，上述GLS2及GLS1的外侧面上各贴有偏光板POL。该偏光板形成偏光轴互相垂直的所谓正交(chronicle)状态。
图3为沿图1的3-3′的剖面线的剖面图。本剖面图是在图1的平面图中的下述剖面线上的剖面图横切漏极配线DL～第1接触孔CNT1～TFT的多晶硅层PSI～第2接触孔CNT2的一部分，再横切与栅极配线GL平行配置的保持电容配线CSTL，再通过金属像素电极SPM上，再到达前述与栅极配线GL及保持电容配线CSTL平行配置的共用电极配线CL上的第5接触孔CNT5。
图3的剖面图的左侧为所谓TFT剖面。其为所谓MOS型TFT，具有漏极配线DL；金属像素电极SPM作为所谓漏极电极、源极电极；栅极配线GL作为栅极电极；以及栅极绝缘膜GI。漏极配线DL及金属像素电极SPM通过开口于栅极绝缘膜GI及层间绝缘膜ILI的第1接触孔CNT1及第2接触孔CNT2，与在低温多晶硅PSI上掺杂磷杂质的高浓度n型层PSI(n+)连接。该高浓度区域即使是PSI其经常导电性也比较高，故与其说明半导体也可将之视为导电层。因此，栅极线GL下以外的多晶硅层PSI可视为导电层。另一方面，栅极配线GL下部的掺杂硼杂质的p型层PSI(p)为在栅极电压所作用下具有切换动作的半导体状态。栅极配线GL上施加ON电压时，p型层PSI(p)的栅极绝缘膜GI界面会反转，形成沟道区域，ON电流流到TFT，电流流到金属像素电极SPM，使液晶电容充电。漏极配线DL及金属像素电极SPM所接触的多晶硅PSI为n型者则称为n型MOS或n型TFT。相反地，上述连接部的多晶硅为掺杂硼的高浓度p型半导体层者称为p型MOS或p型TFT。
图4的剖面图的中央附近为构成特别保持电容的部分的剖面图。与栅极配线GL同一步骤形成的Mo或MoW所构成的保持电容配线CSTL被施加与栅极配线GL不同的电源电位。前述保持电容配线CSTL下部有栅极绝缘膜GI。基本上该保持电容部分的剖面构造是形成TFT状的构造。因此，在栅极配线GL上施加ON电压时，沟道区域的p型半导体层与栅极绝缘膜GI的界面附近的半导体层被反转，ON电流流过。该期间中，若在保持电容配线CSTL上也施加相当于ON电压以上的电压，则特别保持电容部可以栅极绝缘膜GI为电介质，以p型半导体层PSI(p)为一方的电极，以保持电容配线CSTL为另一方的电极，形成电容。即，通过调整保持电容CSTL的电位，使之经常在ON电位以上，可形成不会因信号极性造成电容变动的稳定保持电容。与形成像素电极电位及共用电极电位间的情形不同地，可避免电位差的极性反转。
图3中，保持电容配线CSTL被保护膜PAS及有机保护膜FPAS上配置的透明像素电极CPT所覆盖，其电位被遮蔽以避免其施加在液晶上。
另一方面，驱动液晶的透明像素电极SPT与金属像素电极SPM是通过设于保护膜PAS及有机保护膜FPAS上的第5接触孔CNT5而连接。
图4为沿图1的4-4′的剖面线的剖面图。本剖面图主要是沿着构成保持电容的保持电容配线CSTL的剖面线的剖面图。图1的平面构造中形成有保持电容，其是以宽度较保持电容配线CSTL为宽的多晶硅PSI及以与栅极配线GL同一步骤及材料所构成的保持电容配线CSTL作为电极，以电介质作为栅极绝缘膜GI。并且，该保持电容配线CSTL被形成于有机保护膜FPAS上的透明共用电极CPT连同相邻的漏极配线DL(即多个像素)一起完全地覆盖，而被电性遮蔽，其形成大的保持电容值的同时，保持于液晶中的保持电容配线CSTL的电位也不会漏失。
图5为说明本案的特别保持电容的动作的图。图5(a)是用图3的剖面构造图的一部分说明保持电容的动作。图5(b)是施加于各部分的电极的驱动电压的时序图，图5(c)显示保持电容的施加电压与电容值的变化。
根据图5(b)的驱动波形的时序图的时间轴说明其动作。若在奇数格上对其TFT的栅极配线GL至少施加漏极配线DL电位Vd的最高电位再加上TFT的阈值电压Vth的值以上的电压Vgh，则TFT成为ON状态，多晶硅的p型多晶硅上形成n型的反转层，源极电位Vs基本上边充电边靠近漏极电压Vd到与之相同电位为止。
另一方面，保持电容配线CSTL的电压Vst设定为至少漏极配线DL电位Vd的最高电位加上TFT的阈值电压Vth的电压以上。此时，在TFT的Vgh施加期间中，构成保持电容的p型多晶硅会反转，可得到以栅极绝缘膜GI为电介质的保持电容值Cgi。
并且，TFT的栅极电压Vg若为非选择(即栅极电压为Vgl)，则像素的TFT被OFF，像素电位Vs保持到再度被以栅极电压Vgh的值选择为止。保持电容配线CSTL的电位Vst在此保持期间中也设定为至少漏极配线DL电位Vd的最高电位加上TFT的阈值电压Vth的值以上，故保持电容被维持在以栅极绝缘膜GI为电介质的值Cgi。当然，共用电极或共用电极配线CL与金属像素电极SPM交差的区域也构成保持电容Cili，但栅极绝缘膜GI通常为100nm左右，相对于此，相间绝缘膜ILI是由厚度200nm以上的金属的栅极配线GL所构成，或是为了保持电容配线CSTL与漏极配线DL或金属像素电极SPM的绝缘而形成得比栅极绝缘膜还厚、例如设定于厚500nm左右的值。因此，以栅极绝缘膜GI为电介质的电容值每单位面积可形成例如5倍的电容值，可减少金属不透光区域的面积，提高开口率，得到明亮的液晶显示装置。且，若开口率相同，则可形成极大的保持电容值，可减少从TFT的下部照射的光所形成的OFF电流使液晶电容电位在保持期间中降低，而得到保持电容稳定的液晶显示装置。
因此，即使在背光强度的TV用液晶显示装置中，也可得到高画质的显示。
图5(c)所示为保持电容配线CSTL的施加电压与保持电容的关系。图的横轴为便于说明表示成DL的电压Vd与保持电容配线CSTL的电压Vst的电压差，右侧为正，左侧为负。纵轴为特别的保持电容。
如图所示，电压差会使特别的保持电容的值大幅变动。因此本发明的特征在于保持电容经常设定纬线CSTL的电位在Vx电位(即比Vd的最大值高Vth以上的高电压值)，而经常使特别的保持电容的值稳定在高值。图中的Vy(偶)、Vy(奇)为比较用之例，假设保持电容配线CSTL的电压Vst设定成与设定于漏极电压Vd的大致中点电位的共用电极配线CL的共同电压Vc等电位的情形。奇数格中漏极电压Vd大于保持电容配线CSTL的电位Vst，故电压差如图中的Vy(奇)般成为负值，p型多晶硅层PSI(p)不会反转而发挥电介质的作用，故特别的保持电容值只能得到由保持电容配线CSTL与n+型多晶硅层PSI(n+)的几何形状所决定的小寄生电容值Co。另一方面，偶数格中保持电容配线CSTL的电压Vst高于漏极电压Vd，并且其振幅值Vsig的1/2电压较TFT的Vth高的状态下，电压差成为例如图中的Vy(偶)般，保持电容值成为Cgi的高值。结果奇数与偶数格中的特别的保持电容值Cstg大幅差异。因此保持期间的像素电位Vs成为非对称，液晶上施加直流电压，产生残像或画面闪烁等画面显示上的问题。即，在共用电极电位下ON/OFF的半导体及绝缘膜的积层构造的保持电容不能作为共用电极配线CL与像素电极SPM或SPT之间的保持电容使用。
且，本实施例的方式是以CSTL使PSI成为ON状态而构成保持电容。易言之，由于该保持电容部本来是在驱动成导通状态的状态下使用，故具有理论上可通过保持电容部上的曝光控制消除漏电流的显着功效。即，所谓漏电流是指在OFF状态下的电荷的漏出的问题，故若不成为OFF状态则不会有漏电流的问题。由此，可适用于BL超过8000cd/m2的高亮度，甚至超过10000cd/m2的超高亮度背光，可得到亮度高，且保持特性优良的液晶显示装置。
并且，就保持电容部而言，光强度增加后，光载体的增大反而使保持特性部的特性稳定化，而可得到更适合于高亮度化的构造。
且，CSTL的电位可与栅极的ON电位同一。可用与栅极的ON电压同一的电源电路，且使用同一送电线，故可降低成本。
其次，以使用只以前述图3所示的n型TFT所构成的液晶显示组件的TFT有源矩阵基板为例，用图6～图10及图3说明其制造步骤。
首先，说明图6的1曝光完为止的制造方法。
将厚度0.7mm、宽度730mm、宽度920mm的畸变点约670℃的无碱TFT玻璃基板GLS1上洗净后，使用SiH4及NH3及N2的混合气体以等离子体CVD法形成膜厚50nm的Si3N4膜，再使用四乙氧硅烷及氧气的混合气体以等离子体CVD法形成膜厚120nm的SiO2膜的积层的底层绝缘膜ULS。本绝缘膜ULS是为了防止Na从TFT玻璃基板GLS1扩散到多晶硅膜。Si3N4、SiO2的形成温度均为400℃。
其次使用SiH4、Ar的混合气体以等离子体CVD法形成大致本征性的氢化非晶质硅膜50nm。成膜温度为400℃，刚成膜时量约为5at％。其次将基板于450℃下退光约30分钟，以将氢化非晶质硅膜300中的氢放出。退火后的氢量约1at％。
其次将波长308nm的准分子雷射光以400mJ/cm2的强度照射到前述非晶质硅膜上，使非晶质硅膜溶融再结晶化，得到大致真性的多晶硅膜PSI。此时电射光束为宽度0.3mm、长度200mm的细线状，与光束的纵深方向大致垂直的方向上以10μm的间距边移动基板边照射。照射时为氮气气氛。
其次以通常的曝光法在多晶硅膜上形成特定的光刻胶图案，使用CF4及O2的混合气体以反应性蚀刻法将多晶硅膜PSI加工成特定的形状。
接着说明图7的2曝光完为止的制造方法。
使用四乙氧硅烷与氧气的混合气体，以等离子体CVD法形成膜厚100nm的SiO2，得到栅极绝缘膜GI。此时的四乙氧硅烷与O2的混合比为1∶50，形成温度为400℃。其后以离子注入法将B离子以加速电压33keV、剂量1E12(cm-2)注入，形成n型TFT的沟道区域的多晶硅膜PSI(p)。本段阶中多晶硅全体成为PSI(p)。
其次以溅镀法形成Mo或MoW膜200nm后，以一般的曝光法在Mo膜上形成特定的光刻胶图案，使用混合酸进行湿式蚀刻法，将Mo膜加工成特定的形状，得到栅极配线GL、保持电容配线CSTL及共用电极配线CL。
原状留下蚀刻中所用的光刻胶图案，以离子注入法将P离子以加速电压60keV、剂量1E15(cm-2)注入，形成n型TFT的源极、漏极区域PSI(n+)。此时，GL下的多晶硅层中GL及光刻胶成为阻隔层，P离子无法注入，故PSI(p)维持原状。另一方面，光刻胶及GL外的区域的多晶硅层则被注入P离子成为PSI(n+)。
以下n型TFT的源极、漏极以n+型的低温多晶硅膜PSI(n+)及p型的沟道区域的多晶硅膜PSI(p)形成，也可如下所述在p型及n+型之间制作P离子浓度较n+型少的n型的LDD区域，而降低TFT的漏电流(没有图)。即，去除蚀刻用光刻胶图案后，再次用离子注入法将P离子以加速电压65keV、剂量2E13(cm-2)注入，形成n型TFT的LDD区域。LDD区域的长度是由温式蚀刻Mo时的侧面蚀刻量决定。其一例为约0.8μm。其长度可通过改变Mo的过度蚀刻时间而控制。
其次，使基板上用准分子灯或金属卤素灯的光照射的快速热退火(RAT)法注入的杂质活性化。通过使手准分子灯或金属卤化物灯等含有大量紫外光的光退火，可选择性地只加热多晶硅层PSI，可避免加热玻璃基板所造成的损伤。杂质的活性化可在基板不收缩或弯曲变形的范围内以450℃左右以上的温度的热处理进行。
接着，说明图8的3曝光完为止的制造方法。
使用四乙氧硅烷及氧气的混合气体以等离子体CVD法形成膜厚500nm的SiO2，得到层间绝缘膜ILI。此时的四乙氧硅烷及O2的混合比为1∶5、形成温度为350℃。
次，形成特定的光刻胶图案后，使用混合酸以湿式蚀刻法在前述层间绝缘膜上开孔第1接触通孔CNTl、第2接触通孔CNT2及图1的平面图的第3接触通孔CNT3。
接着，说明图9的4曝光完为止的制造方法。
以溅镀法依次层积形成Ti 50nm、Al-Si合金500nm、Ti 50nm后，形成特定的光刻胶图案，使用BCl3及Cl2的混合气体以反应性离子蚀刻法一次蚀刻，得到漏极配线DL及金属像素电极SPM、图1的平面图的电极垫PAD。
接着，说明图10的5曝光完为止的制造方法。
使用SiH4及NH3及N2的混合气体，以等离子体CVD法形成膜厚300nm的Si3N4膜的保护膜PAS，再以旋转涂布法涂布约3.5μm膜厚的丙烯酸系感旋旋光性树脂，使用特定的掩膜曝光，显影，在前述丙烯酸系树脂上形成通孔。其次在230℃下烤20分，以烧成丙烯酸树脂，得到2.0μm的平坦化有机保护膜FPAS。接着以设于前述有机保护膜FPAS的通孔图案作为掩膜，将下层的Si3N4膜以CF4用反应性离子蚀刻法加工，在Si3N4膜上形成图1的第4接触孔CNT4、第5接触孔CNT5。
本实施例中，以有机保护膜FPAS作为掩膜加工下层的绝缘膜，以一次的曝光步骤形成2层的膜的图案，减少1次曝光步骤，可使步骤简单化，实现低成本化。
最后，说明图3的6曝光完为止的制造方法。
以溅镀法形成70nm的ITO膜，用混合酸以湿式蚀刻加工成特定的形状，形成透明共用电极CPT及图1的平面图所示的透明像素电极SPT，完成有源矩阵基板(图3)。
用以上6次的曝光步骤完成使用多晶硅TFT的TFT基板GLS1上的膜加工。
其次说明液晶面板的外观的平面构造。图11为显示包含上下玻璃基板GLS1、GLS2的显示面板的矩阵(AR)周围的重要部分平面图。在该面板的制造中，若是小尺寸，则为了提高产能，在1片玻璃基板上同时加工多个组件之后再将之分割，若是大尺寸，则由于要共享制造设备，故任一品种均在标准大小的玻璃基板上加工后切割成符合各品种的大小，在任一情况均是经过一连串的步骤后切断玻璃。
图11显示为上下基板GLS1、GLS2切断后的情形。图的上边有外部连接端子组Tg、Td，为了使其露出，上侧基板GLS2的大小被限制于下侧基板GLS1的更内侧。端子组Tg、Td各为对配置于后述的TFT玻璃基板GLS1上显示部AR的左右的低温多晶硅TFT的扫描电路GSCL提供电源及时序数据的连接端子，及对显示区域AR的上部的TFT玻璃基板GLS1上的低温多晶硅TFT的视频信号电路DDC供给视频数据或电源数据的端子组Td。引出配线部在搭载了集成电路芯片CHI的卷带载体封装TCP(后述)的单位上配置多条。引出配线从各组的矩阵部经过视频信号电路DDC到达外部连接端子部，其两端越接近则越倾斜。这是因为要使显示面板的视频信号端子Td对齐封装体TCP的排列间距及各封装体TCP中的连接端子间距。
透明玻璃基板GLS1、GLS2之间则沿着其边缘形成除了液晶封入口INJ的部分上密封图案SL，以密封液晶LC。密封材料可为例如由环氧树脂所构成。
图2的剖面构造所示的取向膜ORI层形成于密封图案SL的内侧。液晶LC被封入设定液晶分子的方向的下部取向膜ORI与上部取向膜ORI之间由密封图案SL所区隔的区域中。
该液晶显示装置的组合是在下部透明TFT玻璃基板GLS1侧及上部透明CF玻璃基板GLS2侧分别层叠各种层，将密封图案SL形成于基板GLS2侧，使下部透明玻璃基板SUB1及上部透明玻璃基板GLS2重叠，从密封材料SL的开口部INJ注入液晶LC，将注入口INJ用环氧树脂等封住，再切断上下基板。
图12是在图11所示的显示面板上搭载视频信号驱动IC的TCP及TFT基板GLS1上以低温多晶硅TFT形成信号电路DDC及在TFT基板GLS1上以低温多晶硅TFT形成扫描电路GSCL并与外部连接的状态的上面图。
TCP为将驱动用IC芯片以卷带自动接合法(TAB)安装上去的卷带载体封装体，PCB1为上述TCP或控制IC的TCON、其它电源用放大器、电阻、电容器等安装后的驱动电路基板。CJ为导入来自个人计算机等的信号或电源的连接器连接部分。
图13为将卷带载体封装体TCP连接到液晶显示面板的信号电路用端子Td的状态的重要部分剖面图。卷带载体封装体TCP是通过异方性导电膜ACF连接于液晶显示面板。封装体TCP只要其前端电性连接于面板侧的连接端子Td即可，实际上是连接到与覆盖TFT的保护膜PAS、有机保护膜FPAS的开口部而形成的透明共用电极CPT以同一步骤形成的透明电极ITO。密封图案SL的外侧的上下玻璃基板间隙被洗净后用环氧树脂EPX等保护，封装体TCP与上侧CF基板GLS2之间又填充硅酮树脂，以多重保护。且，对于上下的玻璃基板GLS2、GLS1的液晶LC的间隙是通过有机膜所形成的支柱SPC决定其高度。
图14为显示矩阵部的等效电路及其周围电路的接线图。该图虽为电路图，但对应于实际的几何配置而描画。
图中，DL代表漏极线，DL1、DL2、DL3及其数字代表从画面左侧数起的画面内的漏极配线，字母R、G及B各表示红、绿及蓝像素。GL代表栅极配线GL，GL1、GL2及其数字代表从画面上部数起的画面内的栅极线。数字1、2是根据照扫描时序附加者。CL代表共用电极配线，CL1、CL2及其数字代表从画面上部数起的画面内的共用电极配线。
并且，CSTL代表保持电容配线，CSTL1、CSTL2及其数字代表从画面上部数起的画面内的保持电容配线。
栅极配线GL(省略加注字母)连接到玻璃基板上的扫描电路GSCL，形成于玻璃基板外部的PCB上的电源及时序电路SCC对扫描电路提供电源或时序信号。上述以低温多晶硅TFT所构成的玻璃基板上的扫描电路为了提高冗余性对1条栅极线(扫描线)从左右两侧供电，但根据画面大小等也可仅从一侧供电。
另一方面，对于漏极配线DL是从玻璃基板上的低温多晶硅TFT所构成的信号电路DDC供电。信号电路DDC具有将来自玻璃基板的视频信号电路IC所构成的电路的视频数据根据R、G、B的颜色数据而分配的功能。因此，来自玻璃基板上的信号电路的连接端子数为画面内的漏极配线数的三分之一。
且，共通线CL对画面内的像素提供共通电位，在本实施例1的各电压的驱动方式下，提供大致一定的电位，故引出到画面的左右两边，一起接线到电源及时序电路IC的SCC。
画面内的低温多晶硅TFT为n型TFT，对栅极配线GL施加栅极电压，在该时序上将供电到漏极线DL的漏极电压(数据)供电到与共用电极配线CL之间的液晶电容Clc，而进行显示。为了提高在显示期间中维持液晶电容Clc的能力，以保持电容配线CSTL及像素电位的多晶硅层为电极，将以栅极绝缘膜GI为电介质的保持电容Cgi及以共用电极配线CL及像素电极之间的层间绝缘膜ILI为电介质的保持电容Cili合计而形成电极保持电容Cstg。CC为检查漏极配线DL的断线的低温多晶硅TFT所形成的检查电路，CPAD为检查端子。
图15为显示液晶显示模块MDL的各构件的分解立体图。SHD为金属板所构成的框状遮蔽箱(金属格)，LCW为其显示窗，PNL为液晶显示面板，SPB为光扩散板，LCB为导光体，RM为反射板，BL为背光荧光管，LCA为背光箱，如图所示，以上下的配置关系重叠各构件而组装成模块MDL。
模块MDL是以设置于遮蔽箱SHD的爪部及钩部而全体被固定。背光箱LCA收纳背光荧光管BL、光扩散板SPB、导光体LCB、反射板RM，将配置于导光体LCB的侧面的背光荧光管BL的光经过导光体LCB、反射板RM、光扩散板SPB在显示面上形成均一的背光，再从液晶显示面板PNL侧射出。背光荧光管BL上连接反相电路基板PCB2，作为背光荧光管BL的电源。
如上所述，本实施例的构造的最大特征在于特别的保持电容的构造，将本实施例所公开的概念运用于纵向电场方式的液晶显示装置、TN方式、VA方式、MVA方式、PVA方式、或OCB方式及FFS方式的液晶显示装置也可得到增加电容的功效。
(实施例2)图16所示为本实施例的像素的平面图沿图17所示为沿图16的17-17′剖面线的剖面构造。
与实施例1的构造不同在于除去了图1中与栅极配线GL大致平行配置而横切像素中央部的共用电极配线CL。并且，同时使开口于绝缘膜的接触孔从实施例1的1像素有5个在本实施例中减少到1像素中有3个。由此，与栅极配线GL同层的配线减少，可达到降低短路不合格率、提高合格率的功效。并且，具有接触孔数减少故接触孔的形成不良所造成的开口不良(接触孔无法导通的不良)降低的特征。并且，除去与栅极电极配线GL平行配置的共用电极配线CL后，可提高开口率及亮度。
在本实施例中，共用电极CPML较佳以例如Mo、Al、Ti或其合金等金属材料构成。如此的话，即使没有使用实施例1的低电阻金属材料作为共用电极配线CL，也可抑制共通信号的变动。
并且，若使上述共用电极CPML形成Mo、Al、Cr、Ti等的金属材料与ITO等高电阻但透明的材料的积层构造，并使低电阻材料的轮廓线在平面上比共用电极CPML的轮廓线更朝向共用电极的内部而配置，当液晶材料为正型时至少朝向内侧1.5μm，为负型时液晶时朝向内侧3μm内侧，则透明电极的端部成为透光区域，IPS方式的液晶显示装置就更为明亮。此时，透明像素电极SPT为透明电极单层也可。
图17为沿图16的17-17′线上的剖面图。像素电位的充电路径为从被施加视频电压的漏极配线DL到高浓度的n+型多晶硅PSI(n+)、经过栅极配线GL上施加ON电压时即反转而导通的p型多晶硅PSI(p)、及第2接触孔CNT2，再经过金属像素电极SPM、第5接触孔CNT5，而到达透明像素电极SPT。另一方面，保持电容配线CSTL被施加TFT成为ON状态的电压Vst，可得到以栅极绝缘膜GI为电介质的每单位面积的保持电容大的构造。
共用电极CPML如前述是由低电阻金属材料或低电阻金属材料与高电阻但透明的ITO等透明电极的积层构造所构成。此时，透明像素电极SPT也可由以与共用电极CPML同一步骤、材料构成的低电阻金属材料所构成。
(实施例3)图18为本实施例中的像素的平面图，图19为沿图18的19-19′剖面线的剖面构造，图20为沿图18的20-20′剖面线的剖面构造。
实施例1及实施例2中，保持电容配线CSTL是邻接栅极配线GL而配置，但本实施例中漏极配线DL间的中央部、即实施例1的图1配置共用电极配线CL的位置上被配置保持电容配线CSTL。并且，该保持电容配线CSTL被覆盖成在平面上共用电极CPML及金属像素电极SPM折叠的状态。如此，可防止短路同时对来自CSTL的泄漏电场提供遮蔽。
本构造中，与实施例1相比较，可得到保持电容配线CSTL専有的面积的开口率较高、较明亮的液晶显示装置。
图19为沿图18的19-19′剖面线的剖面图。其显示驱动像素的液晶电容的TFT及保持电容部的剖面构造。TFT的动作与实施例1及实施例2相同。在TFT的栅极配线GL上施加ON电压则电流自漏极配线DL开始流动。此时保持电容配线CSTL被施加ON电压，故以保持电容CSTL作为一方的电极、以p型多晶硅PSI(p)作为另一方的电极、以电介质做栅极绝缘膜GI，使保持电容动作。液晶分子被在与基板平行的方向上有分量的电场(即横电场)所驱动，该电场是形成于低电阻金属或低电阻金属与ITO等透明电极的积层的共用电极CPML及由TFT供给电流并连接至金属像素电极的透明像素电极SPT之间。
保持电容配线CSTL在图19中以金属像素电极SPM及CPML被电性遮蔽。
图20为沿图18的20-20′剖面线的剖面图，其涉及横切相邻的漏极配线DL间的保持电容配线CSTL的剖面图。
相邻的漏极配线DL间的下部隔着层间绝缘膜ILI横切过保持电容配线CSTL。保持电容包括保持期间内均被施加TFT的栅极的ON电压以上的电压。因此，与栅极绝缘膜GI接触的p型多晶硅PSI(p)界面上电子被感应，p型多晶硅作为导体电极而动作。因此，发挥以栅极绝缘膜GI作为电介质的保持电容的功能。
另一方面，前述保持电容配线CSTL的电压与对液晶的驱动电压不同，故必将之电性遮蔽。实施例1及实施例2中，是以透明共用电极CPT或共用电极CPML的共通电位进行。
本实施例中，从剖面构造即可了解，有机保护膜FPAS上的共用电极CPML与透明像素电极SPM基本的是以同一步骤形成，故例如只有在共用电极CPML无法做被覆遮蔽，因其会产生电性短路不良。因此，若对液晶供给共用电极的电位、像素电极的电位，则不会产生电场的混乱，故以为绝缘膜的层间绝缘膜ILI及保护膜PAS及有机保护膜FPAS的积层膜夹住共用电极CPML、金属像素电极SPM及透明像素电极SPT，折叠之使之不互相短路，而进行电性遮蔽，为其特征。
以上各实施例公开了使用所谓n型MOS构造的TFT的IPS方式的TFT液晶显示装置，当然也可使用p型MOS构造。
(实施例4)图21为本实施例的像素的平面图，图22为沿图21的22-22′剖面线的剖面构造，图23为图22的变形例。
本实施例是将以PSI及CSTL形成电容的概念运用于TN方式的例。PX为像素电极，在CNT2与PSI连接，被供给像素电位。PX由ITO等透明电极所构成，且为了提高开口率使境界部形成于GL上及DL上。相对基板(未图标)中共用电极是以ITO等透明电极形成，在与基板垂直的方向上形成该共用电极及像素电极间的电位差，即以所谓的纵向电场驱动液晶分子。
本实施例中以IPS以外的方式也可提高保持电容。
图22为沿图21的22-22′剖面线的剖面图，显示驱动像素的液晶电容的TFT及保持电容部的剖面构造。TFT的动作与实施例1相同。TFT的栅极配线GL上被施加ON电压，则电流从漏极配线DL开始流动。此时，由于保持电容配线CSTL被施加ON电压，故以保持电容CSTL作为一方的电极，以p型多晶硅PSI(p)作为另一方的电极，以电介质作为栅极绝缘膜GI，而使保持电容动作。
图23为图22的变形例。PX与PSI在CNT2不接触，代之以使PSI与形成于DL层的PAD先接触，该PAD再与PX接触。PST为半导体层，因氧气的存在而氧化，在表面上形成氧化层，有可能增加连接电阻。PX为透明电极，但由于其多为如ITO的导电性氧化物，故对该现象提出对策可提高可靠性及改善特性。
因此构成PAD，使PSI只与金属层连接，使该金属层PAD与PX连接而进行电性连接。
即使如本实施例般构成纵向电场方式的液晶显示装置、TN方式、VA方式、MVA方式、PVA方式、或OCB方式及FFS方式的液晶显示装置，也可得到增加电容的功效。
且，本说明书称多晶硅是与非晶质相对而言，意指具有结晶性的半导体，不管高温、低温，包含所有的多晶硅或p-Si。也包含巨大结晶硅、连续晶界硅、CGS。且，也可为单晶。半导体不限于硅，也可为其它具有结晶性的半导体。
(实施例5)图24为本实施例的像素的平面图，图25为沿图24的25-25′剖面线的剖面构造。本实施例的构造及其动作的说明是以实施例2的内容为基础。
与实施例1的构造的差异为与图16中的栅极配线GL大致平行地延伸配置n+型多晶硅层PSI。由此，可尽量提高栅极配线GL或保持电容配线CSTL及漏极配线DL的电位的遮蔽效果，提供画质优良的IPS液晶显示装置，该电位是用于降低IPS显示装置的错误动作的像素电极及共用电极电位以外的电位。
动作对于大致平行配置的栅极配线GL及保持电容配线CSTL，使之隔着上部有机保护膜被覆共用电极配线CPML，并在共用电极配线CPML的端部的下部附近平行配置像素电极电位的多晶硅PSI，降低栅极配线GL的电场的泄漏。关于保持电容配线CSTL，与其最近的共用电极配线CPML的端部的下部被从前述保持电容配线CSTL的下部溢出的多晶硅层PSI所遮蔽。
图25为沿图24的25-25′线上的剖面图。栅极配线GL在图的左侧，在上部被隔着有机保护膜FPAS由ITO所构成的共用电极配线CPML遮蔽，在下部被栅极绝缘膜GI下部的n+型多晶硅PSI所遮蔽。另一方面，保持电容配线CSTL在图的右侧，在上部同様被共用电极配线CPML遮蔽，在下部被溢出的n+型多晶硅PSI所遮蔽。如此，将会造成IPS液晶显示装置的错误动作的栅极配线GL或保持电容配线CSTL隔着绝缘膜从上部以ITO等共用电极配线CSTL、从下部以多晶硅等像素电极夹住而遮蔽，可提高其功效。
上述在共用电极配线端部的下部隔着绝缘膜配置于会造成错误动作的栅极配线或保持电容配线的下部的多晶硅层的电位在本实施例中是作为像素电极电位使用，但其电位即使与共用电极配线的电位相同也可得到相同或更佳的遮蔽功效。
以上使用各实施例详细说明了本发明的思想，但上述各实施例的思想当然可以组合使用。
如上所述，本发明可得到稳定的大的保持电容，得到高画质、高合格率、高性能的液晶显示装置。特别是，本发明提供一种低温多晶硅TFT所构成的IPS显示方式的液晶显示装置，其具有可使大的保持电容稳定动作的构造及驱动方式，其制造合格率高、明亮、可靠性高。
权利要求
1.一种液晶显示装置，包含液晶层，夹持于透明的第1基板及第2基板之间；多个栅极配线，其位于前述第1基板上，及多个漏极配线，其与该多个栅极配线呈矩阵状交差；及像素电极，由前述多个栅极配线及漏极配线所包围的区域构成像素，各像素至少具有1个TFT组件，通过前述TFT组件，来自前述漏极配线的信号被前述栅极配线的信号选择而被电性供给到该像素电极；其特征为具有一半导体层，构成前述TFT组件，具有电容配线，中间夹持绝缘层而与前述半导体层构成电容组件，且前述半导体层及电容配线之间，基本上经常施加一可使前述半导体层成为导通状态的极性的电位差。
2.一种液晶显示装置，其包含液晶层，夹持于透明的第1基板及第2基板之间；多个栅极配线，其位于前述第1基板上，及多个漏极配线，其与该多个栅极配线呈矩阵状交差；及像素电极，由前述多个栅极配线及漏极配线所包围的区域构成像素，各像素至少具有1个TFT组件，通过前述TFT组件，来自前述漏极配线的信号被前述栅极配线的信号选择而被电性供给到该像素电极；其特征为具有半导体层，与前述TFT组件一体形成，具有电容配线，中间夹持绝缘层而与前述半导体层构成电容组件，与前述TFT组件一体形成的半导体层相对于前述TFT组件的栅极电极在与形成前述漏极配线的一侧的相反侧与像素电极电性连接，且在前述电容配线上基本上经常施加使前述半导体层成为导通状态的电压。
3.一种液晶显示装置，其包含液晶层，夹持于透明的第1基板及第2基板之间；多个栅极配线，其位于前述第1基板上，及多个漏极配线，其与该多个栅极配线呈矩阵状交差；及像素电极，由前述多个栅极配线及漏极配线所包围的区域构成像素，各像素至少具有1个TFT组件，通过前述TFT组件，来自前述漏极配线的信号被前述栅极配线的信号选择而被电性供给到该像素电极；其特征为前述像素电极由金属材料层及透明导电体层的2层所构成，具有半导体层，与前述TFT组件一体形成，具有电容配线，其中间夹持绝缘层而与前述半导体层构成电容组件，前述半导体层与前述像素电极的金属层通过设置于前述绝缘层的通孔而连接，前述像素电极的金属层与前述像素电极的透明导电体层通过设置于另一绝缘层的通孔连接，且在前述电容配线上基本上经常施加使前述半导体层成为导通状态的电压。
4.根据权利要求1至3中任一项的液晶显示装置，其中前述第1基板上具有共通信号线，前述共通信号线及前述像素电极具有平面重叠部；且该共通信号线与前述电容配线的电位不同。
5.根据权利要求1至3中任一项的液晶显示装置，其中前述第1基板上具有共用电极，与前述像素电极分离而形成，通过形成于该共用电极及该像素电极间且具有与前述第1基板平行的方向上的分量的电场而驱动前述液晶层。
6.根据权利要求1至3中任一项的液晶显示装置，其中前述半导体层与前述电容配线之间的绝缘膜的膜厚比与前述像素电极接触的任一绝缘膜的膜厚都更薄。
7.根据权利要求6的液晶显示装置，其中前述半导体层与前述电容配线之间的绝缘膜为SiO2。
8.根据权利要求1至3中任一项的液晶显示装置，其中前述电容配线的电位与前述栅极配线的ON电位相同。
9.根据权利要求1至3中任一项的液晶显示装置，其中前述电容配线的电位大于前述漏极配线的最大电压加上前述TFT的阈值电压的值。
10.根据权利要求1至3中任一项的液晶显示装置，其中在前述电容配线上隔着绝缘膜形成平面上重叠的遮蔽电极。
11.根据权利要求10的液晶显示装置，其中前述遮蔽电极为前述共用电极或前述共用电极配线。
12.根据权利要求1至3中任一项的液晶显示装置，其中前述半导体层为多晶硅。
13.根据权利要求12的液晶显示装置，其中前述半导体层是由p-TFT或n-TFT中的任一者所构成，与设置于像素区域外的TFT同型。
14.根据权利要求1至3中任一项的液晶显示装置，其中前述第1基板的背面具有背光单元。
15.根据权利要求14的液晶显示装置，其中前述背光单元的亮度为8000cd/m2以上。
16.一种液晶显示装置，其包含液晶层，夹持于透明的第1基板及第2基板之间；多个栅极配线，其位于前述第1基板上，及多个漏极配线，其与该多个栅极配线呈矩阵状交差；及像素电极，其由前述多个栅极配线及漏极配线所包围的区域构成像素，各像素至少具有1个TFT组件，通过前述TFT组件，来自前述漏极配线的信号被前述栅极配线的信号选择而被电性供给到该像素电极；且各像素具有同时连接到多个像素而供给基准电压的共用电极配线及与该共用电极配线连接的共用电极；通过形成于该共用电极及该像素电极间且具有与前述第1基板平行的分量的电场的横电场而驱动前述液晶层的液晶分子；其特征为具有与前述共用电极及共用电极配线不同的保持电容电极或保持电容配线，该保持电容电极或保持电容配线与连接至前述像素电极的电位的保持电容构件之间形成保持电容。
17.根据权利要求16的液晶显示装置，其中前述保持电容是以一方的电极作为前述保持电容电极或保持电容配线，以构成另一方的电极的前述保持电容构件作为构成薄膜晶体管的半导体膜，该保持电容电极或保持电容配线与该保持电容构件之间具有栅极绝缘膜。
18.根据权利要求16或17的液晶显示装置，其中构成前述薄膜晶体管的半导体膜为多晶硅膜。
19.根据权利要求16或17的液晶显示装置，其中前述半导体膜是通过在前述保持电容电极或保持电容配线上施加电压而在与前述半导体膜的前述栅极绝缘膜的界面上感应电子或空穴而降低电阻率，以发挥作为构成前述保持电容的另一方的电极的作用。
20.根据权利要求16的液晶显示装置，其中前述保持电容电极或保持电容配线上共用电极或共用电极配线隔着绝缘膜重叠。
21.根据权利要求20的液晶显示装置，其中前述共用电极或共用电极配线与前述栅极配线平行配置的第2共用电极配线及前述绝缘膜的开口部连接。
22.根据权利要求20的液晶显示装置，其中前述保持电容电极或保持电容配线在形成前述薄膜晶体管的前述透明第1基板上，在前述保持电容电极或保持电容配线上覆盖绝缘膜，又将其上部共用电极或共用电极配线及像素电极电性遮蔽。
23.根据权利要求22的液晶显示装置，其中前述保持电容电极或保持电容配线上顺序具有第1绝缘膜、像素电极、第2绝缘膜及共用电极，该像素电极与该共用电极隔着该第2绝缘膜互相重叠。
24.根据权利要求22的液晶显示装置，其中覆盖前述保持电容电极或保持电容配线的前述像素电极及前述共用电极在平面图案上互呈锯齿状重叠。
25.一种液晶显示装置，是IPS型液晶显示装置，其特征为在形成有TFT的透明基板上构成1像素的区域中，其具有半导体与栅极绝缘膜的积层构造，构成一保持电容，该保持电容与驱动对液晶供给像素电位的TFT的栅极电极与栅极配线、供给视频电位的漏极电极及漏极配线、及供给共通电位的共用电极及共用电极配线的任一者均不同，前述积层构造的半导体层经常为ON状态，前述保持电容对于前述半导体层隔着前述栅极绝缘膜与前述栅极配线、共用电极配线、漏极配线的任一者均设置不同的保持电容电极或保持电容配线。
26.根据权利要求25的液晶显示装置，其中像素TFT为n型MOS构造时，使保持电容配线的电位等于或高于施加在漏极配线上的最高电压再加上像素TFT的阈值电压的值。
27.根据权利要求25的液晶显示装置，其中像素TFT为n型MOS构造时，使施加于栅极配线的最高电压至少为TFT像素被选择的时间的3倍或是施加直流电压。
28.根据权利要求25的液晶显示装置，其中像素TFT为p型MOS构造时，使保持电容配线的电位等于或低于施加在漏极配线上的最低电压减掉像素TFT的阈值电压的值。
29.根据权利要求25的液晶显示装置，其中像素TFT为p型MOS构造时，使施加于栅极配线的最低电压至少为TFT像素被选择的时间的3倍或是施加直流电压。
30.根据权利要求25的液晶显示装置，其中使保持电容配线隔着其它绝缘膜与共用电极或共用电极配线在平面的上重叠，形成电性遮蔽构造。
31.根据权利要求25的液晶显示装置，其中覆盖保持电容配线，使其在共用电极或共用电极配线与像素电极上互相折叠，而形成电性遮蔽构造。
32.一种液晶显示装置，其包含液晶层，夹持于透明的第1基板及第2基板之间；及多个栅极配线，位于前述第1基板上，多个漏极配线，与该多个栅极配线呈矩阵状交差，及薄膜晶体管，对应于前述栅极配线与前述漏极配线的交点而形成；且前述多个栅极配线及漏极配线所包围的区域上形成像素，各像素具有同时连接到多个像素而供给基准电压的共用电极配线、与该基准电极配线连接的共用电极、及连接到对应的薄膜晶体管并与前述共用电极相对配置的像素电极；且通过形成于该共用电极及该像素电极间且具有与前述第1基板平行的分量的电场的横电场而驱动前述液晶层的液晶分子；其特征为具有与前述共用电极及共用电极配线不同的保持电容电极或保持电容配线，该保持电容电极或保持电容配线与连接到前述像素电极的电位的保持电容构件之间形成保持电容，前述保持电容配线与前述栅极配线大致平行配置，前述栅极配线的端部被覆有绝缘膜，其上部被覆共用电极或共用电极配线，被电性遮蔽，且其端部的下部又隔着绝缘膜用多晶硅的半导体层电性遮蔽。
全文摘要
一种液晶显示装置，以半导体层为一方的电极，隔着绝缘膜在与保持电容配线之间形成电容组件，在该保持电容配线上施加使MOS型晶体管经常为ON状态的电压。本发明可得到保持电容值大，而可稳定显示TFT显示装置。
文档编号G02F1/13GK1420383SQ0214142
公开日2003年5月28日 申请日期2002年8月30日 优先权日2001年11月15日
发明者落合孝洋, 桶隆太郎, 今山宽隆, 小野记久雄 申请人:株式会社日立制作所