专利名称：显示装置的制作方法
技术领域：
本发明涉及显示装置，尤其涉及具有每行独立地进行公共交流驱动的方式的公用电极驱动电路的显示装置。
背景技术：
目前，TFT(Thin Film Transistor)方式的液晶显示模块广泛应用于个人笔记本电脑中。尤其是，具有小型液晶显示板的液晶显示模块，被用作例如便携电话等日常携带的便携设备的显示装置。
一般地，当液晶层长时间地被施加相同的电压(直流电压)时，液晶层的倾斜会被固定，结果引起余像现象，从而缩短液晶层的寿命。
为了防止这种情况，在液晶显示模块中，将施加给液晶层的电压每隔一定时间进行交流化，即，以施加在公共电极(也称公用电极)上的电压为基准，使施加在像素电极上的电压每隔一定时间变化到正电压侧/负电压侧。
作为对该液晶层施加交流电压的驱动方法，存在使施加在公共电极上的电压交替地反转为高电位侧、低电位侧的2个电位的公共反转方法，作为该公共反转法之一，使施加给公共电极的电压每行独立地进行交流化的驱动方法记载于下面的专利文献1中。
上述的专利文献1中记载的每行独立地进行公共交流驱动的方式，使用IPS(In Plane Switching)液晶显示板，使施加在各个显示行的公共电极上的电压每行独立地进行交流化，按照这种驱动方法，能够降低提供给扫描线的栅极电压的电压幅值。
与本发明相关的在先技术文献如下。
专利文献1日本特开2001-194685号公报。
发明内容
在专利文献1中记载了使用CMOS电路构成的驱动电路，作为对公共电极使用上述每行独立的交流驱动方式进行驱动的公用电极驱动电路，但是，CMOS电路存在制造工序增加这样的问题。
为解决这个问题，使用单沟道电路构成上述用于以每行独立地进行公共交流驱动的方式来驱动公共电极的公用电极驱动电路。
图18是表示在本发明申请之前，本申请人所考虑的用于以每行独立地进行公共交流驱动的方式驱动的单沟道电路结构的公用电极驱动电路的电路图。图18所示的公用电极驱动电路，使用n型MOS晶体管作为晶体管，另外，图19是图18所示的公用电极驱动电路的时序图。
图18所示的公用电极驱动电路具有多个基本电路，该基本电路，在当扫描线选择信号从高电平向低电平变化的时刻，晶体管T1锁存交流化信号M，晶体管T2锁存反转交流化信号MB。
在此，如图19所示，由于交流化信号M和反转交流信号MB具有180度相位差，所以节点ND1和节点ND2必定是一者为高电平，另一者为低电平。
通过成为高电平的节点，使晶体管T3或晶体管T4处于导通状态，由此，当节点ND1为高电平时，在输出OUT输出正极性的公用电压VCOMH，当节点ND2为高电平时，输出端子OUT输出负极性的公用电压VCOML。
以下，使用图19所示的时序图，对图18所示的公用电极驱动电路的动作进行详细的说明。
(1)扫描线选择信号SR(n)之前的第2条扫描线选择信号SR(n-2)为高电平时，晶体管T21和晶体管T22导通，节点ND1和节点ND1复位，即被置为低电平。
同样，扫描线选择信号SR(n-2)为高电平时，晶体管T23和晶体管T24导通，节点ND4和节点ND5复位。
(2)扫描线选择信号SR(n)的前一条扫描线选择信号SR(n-1)为高电平时，晶体管T1和晶体管T2导通，节点ND1和节点ND2被锁存为交流化信号M和反转交流信号MB的电位。
同样地，扫描线选择信号SR(n-1)为高电平时，晶体管T7和晶体管T8导通，节点ND4和节点ND5被复位。
(3)扫描线选择信号SR(n)为高电平时，由于晶体管T5、T6及电容Cbs1、Cbs2引起的自举效应，前一条扫描线选择信号SR(n-1)为高电平时，被置于高电平的节点ND1或节点ND2的电压进一步升高。
利用以上的动作，能够各行独立地交流驱动多个公共电极。
在图18所示的电路中，电容Cs1和电容Cs2是用于使节点ND1和节点ND2稳定的负载电容元件，晶体管T9、T10是用于在节点ND1和ND2中的一者为高电平时，使另一者为低电平的晶体管。
但是，图18所示的公用电极驱动电路，需要用于使节点复位的晶体管T21～T24，因此存在构成电路的晶体管增加、电路结构复杂这样的问题。
本发明就是为了解决上述现有技术的问题而做出的，本发明的优点在于，提供一种具有单沟道结构的公用电极驱动电路的显示装置，该单沟道结构的公用电极驱动电路与以往的相比，可以不增加元件数量且能减小电路规模。
本说明书的上述优点和其它优点以及新的特征，将通过本说明书的记载及其附图而得到明确。
下面，简单说明本申请所公开的发明中有代表性的发明的概要。
为实现上述课题，本发明提供一种显示装置，其特征在于包括多个像素和公用电极驱动电路，上述公用电极驱动电路包括多个基本电路，上述基本电路，包括第1电路，在时钟信号从第2电压电平向第1电压电平变化的时刻，锁存第1输入信号；第2电路，在上述时钟信号从第2电压电平向第1电压电平变化的时刻，锁存第2输入信号；第1开关电路，基于由第1电路所锁存的电压进行开关，在导通状态下将第1电源电压输出到输出端子；以及第2开关电路，基于由第2电路所锁存的电压进行开关，在导通状态下将第2电源电压输出到输出端子，当上述第1输入信号为上述第2电压电平时，上述第2输入信号为上述第1电压电平，当上述第2输入信号为上述第2电压电平时，上述第1输入信号为上述第1电压电平，在上述时钟信号从上述第1电压电平变为上述第2电压电平之后，上述时钟信号从上述第2电压电平返回到上述第1电压电平之前，上述第1输入信号和上述第2输入信号中的一者从上述第1电压电平变为上述第2电压电平。
下面，简单说明利用本申请所公开的发明中有代表性的显示装置得到的效果。
按照本发明，可以提供一种具有单沟道结构的公共电极驱动电路，该单沟道结构的公共电极驱动电路与以往技术相比，能够不增加器件数量，且能减小电路规模。
图1是表示本发明的实施例的有源矩阵型液晶显示装置的等效电路的电路图。
图2A是用于说明本发明的公用电极驱动电路的原理的电路图。
图2B是用于说明本发明的公用电极驱动电路的原理的电路图。
图3是表示图1所示的垂直驱动电路的一例的内部结构的框图。
图4是表示本发明的实施例的公用电极驱动电路的基本电路的电路图。
图5是图4所示的公用电极驱动电路的时序图。
图6是表示图4所示的公用电极驱动电路的变形例的电路图。
图7是表示图4所示的公用电极驱动电路的变形例的电路图。
图8是表示图4所示的公用电极驱动电路的变形例的电路图。
图9是图8所示的公用电极驱动电路的时序图。
图10是表示图8所示的公用电极驱动电路的变形例的电路图。
图11是表示图1所示的垂直驱动电路的其它例子的内部结构的框图。
图12是表示图8所示的公用电极驱动电路的变形例的电路图。
图13是图8所示的公用电极驱动电路的变形例的电路图。
图14是表示图13所示的公用电极驱动电路的变形例的电路图。
图15是将图8所示的公用电极驱动电路按各公共线设置，并使用行反转驱动方法进行驱动时的时序图。
图16是将图8所示的公用电极驱动电路按各公共线设置，并使用帧反转驱动方法进行驱动时的时序图。
图17是将图8所示的公用电极驱动电路按各公共线设置，并使用帧反转驱动方法进行驱动时的变形例的框图。
图18是表示在本申请发明前，本申请人所考虑的用于以每行独立地进行公共交流驱动的方式进行驱动的单沟道电路结构的公用电极驱动电路的电路图。
图19是图18所示的公用电极驱动电路的时序图。
具体实施例方式
以下，参照附图，详细说明将本发明应用于有源矩阵型液晶显示装置的实施例。
在用于说明实施例的所有附图中，对具有相同功能的部分添加相同的标记，省略其反复的说明。
图1是表示本发明的实施例的有源矩阵型液晶显示装置的等效电路的电路图。
如图1所示，本实施例的有源矩阵型液晶显示装置为使用IPS(InPlane Switching)液晶显示板的有源矩阵型液晶显示装置。在隔着液晶彼此相对配置的一对基板的一个基板的液晶面上，有在x方向延伸的n条栅极线(X1，X2，...，Xn)，和在x方向延伸的n条公共线(CM1，CM2，...，CMn)以及在与X方向交叉的y方向延伸的m条漏极线(Y1，Y2，...，Ym)。
以栅极线(也称为扫描线)和漏极线(也称为图像线)包围的区域为像素区域，在一个像素区域上，设置有栅极与栅极线连接、漏极(或者是源极)与漏极线连接、源极(或者是漏极)与像素电极连接的薄膜晶体管Tnm。另外，在像素电极和公共线(也称为公用电极)之间设置有液晶电容(Cnm)。
在像素电极和公共线(Cm1，Cm2，...，Cmn)之间还设置有保持电容，但是在图1中省略了其图示。
各栅极线(X1，X2，...，Xn)与垂直驱动电路XDV连接，由垂直驱动电路XDV将栅极信号依次提供给栅极线X1至栅极线Xn。
各公共线(Cm1，Cm2，...，Cmn)与垂直驱动电路XDV连接，由垂直驱动电路XDV以与栅极信号相同的时序，依次切换施加在公共线CM1至公共线CMn上的电压的极性，进行交流驱动。
各漏极线(Y1，Y2，...，Ym)与开关元件(S1，S2，...，Sm)的漏极(或源极)连接。
开关元件(S1，S2，...，Sm)的源极(或漏极)与图像信号线(DATA)连接，栅极与水平驱动电路YDV连接，水平驱动电路YDV对开关元件S1至开关元件Sm依次进行扫描。
本发明涉及垂直驱动电路XDV内的公用电极驱动电路。
在本发明中，SW1和SW2这两个开关元件如图2A所示那样构成。
开关元件SW1和开关元件SW2使用nMOS-TFT(nMOS薄膜晶体管)，在时钟信号CLK从高电平切换为低电平时，开关元件SW1锁存输入信号IN的电压。
该被锁存的电压在时钟信号CLK为低电平时被保持，被锁存的电压为高电平时，开关元件SW2变为导通状态，作为输出OUT提供电压VDC。
本发明的公用电极驱动电路如图2B所示，由两组图2A所示的电路做成基本电路。时钟CLK为高电平时，第1输入信号IN1和第2输入信号IN2同时为高电平是被禁止的。
图3是表示图1所示的垂直驱动电路XDV的内部结构的框图，在图3中，10为扫描线驱动电路，CA1，CA2，...，CAn是公用电极驱动电路。
如图3所示，对每条栅极线设置本发明的公用电极驱动电路CA1，CA2，...，Can。
图4是表示本实施例中的公用电极驱动电路(CA1，CA2，...，CAn)的基本电路的电路图，是用nMOS-TFT构成图2B所示的电路的电路图。
在图4中，SRn是从扫描线驱动电路10输出的第n条扫描线选择信号，M和MB是交流化信号。另外，VCOMH是提供给公共线的正极性的公用电压，VCOML是提供给公共线的负极性的公用电压。
交流化信号M、MB和扫描线选择信号SRn的高电平比正极性的公用电压VCOMH高，低电平比负极性的公用电压VCOML低。
因此，在扫描线选择信号SRn为高电平、交流化信号M为低电平、交流化信号MB为高电平时，节点ND1为高电平，节点ND2为低电平，由于保持1帧的期间，因此作为输出OUT，在1帧的期间，输出正极性的公用电压VCOMH。
另外，在扫描线选择信号SRn为高电平、交流化信号M为高电平、交流化信号MB为低电平时，节点ND1为低电平，节点ND2为高电平，由于保持1帧的期间，所以作为输出OUT，在1帧的期间，输出负极性的公用电压VCOML，因此施加在公共线上的公用电压可以进行交流化。
并且，如图3所示，通过对每条栅极线设置公用电极驱动电路CA1，CA2，...，Can，能够以栅极线写入的时序，独立地设定分别施加在公共线上的公用电压，进行交流化。
在图4的结构中，交流化信号M为高电平，输出OUT为负极性公用电压VCOML，对液晶进行正写入，但是根据写入结构，也可以分别调换输入交流化信号M、MB或者公用电压VCOMH、VCOML。
在图4所示的公用电极驱动电路CA1，CA2，...，Can中，切换节点ND1和节点ND2的状态进行交流化，但在将节点ND1从高电平切换到低电平，将节点ND2从低电平切换到高电平时，或是反过来变化时，在切换的瞬间，有可能会存在节点ND1和节点ND2都为高电平的时间。
也就是说，晶体管Tr3和晶体管Tr4有可能会同时处于导通状态，此时，提供正极性的公用电压VCOMH的端子和共用负极性的公用电压VCOML的端子短接，导致穿透电流流过。
因此，输入如图5的时序图所示的时序的时钟信号，作为扫描线选择信号SRn和交流化信号M、MB。
即，在扫描线选择信号SRn为高电平时，采用在初始的一定期间内，交流化信号M、MB都为低电平这样的时序关系，由此能够使图4的ND1和节点ND2为低电平，并能使晶体管Tr3和晶体管Tr4暂时处于截止状态。
之后，通过使交流化信号M或交流化信号MB变为高电平，能使晶体管Tr3或晶体管Tr4只有一个导通，从而能安全地切换施加在公共线上的公用电压。
在图5中，优选的是扫描线选择信号SRn的下降比交流化信号M、MB的下降早。在扫描线选择信号SRn的下降与交流化信号M、MB的下降同时进行，或者迟于交流化信号M、MB的下降的情况下，在扫描线选择信号SRn下降时，节点ND1和ND2有可能都为低电平。即便在这种情况下，因为输出OUT被保持，所以不会妨碍电路的动作。但是，在节点ND1、ND2都为低电平的状态下，输出OUT容易发生变动。因此，通过使扫描线选择信号SRn的下降早于交流化信号M、MB的下降，能够使节点ND1、ND2只有一个为高电平。因此，能够谋求稳定的输出OUT。
节点ND1和节点ND2为浮置节点(floating node)。为了使提供公用电压的晶体管Tr3或晶体管Tr4在一定时间内保持导通状态，需要将节点ND1或节点ND2保持为高电平。
因此，如图6所示，在节点ND1、ND2(或者晶体管Tr1、Tr2的漏极)和提供基准电压VSS的基准电源线之间连接保持电容Cs1和Cs2，从而能够稳定节点ND1、ND2的电压。
如上所述，当节点ND1和ND2同时为高电平时，在提供正极性的公用电压VCOMH的端子和提供负极性的公用电压VCOML的端子之间流过穿透电流。
因为节点ND1和节点ND2为浮置节点，所以容易受到噪声的干扰。采用如图6所示的电路结构，可以减少噪声的干扰，但是，一旦电压发生变化，就不会产生效果。
因此，如图7所示，通过设置斜向交叉的晶体管Tr5和晶体管Tr6后，能够在节点ND1和ND2中的一者为高电平时，使另一者总是为低电平。基准电压VSS为与交流化信号M、MB的低电平相当的电压。
在这种结构中，当节点ND1和节点ND2同时为高电平时，从提供交流化信号MB的端子经由晶体管Tr1、Tr6流过穿透电流，或者从提供交流化信号M的端子经由晶体管Tr2、Tr5流过穿透电流，因此，在节点ND1和节点ND2的状态切换中，图5所示的时序关系是有效的。
在图4所示的电路结构中，将交流化信号MB的高电平写入节点ND1时，实际上是将交流化信号MB的高电平减去阈值电压Vth后的电压写入到节点ND1。
输出OUT的高电平(施加在公共线上的正极性的共用电压VCOMH的高电平)是从节点ND1的高电平减去阈值电压Vth后的电压，该电压最大。
因此，交流化信号M、MB的高电平最小也需要是在施加于公共线的正极性的公用电压VCOMH的高电平上再加2倍阈值电压后的电压。
实际上，在保持状态下，从电荷的减少导致的电压下降和写入特性的问题出发，需要比其高得多的电压。
因此，将设置了利用自举效应的升压电路的公用电极驱动电路示于图8。另外，图9是图8所示的公用电极驱动电路的时序图。
在图8中，SR(n-1)是第n条扫描线选择信号SRn的前一条扫描线选择信号，该扫描线选择信号SR(n-1)从图3所示的扫描线驱动电路10输出。
利用图9所示的时序图，对图8所示的公用电极驱动电路的动作进行简单的说明。
前一条扫描线选择信号SR(n-1)为高电平，节点ND1和节点ND2一旦取入低电平而复位后，就取入交流化信号M、MB的状态，并且，使晶体管TrA和晶体管TrB导通，由此节点ND4和节点ND5的电压变为基准电压VSS，这样，电容元件Cbs1和电容元件Cbs2被交流化信号M、MB的电压充电。
在这个状态下，前一条扫描线选择信号SR(n-1)变为低电平，节点ND1、ND2、ND4、ND5变为电压的保持状态。
接着，当第n条扫描线选择信号SRn变为高电平时，节点ND3经由进行了二极管连接的晶体管Tr7，被写入高电平(实际上是减少了阈值电压Vth后的电压)。
因此，当节点ND1为高电平、节点ND2为低电平时，晶体管Tr8导通，晶体管Tr9截止，因此节点ND5保持低电平，仅节点ND4被写入高电平。
因此，经由电容元件Cbs1，通过自举效应，节点ND1的电压上升。晶体管Tr8因节点ND1的电压上升而完全导通，因此节点ND1的电压达到最大，升高从第n条扫描线选择信号SRn的高电平减去了阈值电压后的电压。
由于节点5不发生变动，所以节点2的电压不会发生变动，保持在低电平。
还可以省略对将负极性的公用电压VCOML输出到输出OUT的晶体管Tr4进行控制的节点ND2侧的晶体管Tr9、TrB、电容元件Cbs2。
节点ND1、ND2、ND4、以及ND5是浮置节点。因此，节点ND1、ND2通过电容元件Cbs1、Cbs2直接受到节点ND4、ND5的电压变动的影响。
因此，如图10所示，在节点ND4、ND5(或者是晶体管Tr8和Tr9的漏极)与提供基准电压VSS的基准电压线之间连接负载电容Cs1、Cs2，由此，能够使节点ND1、ND2的电压变得稳定。也可以省略负载电容Cs2。
在图8所示的公用电极驱动电路中，当前一条扫描线选择信号SR(n-1)为高电平时，交流化信号M、MB的电压写入节点ND1、ND2，节点ND4、ND5的电压变为基准电压VSS。
前一条扫描线选择信号SR(n-1)，从图3所示的扫描线驱动电路10输出。扫描线驱动电路10的输出，与栅极线X1，X2...，Xn连接，因此容易受到漏极线Y1，Y2，...，Ym的电压变动的影响。
由于受到电压变动的影响，因此扫描线驱动电路10的输出节点的电压瞬间升高，晶体管Tr1、Tr2、TrA及TrB有可能导通。
进而，由于节点ND1、ND2、ND4及ND5是浮置节点，因此容易受到噪声的影响，保持的电荷将因上述的电压变动，或受到电压反复变动的影响而失去，上述情况有可能引起误动作。
因此，如图11所示，分配扫描线驱动电路10的输出端子，使X1’，X2’，...Xn’与栅极线X1，X2...，Xn独立，从而难以受到电压变化的影响，能够防止误操作。
另外，关于提供第n条扫描线选择信号SRn的端子，可以认为在稳定状态下，节点ND3为高电平，因此，晶体管Tr7使得节点ND3几乎不受到提供第n条扫描线选择信号SRn的端子的电压变化的影响，因此不会出现问题。
在图8所示的公用电极驱动电路中，节点ND1、ND2的电压由于自举效应，成为高于交流化信号M、MB的高电平的电压。因此，在晶体管Tr1、Tr2的源-漏极间产生高电压差，出现耐压的问题。
因此，如图12所示，在晶体管Tr1的漏极和晶体管Tr3的栅极间连接晶体管TrE，同样地，在晶体管Tr2的漏极和晶体管Tr4的栅极间连接晶体管TrF。
并且，在晶体管TrE、TrF的栅极施加预定的电压VDD。在此，使电压VDD与扫描线选择信号的高电平为相等的电压。也可以省略晶体管TrF。
这样，例如，即使节点ND1由于自举效应变为高电压，节点ND7最大的电压也只能是电压VDD减去阈值电压后的电压(VDD-Vth)。
因此，无论在哪个晶体管的源-漏之间，都不会出现交流化信号M、MB或扫描线选择信号的振幅以上的电压差。
而且，在将图7所示的晶体管Tr5和晶体管Tr6进行组合的情况下，将它们分别与节点ND7、ND8连接，对于晶体管Tr5和晶体管Tr6也能够得到上述的效果。
在图8所示的公用电极驱动电路中，如图13所示，在提供前一条扫描线选择信号SR(n-1)的端子上设置方向控制开关，可以简单地实现双向化。
在图13所示的公用电极驱动电路中，假设存在正向和反向扫描，在正向扫描时，SR(n-1)F是第n条扫描线选择信号SRn的前一个输出(在反向扫描时是后一个输出)SR(n-1)，SR(n-1)R是第n条扫描线选择信号SRn的后一个输出(在反向扫描时是前一个输出)SR(n+1)。
扫描线选择驱动信号SR(n-1)F、SR(n-1)R，由图3所示的扫描线驱动电路10输出。
并且，在正向扫描时，将方向控制信号DRF置于高电平，将方向控制信号DRR置于低电平，由此晶体管TrC导通。在反向扫描时，将方向控制信号DRR置于高电平，将方向控制信号DRF置于低电平，由此晶体管TrD导通。因此，节点ND6相对于扫描方向，总是被输入第n条扫描线选择信号SRn的前一个扫描选择信号，因此能够实现双向化。
最好是，方向控制信号DRF、DRR的高电平比扫描线选择信号的高电平高，方向控制信号DRF、DRR的低电平比扫描线选择信号的低电平低。
在图13所示的公用电极驱动电路中，例如在正向扫描(方向控制信号DRF为高电平，方向控制信号DRR为低电平)的情况下，当扫描线选择信号SR(n-1)F为高电平时，节点ND6的电压也升高，在从方向控制信号DRF的高电平下降了阈值电压(Vth)后的电压下，晶体管TrC成为截止状态，因此节点ND6成为浮置状态。
之后，例如，当交流化信号M为高电平(交流化信号MB为低电平)时，因晶体管Tr1的栅极电容而产生自举效应，节点ND6的电压上升。
这时，上升的电压，由晶体管Tr1的栅极电容与节点ND6的负载电容(晶体管Tr2、TrA、TrB的栅极电容或晶体管TrD的栅极截止电容等)的比值所确定。
因此，通过减小晶体管TrA、TrB的栅极电容或晶体管TrC、TrD的栅极截止电容，能得到更高的自举效应。
在图13所示的公用电极驱动电路中，节点ND1、ND2的电压由于自举效应，也成为比交流化信号M、MB的高电平高的电压。因此，在晶体管Tr1、Tr2的源极-漏极之间产生高电压差，出现耐压的问题。
为了解决这个问题，采用上述的图12所示的电路结构即可，但是，在双方向对应的电路结构的情况下，也可以如图14那样，使用方向控制信号。
在图14所示的公用电极驱动电路中，在晶体管Tr1的漏极和晶体管Tr3的栅极间连接晶体管TrE和晶体管TrG，同样地，在晶体管Tr2的漏极和晶体管Tr4的栅极间连接晶体管TrF和晶体管TrH。晶体管TrF和晶体管TrH也可以省略。
并且，在晶体管TrE、TrF的栅极施加方向控制信号DRF，在晶体管TrG、TrH的栅极施加方向控制信号DRR。
这样，可以防止在晶体管Tr1和晶体Tr2的源极-漏极之间产生高电压差。
在将图7所示的晶体管Tr5和晶体管Tr6进行组合的情况下，将它们分别与节点ND7、ND8连接，对于晶体管Tr5和晶体管Tr6也能够得到上述的效果。
在对各公共线设置图8所示的公用电极驱动电路的情况下，行反转驱动的时序图如图15所示，帧反转驱动的时序图如图16所示。
如图16所示，在这种电路结构的情况下，在帧反转驱动时，交流化信号M、MB的频率是行反转驱动时的频率的2倍。
因此，将图8所示的公用电极驱动电路用作CA，将调换施加交流化信号M的端子和施加交流化信号MB的端子的电路(与调换正极性公用电压VCOMH和负极性公用电压VCOML的电路等效)用作CA’，例如，如图17所示，通过交替设置(n为偶数)，能够以图15所示的交流化信号M、MB的时序进行帧反转驱动。第奇数个用CA，第偶数个用CA’，当然，也可以相互调换。
在上面的说明中，对使用n型薄膜晶体管构成公用电极驱动电路的情况进行了说明，但本发明不只适用由n型薄膜晶体管构成的MOS单沟道结构，也可以是由p型薄膜晶体管构成的pMOS单沟道结构。这时，基准电压VSS为高电平，逻辑反转。
公用电压VCOMH、VCOML施加给在像素内形成的对置电极，在本说明书中，正极性的公用电压VCOMH的正极性，意思是电位高于施加在像素电极上的电压的一侧，与是否大于0V无关。同样地，负极性的公用电压VCOML的负极性，意思是电位低于施加在像素电极上的电压的一侧，与是否大于0V无关。
如上所述，按照本实施例，由于能够采用n型或p型单沟道元件结构构成电路，因此可以缩短制造工序。在此基础上，可以用一个电路实现双向化。进而，电路的规模能因元件(晶体管)的数量和信号路径的减少而缩小，从而能够提高成品率。
在上述的说明中，对使用MOS(Metal Oxide Semiconductor)型TFT作为晶体管的情况进行了说明，但是，也可以使用普通的MOS-FET或MIS(Metal Insulator Semiconductor)型FET等。
另外，在上述的说明中，对将本发明应用于液晶显示装置的实施例进行了说明，但本发明并不限于此，不言而喻，对于例如使用有机EL元件等的EL显示装置等也是适用的。
以上，基于上述实施例将本发明人完成的发明具体地进行了说明，但本发明不限于上述实施例，在不脱离本发明的主旨的范围内可以进行各种变更。
权利要求
1.一种显示装置，其特征在于包括多个像素和公用电极驱动电路，上述公用电极驱动电路包括多个基本电路，上述基本电路，包括第1电路，在时钟信号从第2电压电平向第1电压电平变化的时刻，锁存第1输入信号；第2电路，在上述时钟信号从上述第2电压电平向上述第1电压电平变化的时刻，锁存第2输入信号；第1开关电路，基于由上述第1电路锁存的电压进行开关，在导通状态下对输出端子输出第1电源电压；以及第2开关电路，基于由上述第2电路锁存的电压进行开关，在导通状态下对输出端子输出第2电源电压，当上述第1输入信号为上述第2电压电平时，上述第2输入信号为上述第1电压电平，当上述第2输入信号为上述第2电压电平时，上述第1输入信号为上述第1电压电平，在上述时钟信号从上述第1电压电平变为上述第2电压电平之后，且上述时钟信号从上述第2电压电平返回到上述第1电压电平之前，上述第1输入信号和上述第2输入信号中的一者从上述第1电压电平变为上述第2电压电平。
2.一种显示装置，其特征在于包括多个像素和公用电极驱动电路，上述公用电极驱动电路包括多个基本电路，上述基本电路，包括第1晶体管，其第1电极被施加第1输入信号，控制电极被施加时钟信号，第2晶体管，其第1电极被施加第2输入信号，控制电极连接在上述第1晶体管的控制电极上，第3晶体管，其控制电极连接在上述第1晶体管的第2电极上，第1电极连接在输出端子上，并且，第2电极被施加第1电源电压，以及第4晶体管，其控制电极连接在第2晶体管的第2电极上，第2电极连接在上述输出端子上，并且，第1电极被施加第2电源电压，在上述时钟信号从上述第1电压电平变为使上述第1晶体管和上述第2晶体管导通的第2电压电平之后，且上述时钟信号从上述第2电压电平返回到上述第1电压电平之前，上述第1输入信号和上述第2输入信号中的一者从上述第1电压电平变为上述第2电压电平，在上述第1输入信号为上述第2电压电平时，上述第2输入信号为上述第1电压电平，在上述第2输入信号为上述第2电压电平时，上述第1输入信号为上述第1电压电平。
3.根据权利要求2所述的显示装置，其特征在于上述基本电路，包括第1电容元件，连接在上述第1晶体管的第2电极和提供基准电压的基准电源线之间；第2电容元件，连接在上述第2晶体管的第2电极和上述基准电源线之间。
4.根据权利要求2所述的显示装置，其特征在于上述基本电路，包括第5晶体管，其控制电极连接在上述第1晶体管的第2电极上，第2电极连接在上述第2晶体管的第2电极上，并且，第1电极连接在提供基准电压的基准电源线上，第6晶体管，其控制电极连接在上述第2晶体管的第2电极上、第2电极连接在第1晶体管的第2电极上，并且，第1电极连接在上述基准电源线连接上。
5.一种显示装置，其特征在于包括多个像素和公用电极驱动电路，上述公用电极驱动电路包括k个基本电路，其中k≥2，第n个基本电路，其中1≤n≤k，包括第1晶体管，第1电极被施加第1输入信号，在控制电极上被施加第(n-1)条扫描线选择信号；第2晶体管，其第1电极被施加第2输入信号，控制电极连接在上述第1晶体管的控制电极上；第3晶体管，其控制电极连接在上述第1晶体管的第2电极上，第1电极连接在输出端子上，并且，第2电极被施加第1电源电压；第4晶体管，其控制电极连接在上述第2晶体管的第2电极上，第2电极连接在上述输出端子上，并且，第1电极被施加第2电源电压；第5晶体管，其控制电极连接在上述第1晶体管的第2电极上，第1电极被施加第n条扫描线选择信号；第6晶体管，其控制电极连接在上述第2晶体管的第2电极，第1电极被施加第n条扫描线选择信号；第1电容元件，连接在上述第1晶体管的第2电极和上述第5晶体管的第2电极之间；第2电容元件，连接在上述第2晶体管的第2电极和上述第6晶体管的第2电极之间；第7晶体管，其控制电极连接在第1晶体管的控制电极上，第1电极连接在提供基准电位的基准电源线上，并且，第2电极连接在上述第5晶体管的第2电极上；以及第8晶体管，其控制电极连接在上述第1晶体管的控制电极上，第1电极连接在上述基准电源线上，并且，第2电极连接在上述第6晶体管的第2电极上，在上述第(n-1)条扫描线选择信号从第1电压电平变为使上述第1晶体管和上述第2晶体管导通的第2电压电平之后，且上述第(n-1)条扫描线选择信号从上述第2电压电平返回到上述第1电压电平之前，上述第1输入信号和上述第2输入信号中的一者从上述第1电压电平变为上述第2电压电平，在上述第n条扫描线选择信号从上述第1电压电平变为上述第2电压电平之后，且上述第n条扫描线选择信号从上述第2电压电平返回到上述第1电压电平之前，上述第1输入信号和上述第2输入信号中的一者从上述第1电压电平变为上述第2电压电平，在上述第1输入信号是上述第2电压电平时，上述第2输入信号是上述第1电压电平；在上述第2输入信号是上述第2电压电平时，上述第1输入信号是上述第1电压电平。
6.一种显示装置，其特征在于包括多个像素和公用电极驱动电路，上述公用电极驱动电路包括k个基本电路，其中k≥2，第n个基本电路，其中1≤n≤k，包括第1晶体管，其第1电极被施加第1输入信号；第2晶体管，其第1电极被施加第2输入信号，控制电极连接在上述第1晶体管的控制电极上；第3晶体管，其控制电极连接在上述第1晶体管的第2电极上，第1电极连接在输出端子上，并且，第2电极被施加第1电源电压；第4晶体管，其控制电极连接在上述第2晶体管的第2电极上，第2电极连接在输出端子上，并且，第1电极被施加第2电源电压；第5晶体管，其控制电极连接在上述第1晶体管的第2电极上，第1电极被施加第n条扫描线选择信号；第6晶体管，其控制电极连接在上述第2晶体管的第2电极上，第1电极被施加第n条扫描线选择信号；第1电容元件，连接在上述第1晶体管的第2电极和上述第5晶体管的第2电极之间；第2电容元件，连接在上述第2晶体管的第2电极和上述第6晶体管的第2电极之间；第7晶体管，其控制电极连接在上述第1晶体管的控制电极上，第1电极连接在提供基准电位的基准电源线上，并且，第2电极连接在上述第5晶体管的第2电极上；第8晶体管，其控制电极连接在上述第1晶体管的控制电极上，第1电极连接在上述基准电源线上，并且，第2电极连接在上述第6晶体管的第2电极上；第9晶体管，其第1电极被施加在第1扫描方向时为第(n-1)条的扫描线选择信号，控制电极被施加第1扫描方向控制信号，并且，第2电极连接在上述第1晶体管的控制电极上；以及第10晶体管，其第1电极被施加在方向与第1扫描方向相反的第2扫描方向时为第(n-1)条的扫描线选择信号，控制电极被施加第2扫描方向控制信号，并且，第2电极连接在上述第1晶体管的控制电极上，在上述第(n-1)条扫描线选择信号从第1电压电平变为使上述第1晶体管和上述第2晶体管导通的第2电压电平之后，且上述第(n-1)条扫描线选择信号从上述第2电压电平返回到上述第1电压电平之前，上述第1输入信号和上述第2输入信号中的一者从上述第1电压电平变为上述第2电压电平，在上述第n条扫描线选择信号从上述第1电压电平变为上述第2电压电平之后，且上述第n条扫描线选择信号从上述第2电压电平返回到上述第1电压电平之前，上述第1输入信号和上述第2输入信号中的一者从上述第1电压电平变为上述第2电压电平，在上述第1输入信号是上述第2电压电平时，上述第2输入信号是上述第1电压电平；在上述第2输入信号是上述第2电压电平时，上述第1输入信号是上述第1电压电平。
7.根据权利要求6所述的显示装置，其特征在于上述第n个基本电路，包括第3电容元件，连接在上述第5晶体管的第2电极和上述基准电源线之间；第4电容元件，连接在上述第6晶体管的第2电极和上述基准电源线之间。
8.根据权利要求5或权利要求6所述的显示装置，其特征在于上述第n个基本电路，包括第11晶体管，连接在上述第1晶体管的第2电极和上述第3晶体管的控制电极之间；第12晶体管，连接在上述第2晶体管的第2电极和上述第4晶体管的控制电极，上述第11晶体管和上述第12晶体管的控制电极被施加预定的电位。
9.根据权利要求6所述的显示装置，其特征在于上述第n个基本电路，包括第11晶体管和第12晶体管，连接在上述第1晶体管的第2电极和上述第3晶体管的控制电极之间；第13晶体管和第14晶体管，连接在上述第2晶体管的第2电极和上述第4晶体管的控制电极之间，上述第11晶体管和上述第13晶体管的控制电极被施加上述第1扫描方向控制信号，上述第12晶体管和上述第14晶体管的控制电极被施加上述第2扫描方向控制信号。
10.根据权利要求9所述的显示装置，其特征在于上述第n个基本电路，包括第3电容元件，连接在上述第5晶体管的第2电极和上述基准电源线之间；第4电容元件，连接在上述第6晶体管的第2电极和上述基准电源线之间。
11.根据权利要求5或权利要求6所述的显示装置，其特征在于上述公用电极驱动电路，第奇数个基本电路或第偶数个基本电路中的一者，由上述第n个基本电路构成，上述第奇数个基本电路或第偶数个基本电路中的另一者，由在上述第n个基本电路中调换了上述第1输入信号和上述第2输入信号的关系的电路构成，或由在上述第n个基本电路中调换了上述第1电源电压和上述第2电源电压的关系的电路构成。
12.一种显示装置，其特征在于包括多个像素和公用电极驱动电路，上述公用电极驱动电路包括k个基本电路，其中k≥2，第n个基本电路，其中1≤n≤k，包括第1晶体管，其第1电极被施加第1输入信号，控制电极被施加第(n-1)条扫描线选择信号；第2晶体管，其第1电极被施加第2输入信号，控制电极连接在上述第1晶体管的控制电极上；第3晶体管，其控制电极连接在上述第1晶体管的第2电极上，第1电极连接在输出端子上，并且，第2电极被施加第1电源电压；第4晶体管，其控制电极连接在上述第2晶体管的第2电极上，第2电极连接在输出端子上，并且，第1电极被施加第2电源电压；第5晶体管，其控制电极连接在上述第1晶体管的第2电极上，第1电极被施加第n条扫描线选择信号；第1电容元件，连接在上述第1晶体管的第2电极和上述第5晶体管的第2电极之间；以及第6晶体管，其控制电极连接在上述第1晶体管的控制电极上，第1电极连接在提供基准电位的基准电源线上，第2电极连接在上述第5晶体管的第2电极上，在上述第(n-1)条扫描线选择信号从第1电压电平变为使上述第1晶体管和上述第2晶体管导通的第2电压电平之后，且上述第(n-1)条扫描线选择信号从上述第2电压电平返回到上述第1电压电平之前，上述第1输入信号和上述第2输入信号中的一者从上述第1电压电平变为上述第2电压电平，在上述第n条扫描线选择信号从上述第1电压电平变为上述第2电压电平之后，且上述第n条扫描线选择信号从上述第2电压电平返回到上述第1电压电平之前，上述第1输入信号和上述第2输入信号中的一者从上述第1电压电平变为上述第2电压电平，在上述第1输入信号是上述第2电压电平时，上述第2输入信号是上述第1电压电平；在上述第2输入信号是上述第2电压电平时，上述第1输入信号是上述第1电压电平
13.一种显示装置，其特征在于包括多个像素和公用电极驱动电路，上述公用电极驱动电路包括k个基本电路，其中k≥2，第n个基本电路，其中1≤n≤k，包括第1晶体管，其第1电极被施加第1输入信号；第2晶体管，其第1电极被施加第2输入信号，控制电极连接在上述第1晶体管的控制电极上；第3晶体管，其控制电极连接在上述第1晶体管的第2电极上，第1电极连接在输出端子上，并且，第2电极被施加第1电源电压；第4晶体管，其控制电极连接在上述第2晶体管的第2电极上，第2电极连接在上述输出端子上，并且，第1电极被施加第2电源电压；第5晶体管，其控制电极连接在上述第1晶体管的第2电极上，第1电极被施加第n条扫描线选择信号；第1电容元件，连接在上述第1晶体管的第2电极和上述第5晶体管的第2电极之间；第6晶体管，其控制电极连接在上述第1晶体管的控制电极上，第1电极连接在提供基准电位的基准电源线上，并且，第2电极连接在上述第5晶体管的第2电极上；第7晶体管，其第1电极被施加在第1扫描方向时为第(n-1)条的扫描线选择信号，控制电极被施加第1扫描方向控制信号，并且，第2电极连接在上述第1晶体管的控制电极上；以及第8晶体管，其第1电极被施加在方向与第1扫描方向相反的第2扫描方向时为第(n-1)条的扫描线选择信号，控制电极被施加第2扫描方向控制信号，并且，第2电极连接在上述第1晶体管的控制电极上，在上述第(n-1)条扫描线选择信号从第1电压电平变为使上述第1晶体管和上述第2晶体管导通的第2电压电平之后，且上述第(n-1)条扫描线选择信号从上述第2电压电平返回到上述第1电压电平之前，上述第1输入信号和上述第2输入信号中的一者从上述第1电压电平变为上述第2电压电平，在上述第n条扫描线选择信号从上述第1电压电平变为上述第2电压电平之后，且上述第n条扫描线选择信号从上述第2电压电平返回到上述第1电压电平之前，上述第1输入信号和上述第2输入信号中的一者从上述第1电压电平变为上述第2电压电平，在上述第1输入信号是上述第2电压电平时，上述第2输入信号是上述第1电压电平；在上述第2输入信号是上述第2电压电平时，上述第1输入信号是上述第1电压电平。
14.根据权利要求12或权利要求13所述的显示装置，其特征在于上述第n个基本电路，包括连接在上述第5晶体管的第2电极和上述基准电源线之间的第3电容元件。
15.根据权利要求12或权利要求13所述的显示装置，其特征在于上述第n个基本电路，包括连接在上述第1晶体管的第2电极和上述第3晶体管的控制电极之间的第9晶体管，上述第9晶体管的控制电极被施加预定的电位。
16.根据权利要求13所述的显示装置，其特征在于上述第n个基本电路，包括连接在上述第1晶体管的第2电极和上述第3晶体管的控制电极之间的第9晶体管和第10晶体管，上述第9晶体管的控制电极被施加上述第1扫描方向控制信号，上述第10晶体管的控制电极被施加上述第2扫描方向控制信号。
17.根据权利要求16所述的显示装置，其特征在于上述第n个基本电路，包括连接在上述第5晶体管的第2电极和上述基准电源线之间的第3电容元件。
18.根据权利要求12或权利要求13所述的显示装置，其特征在于上述公用电极驱动电路，第奇数个基本电路或第偶数个基本电路中的一者包括上述第n个基本电路，上述第奇数个基本电路或第偶数个基本电路中的另一者，包括在上述第n个基本电路中调换了上述第1输入信号和上述第2输入信号的关系的电路，或者包括在上述第n个基本电路中调换了上述第1电源电压和上述第2电源电压的关系的电路。
19.根据权利要求5、6、12、13中的任一项所述的显示装置，其特征在于上述第n个基本电路，包括第15晶体管，其控制电极连接在上述第1晶体管的第2电极上，第2电极连接在上述第2晶体管的第2电极上，并且，第1电极连接在上述基准电源线上，第16晶体管，其控制电极连接在上述第2晶体管的第2电极上，第2电极连接在上述第1晶体管的第2电极上，并且，第1电极连接在上述基准电源线上。
20.根据权利要求5、6、12、13中的任一项所述的显示装置，其特征在于上述第n条扫描线选择信号，经由二极管元件施加给上述第5晶体管的第1电极。
全文摘要
本发明提供一种具有单沟道结构的公用电极驱动电路的显示装置，该单沟道结构的公用电极驱动电路与以往相比，可以不增加元件数量且能减小电路规模。该显示装置包括多个像素和公用电极驱动电路，上述公用电极驱动电路包括多个基本电路，上述基本电路，包括第1电路，在时钟信号从第2电压电平向第1电压电平变化的时刻，锁存第1输入信号；第2电路，在上述时钟信号从第2电压电平向第1电压电平变化的时刻，锁存第2输入信号；第1开关电路，基于由第1电路所锁存的电压进行开关，在导通状态下将第1电源电压输出到输出端子；以及第2开关电路，基于由第2电路所锁存的电压进行开关，在导通状态下将第2电源电压输出到输出端子。
文档编号G02F1/133GK1841486SQ20061006531
公开日2006年10月4日 申请日期2006年3月17日 优先权日2005年3月30日
发明者仲尾贵之, 佐藤秀夫, 槙正博, 宫泽敏夫 申请人:株式会社日立显示器