放大电路及显示装置的制作方法

专利名称：放大电路及显示装置的制作方法
技术领域：
本发明涉及一种使输入信号稳定化，并且输出经稳定化之后的输出信号的放大电路，尤其是涉及输出信号的修正。
背景技术：
到目前为止，已广泛普及一种液晶显示装置等平面型显示装置。尤其是，在便携式装置中，需要小型轻量的显示装置，例如在移动电话等当中，已主要利用液晶显示装置。
于该液晶显示装置，由于亦要显示高清晰度之图像，所以利用在每一显示像素都具有像素电路，而可进行高清晰度显示的主动矩阵型。
在此，液晶显示装置等中，对应配置成矩阵状的像素各列配置数据线，并且将各像素的数据信号经由数据线供给至各像素。数据线，比较长，且为了要保持数据信号而具有电容。因此，在将数据信号供给至该数据线时，于缓冲放大器提高电流供给能力，而使信号事先稳定化。有关该种放大电路，例如于专利文献1等中已有记载。
(专利文献1)日本专利特开平11-150427号公报 在此，缓冲放大器因结构其的晶体管特性的不一致等，而会在输出入产生差异。有关显示用数据，当电压产生变化时，由于显示亮度会产生变化，所以希望尽量不要有电压变化。

发明内容
本发明所涉及的放大电路，其具有于正输入端输入输入信号，输出端连接在负输入端，而用以输出经稳定化之后的输出信号的缓冲放大器；及将该缓冲放大器的正输入端与输出短路的开关。
并且，上述输入信号，优选的是，就若干个位的数字信号，利用对应各位而加权于电容值的电容器。
本发明涉及一种显示装置，其对应配置成矩阵状的像素各列(column)配置数据线，并且经由数据线将各像素的数据信号供给至各像素，优选的是具有使上述数据信号稳定化之后供给至上述数据线的放大电路，且在该放大电路使用上面所述的放大电路。
依据本发明，通过将缓冲放大器的正输入端与输出端短路，即可以将缓冲放大器输出信号电平接近输入信号电平，并且可以减少缓冲放大器的误差。


图1是显示将实施例中的液晶显示装置中的视频数据供给至像素电路用的结构的示意图。
图2是显示闩锁型电平移动电路(SRAM 16)与闩锁该SRAM 16输出的闩锁电路(SRAM 18)的结构的示意图。
图3是显示DAC 20的高阶位转换的结构图。
图4是显示DAC 20的低阶位转换的结构图。
图5是显示放大器22结构的示意图。
图6是显示有关DAC 20低阶位的其它结构例的示意图。
图7是显示切换开关24结构的示意图。
图8是显示WHITE信号与BLACK信号波形的示意图。
图9是显示数据线预充电用结构的示意图。
图10是显示设置二条电容线的像素电路结构的概略结构图。
图11是说明对液晶施加电压状态用的示意图。
图12是显示各种信号波形的示意图。
图13是有关视频数据读取的时序图。
图14是有关模拟视频信号输出的时序图。
主要组件符号说明10 视频线12 开关14 水平传输缓存器16、18SRAM20 数字模拟转换器22 放大器24、610、660开关 26 数据线100 像素电路 300 基准电压产生电路
300a、300b 基准电压放大器310 上部H侧译码器312 上部L侧译码器314 下部H侧译码器316 下部L侧译码器452 缓冲放大器 480 开关620 第1闩锁器622、624、642、644、650、672、674、680反相器630 电平移动器 632a、634a P沟道TFT634b TFT 636a、636b N沟道TFT640 第2闩锁器670 闩锁器DL 数据线
具体实施例方式以下，就本发明的实施例，根据附图加以说明。
整体结构图1显示将实施例所涉及的液晶显示装置中的视频数据供给至像素电路用的结构的示意图。
在本实施例中，6位的视频线10，按照像素时钟而依序传输各每一像素的64等级的数字亮度信号。另外，虽然实际上具有R(红)、G(绿)、B(蓝)三条视频线，并联供给各色视频数据，并且供给至所对应色的像素，但是图中仅显示有1色。
在视频线10，连接有对应像素的各列而设的开关12的输入端。在该开关12的控制端分别连接有水平传输缓存器14得输出。在此，水平传输缓存器14，利用与视频线供给而来的视频数据的每一像素的时序同步的像素时钟，依序传输水平起动信号(STH)，并且具有对应像素各行的缓存器。另外，在本说明书中，由于就RGB的1种色的显示加以叙述，所以显示位与像素为相同。另外，供给至水平传输缓存器的传输时钟，具有通常像素时钟的二倍的周期，并且使用相位经反转后的二个时钟(CKH、XCKH)的情况较多。
亦即，在视频线10供给有第1列像素的视频数据时，会在水平传输缓存器14的第1个取入水平起动信号STH，以使所对应的开关12导通(ON)。然后，依像素时钟将水平起动信号(STH)依序传输至水平传输缓存器14内，有关供给至视频线10的每一像素的视频数据，借此而依序使对应该像素的开关12导通。另外，开关12由并联连接的p沟道晶体管(TFT)与n沟道晶体管(TFT)结构，并且分别依水平传输缓存器14的一个缓存器的非反转输出、与反转输出而同时导通、断开(on/off)动作。
在各开关12的输出端，分别连接有6位的SRAM 16的输入端，在这些SRAM 16的输出端，分别连接有6位的SRAM 18的输入端。因而，依序供给至视频线10的每一像素的视频数据，通过依序导通开关12而被读入所对应的SRAM 16。然后，在1行(row 1水平扫描线)份的视频数据被读入各SRAM 16的时间点，1行份的视频数据，同时分别传输至所对应的SRAM 18，并且在各每一水平扫描期间重复进行。因而，在各水平扫描期间，1行份的视频数据被读入SRAM 16，之后此视频数据被传输至SRAM 18，而被传输的视频数据在下一个水平扫描期间由SRAM 18所保持，并且从此处输出。然后，反复该动作。
在SRAM 18的输出端，连接有数字模拟转换器(DAC)20的输入端。该DAC 20系从SRAM 18供给而来的6位的视频数据转换成64色阶(諧調)的模拟视频信号。另外，DAC 20为了在指定周期变更对液晶的电压施加方向(即进行所谓AC驱动)，而输出二种极性(以液晶组件的共通电极电位为基准使对液晶施加电压方向变成相反的二个极性)的视频信号。如后面所述，在本实施例中，作为AC驱动方式，因利用点反转(dot reversing)方式而在水平及垂直方向所邻接像素中将施加至液晶的电压方向(极性)反转，就一个像素的液晶而言则是每一图框(frame)被反转。
另外，在各DAC 20的输出端，连接有放大器(Amp)22的输入端，该放大器22的输出端通过切换开关24，而连接在数据线DL。该数据线DL，延伸于列(垂直扫描方向)，而分别连接有所对应的1列的像素电路100。另外，在此例中，由于在数据线DL连接有像素电路100像素TFT的源极，所以亦称为源极线。
因而，从DAC 20输出的模拟视频信号被供给至数据线DL，而其符合的行的像素电路100读入该视频信号，借此即可进行相应于各像素中所读入的模拟视频信号的显示。
SRAM的结构本实施例中，于各列具有用以保持6位数字视频数据的二个SRAM16、18。另外，视频数据的动态范围被设定为比较小，作为输入至DAC20的数据，有希望稍微加大动态范围的要求。因此，例如将5V振幅移动至8V振幅。
本实施例中，组合闩锁电路与电平移动器，以结构SRAM 16，并且亦在SRAM 16进行移动。
图2显示本实施例所涉及的闩锁型电平移动电路(SRAM 16)与闩锁该SRAM 16的输出的闩锁电路(SRAM 18)的结构的示意图。在此，视频数据是6位数字数据，且只显示1位。
5V振幅的数字视频数据供给至开关610。该开关610由与点时钟(dot clock)同步的时钟来控制，并且将供给至输入端的视频数据被读入每一显示像素(点)。例如，当图1所示的视频线10所对应的开关12导通时，就将开关610导通而读入视频数据。另外，亦可采用开关610作为开关12。
在开关610的输出端，连接有第1闩锁器620。第1闩锁器620，由5V振幅、且连接相互的输出入的5V动作的二个反相器622、624结构。在此例中，由于在反相器622的输入侧供给来自开关610输出，所以在反相器624形成输入经反转后的信号。因而，依开关610的输出状态，决定反相器622的输入状态，亦决定反相器622的一对输出侧的状态。
在此，于此例中，优选的是，将反相器622的能力设成比反相器624大。借此，即使在输入而来的视频数据反转时，反相器622的输出亦很容易反转，并且可闩锁此数据。
第1闩锁器620的一对输出(极性相反)，输入至电压驱动型电平移动器(level shifter)630。该电平移动器630，形成并且联配置二个被配置于8V的VDD与0V的VSS间的三个晶体管的串联连接的结构。
在VDD与VSS之间，配置有串联连接的p沟道TFT 632a、p沟道TFT 634a、及n沟道TFT 636a；以及串联连接的p沟道TFT 632b、p沟道TFT 634b、及n沟道TFT 636b。然后，在TFT 634a及TFT 636a的栅极，供给由闩锁电路620所闩锁的开关610的输出，在TFT 634b及TFT 636b的栅极，供给由闩锁电路620所闩锁的开关610输出的反转信号。另外，TFT 632a的栅极连接在TFT 634b及TFT 636b的中点，而TFT 632b的栅极连接在TFT 634a及TFT 636a的中点。
依该种结构，按照闩锁器620的输出TFT 632a的栅极、TFT632b的栅极，就会分别使TFT 634b及n沟道TFT 636b中点、TFT 634a及n沟道TFT 636a中点中的任意一方变成H电平，另一方则变成L电平。例如，在开关610的输出为H电平([1])时，TFT 634b及n沟道TFT636b的中点变成H电平，而TFT 634a及n沟道TFT 636a的中点则变成L电平。
来自TFT 634b及n沟道TFT 636b的中点以及TFT 634a及n沟道TFT 636a中点的输出，输入至第2闩锁器640。第2闩锁器640，由反相器642与反相器644相联而结构，在反相器642的输入端输入有TFT 634b及n沟道TFT 636b中点的输出，在反相器644的输入端输入有TFT 634a及TFT 636a中点的输出，且反相器642的输出(反相器644之输入)变成第2闩锁器640的输出。
因而，输入至开关610的数据，由第1闩锁器620闩锁住，且以电平移动器630进行电平移动的信号、及被电平移动且反转的信号被闩锁在第2闩锁器640作为8V信号。另外，该第1闩锁器620、电平移动器630及第2闩锁器640结构SRAM 16。因而，在SRAM 16输出，可获得5V振幅电平移动成8V振幅的信号。如此，通过在电平移动器630的输入侧与输出侧设置闩锁电路，即可以同时进行闩锁动作与电平移动动作。因而，将这些相较于个别进行的情况，可以减少消耗电力。
第2闩锁器640的输出，可依反相器650而反转。另外，与图1的结构比对时，到该反相器650为止对应SRAM 16，借此，被输入的视频数据可按照点时钟而被存储并且电平移动输出。
反相器650的输出，经由开关660，被供给至闩锁器670。开关660，在1水平扫描线份的数据被读入SRAM 16之后只在预定期间打开。闩锁器670，由相互输入输出同项彼此连接的反相器672、及反相器674结构，在反相器672输入有开关660的输出，该输出变成闩锁器670的输出。然后，该闩锁器670的输出在反相器680被反转并且输出。因而，闩锁器670及反相器680结构SRAM 18。亦即，1水平扫描线中，在各像素的视频数据被存储在各SRAM 16内的阶段，打开开关660，而此时视频数据被设定于SRAM 18。例如，在水平接地线(水平帰線)期间，将所有的SRAM 16的数据成批传输至SRAM18。
如此，依据本实施例，在依SRAM 16存储数据时，亦可进行电平移动。因此，可达成有效率的动作。
DAC 20的高阶位转换的结构图3显示DAC 20之高阶位转换的结构。基准电压产生电路300，具有二个基准电压放大器300a、300b。基准电压放大器300a、300b，两者均以电阻R0至R9这10个电阻来电阻分压电源电压VCC与GND之间的电压，并且产生v0至v8这9个基准电压。基准电压放大器300a、300b，在每1水平扫描期间交替地动作。因而，9个基准电压v0至v8，其极性在每1水平期间反转。亦即，在基准电压放大器300a动作时，v8变成接近VCC的电压，v0变成接近GND的电压，而在基准电压放大器300b动作时，则呈相反的情况。另外，每1水平期间的基准电压放大器300a、300b的切换，可依FRP信号进行。例如，当FRP信号为H电平时，基准电压放大器300a动作，而当FRP信号为L电平时则基准电压放大器300b动作。
数据D5至D3，被输入至上部H侧译码器310、上部L侧译码器312、下部H侧译码器314、下部L侧译码器316这四个译码器，在这些译码器310至316亦分别供给有基准电压v0至v8。上部H侧译码器310，按照数据D5至D3为111至000这8种类，而选择输出基准电压v8至v1，上部L侧译码器312，按照数据D5至D3为111至000这8种类，而选择输出基准电压v7至v0。因而，上部H侧译码器310的输出VH，变成比上部L侧译码器312的输出VL高1阶段的电压(v8为VCC侧时)。另一方面，下部H侧译码器314，按照数据D5至D3为111至000这8种类，而选择输出基准电压v0至v7，下部L侧译码器316，按照数据D5至D3为111至000这8种类，而选择输出基准电压v1至v8。因而，下部H侧译码器314的输出VH，变成比下部L侧译码器316的输出VL低1阶段的电压(v8为VCC侧时)。
如此，上部译码器310、312，输出只以对应D3的位的电压作偏移的输出电压VH、VL。下部译码器314、316，虽然因为与上部译码器310、312极性(相对于输入而来的数字数据变大的方向或变小的方向的变化方向，为输出作为模拟信号的VH、VL变大方向或变小方向的变化方向)为反转，但是下部H侧译码器314与下部L侧译码器316，就在输出D3的1位份不同的电压VH、与VL这一点来看则是相同的。
另外，在将上部译码器310、312的输出供给至奇数列的数据线DL时，就将下部译码器314、316的输出供给至偶数列的数据线DL。
如此，通过在上部译码器310、312与下部译码器314、316使基准电压的供给相反，即可利用一个基准电压产生电路300，进行面板上部侧下部侧两方的译码器的数字模拟转换。因而，通过将上部译码器310、312与下部译码器314、316的输出交替地供给至数据线DL，即可以使视频信号的极性在每一数据线DL反转。更且，通过在每1水平线交替地使用基准电压放大器300a、300b，即可以在每1水平扫描线变更供给至各数据线DL的视频信号的极性。因而，可达成液晶显示装置的点反转驱动。然后，在进行该种驱动时，由于可以将基准电压产生电路300设成一个，所以可简化电路，并且可谋求节省所消耗的电力。
DAC 20的低阶位转换及放大器22的结构如上面所述，在从高阶3位(D5至D3)取得VH、VL时，就VH、VL之差的电压取得相应于D2至D0的8种类的电压。图4显示此结构。D2，直接输入至TFT 410-2的栅极，并且在反转之后被输入至TFT412-2的栅极。TFT 410-2的一端接受VH，而TFT 412-2的一端接受VL。TFT 410-2、412-2的另一端，通过充电控制TFT 420-2，连接在电容器430-2的一端。电容器430-2的另一端接地。
因而，在D2为H电平([1])时，TFT 410-2 ON，VH被选择。当充电控制TFT 420-2导通时，电容器430-2被充电至VH。另一方面，如果D2为L电平(
)的话，则电容器430被充电至VL。
有关D1、D0，基本上亦与D2设计成同样的结构。因而，可按照D1、D0之值而在所对应的电容器430-1、430-0充电VH或VL。
更且，设有充电控制TFT 420-r，该充电控制TFT 420-r，不依数据而直接将VL充电至所对应的电容器430-r。另外，充电控制TFT420-r、420-0、420-1、420-2，依Charge信号而导通断开。
然后，电容器430-r、430-0、430-1、430-2，其电容值被设定成C、C、2C、4C。另外，C例如为0.5pF，该情况时4C为2pF。
再且，电容器430-r、430-0、430-1、430-2的上侧端，通过三个联合用TFT 440-1、TFT 440-2、TFT 440-3而连接，而电容器430-r的上侧端，经由TFT 440-r而变成输出端。
然后，在联合用TFT 440-1、TFT 440-2、TFT 440-3及TFT440-r的栅极，接受Combine信号。
依该种电路，如果D2至D0全部为
的话，则电容器430-2、430-1、430-0、430-r，全部被充电至VL。因而，输出电压变成VL。在此，VL，如上面所述，可以依D5至D3而为被选择的值，成为由D5至D0而特定的电压。
另外，若D0为[1]的话，则(VH-VL)×C的电荷会被多余充电，将此设为1/8C的电压会被加在VL，而输出VL+(VH-VL)/8。若D2为[1]的话，则(VH-VL)×4C的电荷被多余充电，将此设为1/8C的电压会被加在VL，而输出VL+4(VH-VL)/8。然后，若D0、D1、D2全部都为[1]的话，则输出VL+7(VH-VL)/8。因而，按照D0至D3的值，以(VH-VL)为单位的电压会被加在VL，而在输出可获得相应于D5至D0的值的电压。
另外，在该输出所获得的电压，是VCC-GND之间的电压，且极性在面板上侧与下侧(奇数列与偶数列)反转，另外极性在每1水平期间反转。
在此，本实施例中，将充电控制TFT 420-r、420-0、420-1、420-2的尺寸设定为1∶1∶2∶4。亦即，充电控制TFT 420-r、420-0、420-1、420-2所充电之电容器430-r、430-0、430-1、430-2，其电容值为1∶1∶2∶4，且充电控制TFT 420-r、420-0、420-1、420-2所流动的电流量亦对应此比例。因而，如本实施例，通过将充电控制TFT 420-r、420-0、420-1、420-2的尺寸设定为1∶1∶2∶4，即可将充电至所对应的电容器430-r、430-0、430-1、430-2的电荷量正确地设定为电容量×电压值，并且可使输出电压成为正确的输出电压。另外，可将晶体管(充电控制TFT)的MOS电容所造成的电压变化形成相同。
放大器22的结构例图5显示用以解除放大器22的缓冲放大器452的输出误差的电路例。
在此例中，DAC 20的输出直接供给至缓冲放大器452的输入端，并且设有用以连接缓冲放大器452输出与输入的开关TFT 480。
然后，在使Combine信号成为H，并且从缓冲放大器452以预定时间输出所对应的电压之后，使该开关TFT 480导通。借此，可将缓冲放大器452输出侧的电压接近输入侧的电压，并且可以减少缓冲放大器452的输出误差。
另外，如图5所示，在缓冲放大器452的输入侧，连接有DAC电容器，此变成输入部电容。另一方面，缓冲放大器452的输出，由于连接在数据线DL，所以存在关于该数据线DL电容作为负载电容。使开关TFT 470导通，在对负载电容结束充分充电之后进行很有效。然后，作为负载电容与输入部电容之比的(负载电容)/(输入电容)若为1以下，则开关TFT 480导通所带来的效果显著。更且，开关TFT 480的栅极电容CS，优选的是，比输入部电容及负载电容小，相对于两电容，为1/10以下。
有关DAC 20的低阶位的其它结构图6显示有关DAC 20的低阶位的其它结构例。在此例中，利用Pre-Charge信号来取代Combine信号。
对应D2至D0分别设有TFT 410-2、412-2、410-1、412-1、410-0、412-0且分别选择VH或VL中之一，这些电压通过充电控制晶体管420-2、420-1、420-0而供给至电容器430-2、430-1、430-0之一端侧(上侧)。另外，在电容器430-r，直接接受VL，且一端侧(上侧)经常设定为VL。
然后，电容器430-2、430-1、430-0、430-r之另一端侧(下侧)，共通连接，成为DAC 20的输出。
然后，在电容器430-2两端间配置有串联连接的TFT 510-2与512-2，在电容器430-1之两端间配置有串联连接的TFT 510-1与512-1，在电容器430-0之两端间配置有串联连接的TFT 510-0与512-0，在电容器430-r之两端间配置有串联连接的TFT 510-r与512-r。然后，在串联连接的TFT 510-2与512-2、串联连接的TFT 510-1与512-1、串联连接的TFT 510-0与512-0、串联连接的TFT 510-r与512-r的中点，全部被供给有VL，而在这些TFT的栅极全部被供给有Pre-Charge信号。
在该种电路中，首先通过使Pre-Charge信号成为H电平，以将所有的电容器430-2、430-1、430-0、430-r的两端设定在VL。
然后，在将Pre-Charge信号设为L电平之后，使充电控制TFT 420-2、420-1、420-0导通，以将相应于数据D2至D0的VH或VL供给至所对应的电容器430-2、430-1、430-0的一端。借此，虽然接受有VH的电容器430-2、430-1、430-0的另一端想要移动，但是此时的各电容器电荷量与电容器430-2、430-1、430-0的电容量成正比，所以与上述情况同样，输出端的电压变成只以相应于由D2至D0所决定之值的部分从VL朝VH方向移动的电压。
另外，即使在该结构中，充电控制TFT 420-2、420-1、420-0，亦设为与电容器430-2、430-1、430-0的电容比相对应的晶体管尺寸。
切换开关24图7显示切换开关24的结构。该切换开关24具有第1切换部24a与第2切换部24b，其依这些而选择WHITE信号及BLACK信号这二个待机用信号、与作为DAC 20输出的64等级的通常显示用视频信号中之一来输出。
首先，第1切换部24a，依显示通常模式、或待机模式(低功率模式)的模式信号而切换，在通常模式时选择通常显示用视频信号而输出。
另一方面，在待机模式时，依第1切换部24a，选择待机用信号。在第1切换部24a的待机用信号的输入端，供给第2切换部24b的输出。然后，该第2切换部24b，选择WHITE信号或BLACK信号中的任意一个而输出。因而，在待机模式时，依第2切换部24b而选择的WHITE信号或BLACK信号中的任意一个，可通过第1切换部24a而输出。
在此，第2切换部24b，接受SRAM 18的6位输出的MSB(0至5位的第5位)的信号。此因为在待机模式时，显示简单记号等显示，且使用白、黑二种类的显示，并且依视频数据的第5位，而判定白或黑中的任意一个所致。另外，例如若黑为000000、白为111111的话，则虽然可以依某一个位来判定，但是亦有依视频数据，而不利用全部范围的数据的情况，只要以适当的位来判定即可。亦即，每一像素中其像素数据为白或黑依像素数据内的适当的1位来判定，借此，在第2切换部24b中选择WHITE信号或BLACK信号中的任意一个。另外，在此例中，以SRAM 18的预定位作为切换控制信号，并且供给至第1切换部24a，且依该位的1或0来切换第1切换部24a。
如此，在通常显示模式时，来自DAC 20的通常的视频信号被供至数据线DL，而在待机模式时，WHITE信号或BLACK信号中的任意一个被供至数据线DL。
另外，即使在具有RGB各色像素的全彩显示装置中，亦通过对所有的像素供给高亮度信号，使显示本身变成白显示，而通过对全部供给低亮度信号而变成黑显示。另外，有关RGB各色像素，由于可进行导通断开，所以亦可进行R、G、B、R+G、R+B、G+B、白、黑这8色显示。
在待机模式时，不需要通常显示用多等级的视频信号。因此，本实施例中，利用数字视频数据来选择另外准备的WHITE信号或BLACK信号，借此设成不使用模拟视频讯号，而停止DAC 20及放大器22的动作以削减消耗电力。另外，有关放大器22，优选的是，将电源切断，另外关于DAC，优选的是，将产生其基准电压的放大器的电源切断。如此，在待机模式中，由于变成不需要处理模拟信号，所以通过完全停止模拟电路的动作而可谋求电力节省。
在此，于液晶中，以防止烧痕(焼き付き)等，而在每一预定期间进行对液晶电压施加方向予以反转的所谓的AC驱动。因而，在利用正常黑(未施加电压时变成黑显示时)液晶时，BLACK信号被设定在与供给电极电压相同的固定电压，而WHITE信号被设定在于每一预定期间远离共通电极的电压，且在利用正常白(未施加电压时变成白显示时)液晶时，变成相反的信号。
在此，在正常白时，如图8所示，WHITE信号被当作1/2VDD的信号，BLACK信号在每1水平扫描期间交替地反复VSS与VDD的信号，而该电压被施加在液晶组件的像素电极。另外，共通电极的电压VCOM，被设定在与WHITE信号大致相同的电压。借此，对黑显示的像素所供给的视频信号的极性(比VCOM大的电压或小的电压)会在像素的每1行反转。然后，在下一个图框中由于相符合行的视频信号的极性被反转，所以有关持续一个黑显示像素，对液晶施加电压方向在每1图框反转。
尤其是，即使在上面所述的1行中，优选的是，采用在每一点将施加至液晶的电压方向反转的点反转方式。
开关24的具体电路结构图9显示开关24的具体电路结构图。BLACK信号(LP_BLACK)，供给至TFT 210的一端(漏极或源极)，在该n沟道TFT 210的另一端(源极或漏极)，连接有p沟道TFT 212的一端(源极或漏极)，该p沟道TFT212的另一端(漏极或源极)接受WHITE信号(WHITE)。然后，在TFT210、212的栅极，接受视频数据的第5位(D5)。因而，当D5为[1]时TFT 210导通，而当D5为
时TFT 212导通。
TFT 210与TFT 212的连接点，连接有n沟道TFT 214的一端，该TFT 214的另一端连接在数据线DL。然后，在TFT 214的栅极被供给有当待机模式时变成H电平的LP_ENB信号。因而，在待机模式中，TFT 214会导通，而BLACK信号或WHITE信号中的任一个会供给至数据线DL。
另外，从DAC 20经由放大器22所供给的64等级的模拟视频信号，被供给至n沟道TFT 216之一端，该TFT 216的另一端连接在数据线DL。然后，在TFT 216的栅极，接受有通常显示模式时被设定成H电平的RGB_ENB信号。因而，在通常显示模式时，TFT 216导通，而64等级的视频信号被供给至数据线DL。
如此，依视频数据D5，选择WHITE信号或BLACK信号之中任意一个，依LP_ENB信号及RGB_ENB信号选择视频信号、或WHITE信号、BLACK信号之中任意一个，并且供给至数据线DL。
预充电的结构更且，图9显示用以将数据线DL预充电的结构。亦即，在各数据线DL彼此之间，配置有n沟道TFT 230，通过将该TFT 230导通以连接所邻接数据线DL间。该TFT 230配置在所有的数据线DL之间。另外，在供给WHITE信号线与各数据线DL之间配置有n沟道TFT 232，通过将该TFT 232导通，以使WHITE信号供至数据线DL。
然后，在二个TFT 230及TFT 232的栅极，供给有DSG信号。因而，通过将信号DSG设定在H电平，以使TFT 230、232的双方导通，并且连接有所邻接的数据线DL彼此间，同时在此供给有WHITE信号。
在此，如图8所示，该WHITE信号，是(1/2)VDD信号。因此，在水平接地线期间，通过将DSG信号设定在H电平，各数据线DL，即可预充电至(1/2)VDD。另外，预充电，在将水平接地线期间等的1水平扫描期间的数据设定在数据线DL之前进行。
尤其是，在邻接像素(点)间将后面所述的数据极性反转的点反转方式时，设定在所邻接之的据线DL的视频信号电压值，以共通电极电压VCOM为分界而变成相反方向。因此，将TFT 230导通，通过连接所邻接数据线DL彼此间，而变成接近共通电极电压VCOM的电压。亦即，在自然像等显示中，邻接像素亮度多有接近情况，因而通过连接被设定在邻接像素显示用电压的数据线彼此间，可不用供给来自外部的电力，而设定在接近VCOM电压。例如，在全面黑显示中，数据线DL，交替地被设定在VSS、VDD，通过连接这些，即可进行有效率的预充电。
更且，本实施例中，设置TFT 232，并且就各数据线DL，设定在(1/2)VDD。借此，可减少此后对数据线DL写入视频信号时所需的电力(电荷量)，并且可以节约电力。
另外，图9例中，虽然利用一条控制线DSG信号使TFT 230、232导通断开，并且以相同时序使TFT 230、232导通，但是优选的是，可个别利用控制线使TFT 230导通之后，使TFT 232导通。另外，由TFT 232供给电压虽然设为(1/2)VDD，但是若为接近共通电极电压VCOM电压的话，则亦可为其它电压。
更且，在设置TFT 230时，亦可以省略TFT 232。亦即，通过使TFT 230导通，即可介以TFT 230而连接所邻接的数据线DL彼此间，并且可获得同样的效果。另外，亦可以只设置一个TFT 230或TFT232之中任一个。
像素电路及点反转在此，优选的是，对1行设置二条电容线，且在每1图框以相反的极性将该二条电容线电压予以反转，以下就该结构加以说明。
图10显示设置二条该电容线的像素电路结构的概略结构。像素电路1以矩阵方式配置于整体显示区域。矩阵配置，并且并不是完全的格子状，亦可以为锯齿形状。另外，显示，可以为单色或全彩，在全彩时虽然通常像素为RGB的3色，但是亦可按照需要追加包含白色在内的特定色的像素。
如图所示，一个像素电路1，具有于数据线DL连接有源极的n沟道的像素TFT 110、连接该像素TFT 110漏极的液晶组件112及保持电容114。在像素TFT 110的栅极，连接有配置于各每一水平扫描线的栅极线GL。
液晶组件112，在像素TFT 110的漏极连接有个别设于其每一像素的像素电极，并且对该像素电极，夹着液晶相对配置全像素共通的共通电极所结构。另外，共通电极，系连接在共通电极电源VCOM。
另外，保持电容114，将结构像素TFT 110的漏极的半导体层予以延长的部分直接成为一方的电极，而通过氧化膜而相对形成的电容线SC的一部分成为相对电极。另外，将成为保持电容114的电极的部分与像素TFT 110部分切离，以作为其它的半导体层，亦可以金属布线来连接两者。
在此，电容线SC，相对于1行(水平扫描线)，有SC-A、SC-B二条，在水平扫描方向，各像素电路的保持电容交替地连接在SC-A、SC-B。该图所示像素电路中，保持电容114，连接在电容线SC-A，而邻接像素的保持电容114连接在电容线SC-B。
在栅极线GL，连接有垂直驱动器120，该垂直驱动器120，在每1水平期间依序逐条选择栅极线GL以使之呈H电平。垂直驱动器120，具有移动缓存器，接受用以显示1垂直扫描期间开始的STV信号，并且将移动缓存器的第1段设为H电平，之后例如依时钟信号逐个移动H电平，借此依序逐条选择各水平扫描线的栅极线GL以使之呈H电平。在此，例如栅极线GL的H电平为VDD电位，L电平为VSS电位，这些电源电压VDD、VSS供给至垂直驱动器120，借此设定作为垂直驱动器输出的栅极线GL的H电平、L电平。
SC驱动器122，将二个电压电平输出至二个保持电容线SC-A、SC-B。
另外，图标虽然有省略，但是在显示装置，亦设有例如水平驱动器，用以控制依线序对数据线DL供给输入而来的视频信号。亦即，在此例中，水平驱动器按照每一像素的视频信号的时钟，而输出每一像素的取样时钟，并且依该取样时钟，将开关导通/断开以闩锁1水平扫描线份的视频信号(数据信号)。然后，将有关闩锁后的1水平扫描线的各像素的数据信号在1水平扫描期间全程输出至数据线DL。
另外，实际上的视频信号，是RGB的3种类，垂直方向的各像素，成为R、G、B之中任意一个同色的像素。因此，在数据线DL，设定有RGB之中任1色的数据信号。
然后，本实施例所涉及的装置中，采用点反转方式的AC施加方式。亦即，在水平扫描方向的各像素(点)中，施加在液晶组件112的像素电极的电压，对共通电极的电压VCOM施加当作极性相反的数据信号。
如图11左侧所示，第1极性所得的数据信号，写为Vvideo三角形的斜边，显示相应于亮度的数据信号(写入电压)。数据信号，从黑电平至白电平为Vb的电位差(动态范围)，而电压移动后施加在像素电极电压，以VCOM为中心远离电压的变成白色，而接近电压的变成黑色。因而，此例中，黑电平成为VCOM-Vb/2，白电平成为VCOM+Vb/2。另外，邻接像素方面，则如图11的右侧所示，变成与第1极性相反的第2极性，黑电平成为VCOM+Vb/2，白电平成为VCOM-Vb/2。
然后，如图12所示，在往像素TFT 110导通期间结束且数据写入结束之后，电容线SC-A、SC-B只有移动预定电压ΔVsc。此例中，使用正常黑显示垂直配向(VA)型的作为液晶。有关图11的左侧的像素，连接有电容线SC-A，而Vsc只以ΔVsc将电压移动至较高方向。另外，有关图11右侧的像素，连接有电容线SC-B，而Vsc只以ΔVsc将电压移动至较低方向。
借此，如图12所示，施加在像素电极的数据信号，只有相应于ΔVsc的电压被移动，且此被施加在与VCOM之间。在此，ΔVsc，被设定在与相应于液晶施加电压的透过率开始变化的临限电压Vath相对应的电压，可依移动后的电压，进行液晶组件112所作的显示。另外，数据信号的动态范围，被设定成移动后的动态范围从显示的黑电平变成白电平的电位差。
另外，在图11中，Va(W)，是白电平数据信号的移动量，Va(B)是黑电平数据信号的移动量，这些移动量是依ΔVsc而决定。另外，Vb是数据信号的黑电平与白电平的电位差(动态范围)，Vb′是移动后的动态范围。
整体动作有关图1所示视频数据取入至SRAM 16、18的动作，根据图13的时序图加以说明。1水平扫描期是由视频数据供给至视频线10(图1)的数据期间、及水平接地线期间(遮没期间)所结构。依水平同步信号Hsync，可以与水平扫描期间同步。点时钟Dot clock，是与视频数据之1位同步的信号，使用该1/2频率水平传输时钟的XCKH(及CKH)当作水平传输时钟，而水平起动信号STH被传输至水平传输缓存器14(图1)。另外，依致能信号ENB，而只于视频数据被供给的期间在水平传输缓存器14中传输STH。
STH，如图13中的SR01所示，被传输至水平传输缓存器14地第1段，以后以SR02、SR03的方式依序被传输。此例中，在130段结束视频数据的读入。在此，对SRAM 16(图1)进行视频数据的读入，可以利用AND01a至AND130a来进行。在此，AND01a，是在利用SR01与SR01a(与SR02相同的信号)的AND([与])所获得的SR01的后半(後半)变成H电平的信号，且对应视频数据的第1点的视频数据。因而，第1位的视频数据依该AND01a而被读入第1段的SRAM 16。依AND01a至AND130a，1行份的视频数据被读入至所对应的SRAM 16。
在此例中，事先将水平传输缓存器14的段数设为133段，并且利用SR133，将被取入于SRAM 16内的1行份的视频数据传输至SRAM 18。
其次，就从DAC 20写入至像素电路100的动作，根据图14的时序图加以说明。
首先，在遮没(blanking)期间结束时，如上面所述在SRAM 18设定有1行份的视频数据。因此，DAC 20，虽然进行数字模拟转换，但是有关低阶3位必须对电容器430进行充电。因此将Charge信号当作H电平，并且开始充电。在充电完成之后，将Charge当作L电平，使Combine信号成为H电平。借此，DAC 20的输出可以获得64等级的模拟视频信号。
另外，图5中供给至[d1][d2][d3]中的开关TFT 48的栅极的信号Φ，如图14所示，在将Combine信号变成H电平的期间的后半会变成为H电平。
另一方面，开关24中，在Combine信号为H电平的期间将RGB_ENB当作H电平，且作为放大器22输出的模拟视频信号供给至数据线DL，而相符合的行的像素电路100读取该模拟视频信号。另外，RGB_ENB，通过比Combine信号早回到L电平，以防止数据线DL上的视频信号产生变化。
栅极线GL，在数据期间变成H电平，各像素电路100，在RGB_ENB为H电平期间的最后，栅极线GL变成H电平，并且确定像素电路100的数据电压。
另一方面，在遮没期间，DSG信号变成H电平，而各数据线DL被预充电至(1/2)VDD。另外，在遮没期间，由于FRP信号反转，所以DAC 20的基准电压的极性反转，且模拟视频数据的极性反转。
权利要求
1.一种放大电路，其特征在于，其具有于正输入端输入有输入信号，输出端连接负输入端，而用以输出经稳定化之后的输出信号的缓冲放大器；及将该缓冲放大器的正输入端与输出端短路的开关。
2.根据权利要求1所述的放大电路，其中，上述输入信号是关于若干位的数字信号，利用对应各位而电容值加权的电容器的数字模拟转换器的输出，且将所述输出信号供给至预定电容的数据线。
3.一种显示装置，其对应配置成矩阵状的像素各列配置数据线，并经由数据线将各像素的数据信号供给至各像素，其特征为具有使上述数据信号稳定化之后供给至上述数据线的放大电路，且该放大电路使用权利要求1或2所述的放大电路。
全文摘要
本发明所提供的放大电路其目的在于使缓冲放大器的输出稳定化。对缓冲放大器(452)设置将正输入端与输出端予以短路的开关(480)，该缓冲放大器(452)，其正输入端输入有输入信号，而输出端连接在负输入端，用以输出经稳定化之后的输出信号。通过使该开关(480)导通，以使缓冲放大器(452)的输出接近输入。
文档编号G02F1/133GK1917030SQ20061011576
公开日2007年2月21日 申请日期2006年8月16日 优先权日2005年8月16日
发明者千田满, 堀端浩行 申请人:三洋爱普生映像元器件有限公司