专利名称：光刻方法
技术领域：
本发明涉及半导体制造领域，尤其涉及一种光刻方法。
背景技术：
随着微电子技术的发展，集成电路向着高集成度的方向发展。遵循着摩尔定律的规律，特征尺寸(Critical Dimension)每三年缩小倍，从微米级技术发展到亚微米、深亚微米乃至纳米级技术。集成度的提高驱动着半导体制造设备不断改革，光刻机技术已从 G线、I线、深紫外发展到浸没式光刻机技术。越高端的光刻机可以实现越小的特征尺寸，但是，光刻设备的更新换代是芯片制造工厂成本增加的主要因素。参考图IA至图1C，示出了制造“条”的光刻方法示意图(为了简化说明，所述示意图示出了部分步骤)。传统的制造“条”的方法包括提供衬底；在衬底上形成薄膜；在薄膜上形成光阻层；图形化所述光阻层，所述图形化包括曝光、显影，通过图形化形成如图IA所示“条”的光阻图形12 ；以光阻图形12为掩模蚀刻，图形化所述薄膜，形成“条”的薄膜图形13(如图IB所示)；去除所述光阻图形，这样就在衬底11上制造完成“条”的薄膜图形 13(如图IC所示)。参考图2A至图2C，示出了制造“孔”的方法示意图。所述制造“孔”的方法与所述制造“条”的方法相同，只是曝光时所使用的光罩图形不同，在此不做详述。在申请号为2006800106M的中国专利申请中公开了一种光刻方法，所述光刻方法用于减小孔的线宽。参考图3，示出了所述专利申请中光刻方法的流程图，所述方法包括 在衬底上形成抗反射层(ARC层)；在所述抗反射层上涂覆光刻胶层；图形化所述光刻胶层； 以所述图形化的光刻胶层作为掩模蚀刻抗反射层，图形化所述抗反射层；以图形化的抗反射层蚀刻衬底或下方层。其中蚀刻抗反射层时加入聚合剂。所述聚合剂使蚀刻后抗反射层的图形比光刻胶层的图形间距减小，根据所述抗反射层图形图形化衬底或下方层时，所刻出的图形间距也减小，即得到线宽更小的孔的光刻图形。所述方法虽然能够形成小线宽的光刻图形，但是一方面需要形成抗反射层，另一方面在蚀刻抗反射层时还需要加入聚合剂，制造成本也比较高。
发明内容
本发明解决的是小线宽集成电路的制造成本高的问题。为解决上述问题，本发明提供一种光刻方法，所述方法包括提供衬底；在所述衬底上形成薄膜；在所述薄膜上形成光阻层；图形化所述光阻层，形成光阻图形；以所述光阻图形为掩模，蚀刻所述薄膜形成条或孔的薄膜图形，在形成薄膜图形的过程中采用线宽修整步骤缩小条或孔的薄膜图形的线宽。可选的，对于缩小条的薄膜图形的线宽，所述线宽修整步骤包括对所述光阻图形进行光阻修整步骤，减小所述光阻图形的尺寸；然后，以尺寸减小后的光阻图形为掩模，蚀刻未被光阻图形覆盖的部分薄膜，蚀刻后剩余的薄膜形成条的薄膜图形。
可选的，对所述光阻图形进行光阻修整步骤包括对所述光阻图形进行蚀刻，去除所述光阻图形的部分光阻，减小所述光阻图形的尺寸。可选的，所述蚀刻为各向同性蚀刻。可选的，所述尺寸减小的光阻图形的尺寸是原光阻图形尺寸的0. 5 0. 7倍。可选的，对于缩小孔的薄膜图形的线宽，所述线宽修整步骤包括以光阻图形为掩模，蚀刻薄膜形成薄膜开口 ；之后，在薄膜开口的侧壁上形成侧墙，形成孔的薄膜图形。可选的，所述形成侧墙的步骤包括先在薄膜开口及薄膜表面形成介质层；然后， 各向异性蚀刻所述介质层，去除薄膜表面及薄膜开口底部的介质层。可选的，所述介质层是氮氧化硅。可选的，所述氮氧化硅的厚度是1000 A 1500A。可选的，所述氮氧化硅通过等离子体化学气相沉积法形成。与现有技术相比，所述光刻方法的技术方案具有以下优点所述光刻方法中通过采用线宽修整步骤缩小条或孔的线宽，可以通过低端光刻机形成较小线宽的光刻图形，降低了制造成本。
图IA至图IC是现有技术的一种条的光刻方法的示意图；图2A至图2C是现有技术的一种孔的光刻方法的示意图；图3是现有技术的一种改进后的孔的光刻方法的流程图；图4是本发明光刻方法第一实施例的流程图；图5至图11是对应图4方法的过程示意图；图12是本发明光刻方法第二实施例的流程图；图13至图14是对应图12方法的过程示意图。
具体实施例方式设计人发现，高端光刻机可以满足小线宽图形的需求，但是高端光刻机价格较高， 使制造成本提高。为此，设计人改进现有技术的光刻方法，通过采用线宽修整步骤缩小条或孔的线宽，以实现使用低端的光刻机制造出小线宽的集成电路，既能满足工艺需求，又不需要引入新的光刻机技术，降低制造成本。参考图4，示出了本发明光刻方法第一实施例的流程图，所述方法包括以下步骤步骤11，提供衬底；步骤12，在衬底上形成薄膜；步骤13，在所述薄膜上形成光阻层；步骤14，图形化所述光阻层，形成光阻图形；步骤15，对所述光阻图形进行光阻修整步骤，形成尺寸减小的光阻图形；步骤16，以所述尺寸减小的光阻图形为掩模蚀刻所述薄膜，形成条的薄膜图形；步骤17，去除条的薄膜图形上的所述尺寸减小的光阻图形。上述步骤顺序提供了依照本发明实施例的一种方法。其他的例如增加步骤，移除一个或多个步骤，或者以不同顺序排列的一个或多个步骤的实施例不会背离权利要求所限定的范围。在本说明书下文中可以发现本方法和结构更详细和具体的描述。以下结合附图对上述方法过程进一步说明。参考图5，执行步骤11，提供衬底101。所述衬底101可以是硅晶圆或绝缘体上硅 (SOI, Silicon-On-Insulator)。参考图6，执行步骤12，在衬底101上形成薄膜102。所述薄膜102可以是用于支撑和绝缘的介质层薄膜，也可以是用于电连接的金属薄膜和半导体薄膜。所述介质层薄膜采用化学气相沉积的方法制造，所述金属薄膜可以通过溅射方法制造。以多晶硅薄膜为例， 多晶硅薄膜通过化学气相沉积的方法制成。通过后续光刻工艺可将所述薄膜图形化成所需要的“条”图形。参考图7，执行步骤13，在所述薄膜102上形成光阻层103。通过旋涂工艺在所述薄膜102上形成光阻层103。所述光阻可以是正型光阻。参考图8，执行步骤14，图形化所述光阻层103，形成条的光阻图形104。图形化所述光阻层103主要包括曝光和显影。以I线光刻机为例，曝光光源是汞灯，曝光波长是 365nm0参考图9，执行步骤15，对所述光阻图形104进行光阻修整步骤，形成尺寸减小的光阻图形105。所述光阻修整步骤减小所述光阻图形104的尺寸，形成尺寸减小的光阻图形105，所述尺寸减小的光阻图形105尺寸是光阻图形104尺寸的0. 5-0. 7倍。所述光阻修整步骤包括对所述光阻图形104进行蚀刻，去除所述光阻图形104上的部分光阻。所述蚀刻是各向同性蚀刻。本实施例中，采用干法去胶机台对所述光阻图形104进行蚀刻，蚀刻时通过聚合物保护光阻，控制蚀刻出的光阻形貌。同时，在所述蚀刻过程中需精确控制蚀刻速率，例如，在蚀刻前对样品光阻进行蚀刻，并测试蚀刻速率，如果蚀刻速率符合设计规格，则可以对产品进行蚀刻，如果蚀刻速率不符合设计规格，则需调整干法去胶的参数，直到蚀刻速率符合设计规格。具体地，在光阻修整步骤中，通过时间控制对光阻的蚀刻量。参考图10，执行步骤16，以尺寸减小的光阻图形105为掩模，蚀刻所述薄膜，形成条的薄膜图形106。具体地说，以尺寸减小的光阻图形105为掩模，通过蚀刻去除未被尺寸减小的光阻图形105覆盖的薄膜部分，直到暴露出衬底101，剩余的薄膜形成条的薄膜图形 106。参考图11，执行步骤17，去除条的薄膜图形上的尺寸减小的光阻图形105。去除尺寸减小的光阻图形105后，完成在衬底101上制造条的薄膜图形106的工艺。同样的，在硬掩模蚀刻技术中，通过光阻修整步骤得到小尺寸的光阻图形，以小尺寸的光阻图形为掩模蚀刻硬掩模，得到小尺寸的硬掩模，再以小尺寸的硬掩模为掩模得到小尺寸的薄膜图形。同样可以在低端光刻机中实现小线宽的光刻图形。以使用I线光刻机形成“条”的薄膜图形为例，如采用现有技术的光刻方法，仅能实现微米级(0. 35 μ m-o. 5 μ m)的线宽的“条”的薄膜图形。本方案中通过所述光阻修整步骤，形成的尺寸减小的光阻图形尺寸是光阻图形尺寸的0. 5-0. 7倍，以尺寸减小的光阻图形为掩模蚀刻薄膜时，可以得到小尺寸的“条”的薄膜图形。采用本方案的光刻方法可以得到深亚微米级(小于0. 25 μ m)线宽的“条”的薄膜图形。参考图12，示出了本发明光刻方法第二实施例的流程图，所述方法包括以下步骤
步骤21，提供衬底；步骤22，在衬底上形成薄膜；步骤23，在所述薄膜上形成光阻层；步骤24，图形化所述光阻层，形成光阻图形；步骤25，以所述光阻图形为掩模，蚀刻所述薄膜，形成薄膜开口 ；步骤26，去除薄膜上的光阻图形；步骤27，在薄膜开口的侧壁上形成侧墙，形成孔的薄膜图形。上述步骤顺序提供了依照本发明实施例的一种方法。其他的例如增加步骤，移除一个或多个步骤，或者以不同顺序排列的一个或多个步骤的实施例不会背离权利要求所限定的范围。在本说明书下文中可以发现本方法和结构更详细和具体的描述。所述第二实施例的方法的步骤21 步骤沈与现有技术相同，为了简化说明，在此不作详述。以G线光刻机为例，曝光光源为汞灯，曝光波长为436nm。在步骤沈后，形成薄膜开口，所述薄膜开口的尺寸是0. 6 μ m 0. 7 μ m。结合图13和图14，执行步骤27，在薄膜开口的侧壁上形成侧墙，形成孔的薄膜图形。所述形成侧墙的步骤包括先在薄膜开口 201及薄膜表面形成介质层202 ；然后，各向异性蚀刻所述介质层202，去除薄膜表面及薄膜开口 201底部的介质层202，保留薄膜开口 201侧壁的介质层部分以形成侧墙203。所述介质层202可以是氮氧化硅。所述氮氧化硅的厚度是1000 A 1500A,所述氮氧化硅可以通过等离子体化学气相沉积方法形成。较佳地，为了在后续蚀刻步骤中，所述蚀刻对介质层202有更好的选择性，所述介质层202还可以是其他非SiO2的材料。由于在原来薄膜开口 201的侧壁上形成了具有一定厚度的侧墙203，所以形成侧墙203后得到的孔的薄膜图形205的尺寸变小，本实施例中，所述孔的薄膜图形205的开口尺寸是0. 35 μ m 0. 5 μ m。根据介质层202的材料、厚度、蚀刻工艺的不同，所述孔的薄膜图形205的开口尺寸有所不同。以使用G线光刻机形成“孔”的薄膜图形为例，如采用现有技术的光刻方法，仅能得到线宽是0. 6 μ m 0. 7 μ m的“孔”的薄膜图形，采用本方案的光刻方法则可以得到线宽是0. 35 μ m 0. 5 μ m线宽“孔”的薄膜图形。综上所述，本发明提供的光刻方法，可以使用相对低端的光刻机制造出小线宽的集成电路，既能满足高集成度的需求，又不需要引入新的光刻机技术，降了低制造成本。进一步地，本发明提供的设计人还发现，高端光刻机的解析度(resolution)较高，但是解析度和光刻机的焦深成反比，解析度越高焦深越小，在光刻工艺中很容易出现离焦(defocus)现象，离焦现象导致曝光不透。使用低端光刻机则容易避免离焦问题，降低了制造难度。虽然本发明己以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
权利要求
1.一种光刻方法，其特征在于，所述方法包括提供衬底；在所述衬底上形成薄膜；在所述薄膜上形成光阻层；图形化所述光阻层，形成光阻图形；以所述光阻图形为掩模，蚀刻所述薄膜形成条或孔的薄膜图形，在形成薄膜图形的过程中采用线宽修整步骤缩小条或孔的薄膜图形的线宽。
2.如权利要求1所述的光刻方法，其特征在于，对于缩小条的薄膜图形的线宽，所述线宽修整步骤包括对所述光阻图形进行光阻修整步骤，减小所述光阻图形的尺寸；然后，以尺寸减小后的光阻图形为掩模，蚀刻未被光阻图形覆盖的部分薄膜，蚀刻后剩余的薄膜形成条的薄膜图形。
3.如权利要求2所述的光刻方法，其特征在于，对所述光阻图形进行光阻修整步骤包括对所述光阻图形进行蚀刻，去除所述光阻图形的部分光阻，减小所述光阻图形的尺寸。
4.如权利要求3所述的光刻方法，其特征在于，所述蚀刻为各向同性蚀刻。
5.如权利要求2所述的光刻方法，其特征在于，所述尺寸减小的光阻图形的尺寸是原光阻图形尺寸的0.5 0.7倍。
6.如权利要求1所述的光刻方法，其特征在于，对于缩小孔的薄膜图形的线宽，所述线宽修整步骤包括以光阻图形为掩模，蚀刻薄膜形成薄膜开口 ；之后，在薄膜开口的侧壁上形成侧墙，形成孔的薄膜图形。
7.如权利要求6所述的光刻方法，其特征在于，所述形成侧墙的步骤包括先在薄膜开口及薄膜表面形成介质层；然后，各向异性蚀刻所述介质层，去除薄膜表面及薄膜开口底部的介质层。
8.如权利要求7所述的光刻方法，其特征在于，所述介质层是氮氧化硅。
9.如权利要求8所述的光刻方法，其特征在于，所述氮氧化硅的厚度是1000 A~1500A。
10.如权利要求8所述的光刻方法，其特征在于，所述氮氧化硅通过等离子体化学气相沉积法形成。
全文摘要
一种光刻方法，所述方法包括提供衬底；在所述衬底上形成薄膜；在所述薄膜上形成光阻层；图形化所述光阻层，形成光阻图形；以光阻图形为掩模，蚀刻薄膜形成条或孔的薄膜图形，在形成薄膜图形的过程中采用线宽修整步骤缩小条或孔的薄膜图形的线宽。所述光刻方法在低端光刻机上，实现了较小线宽的光刻图形，降低了制造成本；另一方面，低端光刻机的焦深较大，不容易出现离焦现象，制造工艺难度小。
文档编号G03F7/00GK102298259SQ20101021382
公开日2011年12月28日 申请日期2010年6月22日 优先权日2010年6月22日
发明者桂林春, 王乐, 祝孔维, 邵永军 申请人:无锡华润上华半导体有限公司, 无锡华润上华科技有限公司