专利名称：像素结构及像素结构的制造方法
技术领域：
本发明涉及一种像素结构及像素结构的制造方法，且特别涉及一种高开口率且制作方法简易的像素结构及像素结构的制造方法。
背景技术：
一般而言，液晶显示器的像素结构包括有源元件与像素电极。有源元件用来作为液晶显示单元的开关元件。而为了控制个别的像素结构，通常会经由对应的扫描线与数据线来选取特定的像素，并通过提供适当的操作电压，以显示对应此像素的显示数据。另外， 像素结构中还包括存储电容器(storage capacitor)，使得像素结构具有电压保持的功能。 也就是，存储电容器能够存储上述所施加的操作电压，以维持像素结构显示画面的稳定性。为了在像素结构中设置存储电容器，一般会需要在像素结构中形成电容电极。然而，为了增加存储电容器的电容值必须增加电容电极的面积。一般来说，电容电极是以金属一类的不透光导电材料制作而成的，电容电极的面积增加意味着不透光面积的增加也就是会降低像素结构的开口率。此外，在像素结构中，像素电极与数据线之间并无其他导电元件，使得像素电极与数据线之间的耦合效应影响像素结构的显示品质。所以，像素电极与数据线之间必须被要求相隔一定的距离，这又对显示开口率造成进一步的限制。因此，目前的像素结构都较难以兼顾高画面品质与理想的显示开口率。
发明内容
本发明提供一种像素结构具有两层金属层就可兼具足够的存储电容值以及增加的显示开口率。本发明提供一种像素结构的制造方法，以五道光掩模制造工艺就可以制作高存储电容并且高显示开口率的像素结构。本发明提出一种像素结构，配置于一基板上。像素结构包括一通道层、一第一图案化金属层、一第一绝缘层、一第二图案化金属层、一第二绝缘层以及一像素电极。通道层配置于基板上。第一图案化金属层包括一数据线、一源极与一漏极。源极连接数据线，而源极与漏极彼此分离并同时接触于通道层。第一绝缘层覆盖通道层以及第一图案化金属层，并具有一第一开口以暴露出漏极。第二图案化金属层配置于第一绝缘层上并包括一扫描线以及一电容电极。扫描线的延伸方向交错于数据线的延伸方向，而电容电极具有重叠于数据线的至少一第一部。第二绝缘层覆盖第二图案化金属层并具有一第二开口，其中第二开口连通于第一开口以暴露出漏极。像素电极配置于第二绝缘层上并通过第二开口以及第一开口连接于漏极，且像素电极至少重叠于电容电极的至少一第一部。在本发明一实施例中，上述像素电极与数据线重叠而在基板上定义出一重叠面积，且电容电极的第一部至少覆盖住重叠面积。在本发明一实施例中，上述数据线整体夹于基板与第一绝缘层之间。在本发明一实施例中，上述通道层的材质包括多晶硅半导体材料或氧化物半导体材料。在本发明一实施例中，上述像素结构，还包括一缓冲层，其位于基板与通道层之间。在本发明一实施例中，上述通道层位于第一图案化金属层与基板之间。在本发明一实施例中，上述电容电极为一 U形图案，U形图案环绕于像素电极的边缘。在本发明一实施例中，上述电容电极的第一部的宽度大于数据线的线宽。本发明另提出一种像素结构的制作方法。在一基板上形成一通道层。在基板上形成一第一图案化金属层。第一图案化金属层包括一数据线、一源极与一漏极，源极连接数据线，而源极与漏极彼此分离并同时接触于通道层。形成一第一绝缘层，其覆盖通道层以及第一图案化金属层。在第一绝缘层上形成一第二图案化金属层。第二图案化金属层包括一扫描线以及一电容电极。扫描线的延伸方向交错于数据线的延伸方向，而电容电极部分重叠于数据线。形成第二绝缘层，其覆盖第二图案化金属层。在第二绝缘层上形成一第一开口以及在第一绝缘层上形成一第二开口，其中第一开口连通于第二开口以暴露出漏极。在第二绝缘层上形成一像素电极。像素电极通过第二开口以及第一开口连接于漏极，且像素电极重叠于电容电极。在本发明一实施例中，上述通道层的材质包括多晶硅半导体材料或氧化物半导体材料。在本发明一实施例中，上述像素结构的制作方法还包括在形成该通道层之前，在基板上形成一缓冲层，其中缓冲层位于基板与通道层之间。基于上述，本发明的像素结构利用电容电极设置于数据线与像素电极之间使得像素电极的配置面积增大而实现高显示开口率。另外，采用五道光掩模制造工艺就可以完成像素结构的制作，因此本发明提供一种制作方法简易的像素结构。为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
图IA示出为本发明一实施例的像素结构的制作方法中第一道光掩模制造方法的俯视示意图。图IB为沿图IA的剖线1-1’所示出的剖面。图IC为沿图IA的剖线11-11’所示出的剖面。图2A示出为本发明一实施例的像素结构的制作方法中第二道光掩模制造工艺的俯视示意图。图2B为沿图2A的剖线1_1’所示出的剖面。图2C为沿图2A的剖线11-11’所示出的剖面。图3A示出为本发明一实施例的像素结构的制作方法中第三道光掩模制造工艺的俯视示意图。图;3B为沿图3A的剖线1_1’所示出的剖面。图3C为沿图3A的剖线11-11’所示出的剖面。
图4A示出为本发明一实施例的像素结构的制作方法中第四道光掩模制造工艺的俯视示意图。图4B为沿图4A的剖线1_1’所示出的剖面。图4C为沿图4A的剖线11-11’所示出的剖面。图5A示出为本发明一实施例的像素结构的制作方法中第五道光掩模制造工艺的俯视示意图。图5B为沿图5A的剖线1_1’所示出的剖面。图5C为沿图5A的剖线11-11’所示出的剖面。主要附图标记说明10 基板20 缓冲层100 像素结构110:通道层112:掺杂半导体薄层114:图案化的掺杂半导体薄层120:第一图案化金属层122 数据线124 源极126 漏极130 第一绝缘层140 第二图案化金属层142 扫描线144:电容电极144A 第一部144B 第二部146:栅极150 第二绝缘层132、152:开口160:像素电极A 重叠面积Dl 宽度D2 线宽I-I，、II-II，剖线
具体实施例方式图IA示出为本发明一实施例的像素结构的制作方法中第一道光掩模制造工艺的俯视示意图，而图IB与图IC分别为沿图IA的剖线1-1’与剖线11-11’所示出的剖面。请同时参照图1A、1B与图1C，本实施例的制作方法例如是先在基板10上形成一通道层110。 通道层110可以采用一第一道光掩模制造工艺加以制作。亦即，本步骤的具体实施方式
例如是先进行物理气相沉积、化学气相沉积、溅镀等沉积制造工艺在基板10上形成整层的半导体材料。接着，通过一第一光掩模(未示出)进行微影蚀刻制造工艺以将整层的半导体材料图案化而构成通道层110。在本实施例中，通道层110的材质例如是多晶硅半导体材料，所以，在形成通道层 110之前可以先在基板10上形成一缓冲层20。另外，在形成通道层110的步骤中可以通过沉积条件的调整或是通过后续的掺杂制造工艺使得通道层110具有一掺杂半导体薄层 112，以利于提升最终元件的品质。不过，上述制作步骤及材料的选用仅是举例说明之用并非意图限定本发明。在其他的实施方式中，通道层110的材质可选择为氧化物半导体材料，且通道层110可不需具有掺杂半导体薄层112。并且，制作通道层110之前也可选择性地不在基板10上形成缓冲层 20。也就是说，本发明也可以使通道层110直接地配置于基板10上。图2A示出为本发明一实施例的像素结构的制作方法中第二道光掩模制造工艺的俯视示意图，而图2B与图2C分别为沿图2A的剖线1-1’与剖线11-11’所示出的剖面。请同时参照图2A、2B与图2C，在上述第一道光掩模制造工艺之后，可以进行一第二道光掩模制造工艺以在缓冲层20以及通道层110上形成第一图案化金属层120。第二道光掩模制造工艺可以包括形成金属材料层以及图案化金属材料层的步骤，其中这些步骤的具体制作方式可以参照本领域常用的沉积制造工艺以及微影蚀刻制造工艺，在此不另赘述。此外，在完成第一图案化金属层120之后，可在第一图案化金属层120上形成一第一绝缘层130，使第一图案化金属层120被第一绝缘层130覆盖。详细而言，第一图案化金属层120包括数据线122、源极124以及漏极126。源极 IM连接数据线122，而源极IM与漏极144彼此分离并同时接触于通道层110。在此，源极 1 例如是由数据线122所延伸出的分支所构成，所以在图2B中源极IM与数据线122为一体成型的构件。值得一提的是，在图案化金属材料层构成第一图案化金属层120的步骤中可以进一步将通道层110上方的部分掺杂半导体薄层移除以构成图案化的掺杂半导体薄层114。如此一来，可以避免源极IM与漏极1 之间的掺杂半导体材料导致两构件不必要的电性连通。值得一提的是，当通道层110不具有掺杂半导体薄层时，形成第二图案化金属层 120的步骤中可不需将通道层110进一步图案化或是薄化。换言之，本实施例的图案化掺杂半导体薄层114仅是举例说明之用，并非用以局限本发明。另外，本实施例是以通道层110 位于基板10与第一图案化金属层120之间来进行说明，不过在其他的实施例中通道层110 与第一图案化金属层120的制作顺序可以对调而使第一图案化金属层120的源极124、漏极 126位于通道层110与基板10之间。图3A示出为本发明一实施例的像素结构的制作方法中第三道光掩模制造工艺的俯视示意图，而图3B与图3C分别为沿图3A的剖线1-1’与剖线11-11’所示出的剖面。请同时参照图3AJB与图3C，本实施例接着进行第三道光掩模制造工艺以在第一绝缘层130 上形成第二图案化金属层140，并且在第二图案化金属层140上形成第二绝缘层150。第三道光掩模制造工艺可以参照已知的沉积、微影及蚀刻制造工艺，而本实施例不另作赘述。以本实施例而言，第二图案化金属层140包括扫描线142以及电容电极144。扫描线142的延伸方向交错于数据线122的延伸方向，而电容电极144部分重叠于数据线122。具体而言，本实施例的电容电极144具有多个第一部144A以及连接第一部144A的第二部 144B而构成U形图案，其中第一部144A的延伸方向实质上平行于数据线122的延伸方向， 且第一部144A重叠于数据线122。当然，电容电极144在其他实施例中可以构成其他形状的图案，而不以本实施例所示出的附图为限。举例而言，在其他的实施例中，电容电极144 可以是H形、Z形等其他的形状。另外，扫描线142有一部分重叠于通道层110而可以定义为栅极146。因此，第二图案化金属层140所构成的构件中实质上也包括了栅极146。在其他实施例中，可以将扫描线142延伸出一分支以作为栅极146，所以本实施例所表示的栅极146设计仅为举例说明之用，非用以限定本发明。在此，栅极146、源极124、漏极126以及源极IM与漏极1 之间的通道层110构成一薄膜晶体管以作为驱动显示介质的有源元件，其中本实施例的薄膜晶体管是顶栅型设计的薄膜晶体管，亦即本实施例的栅极146位于通道层110远离基板10的一侧(上方)。图4A示出为本发明一实施例的像素结构的制作方法中第四道光掩模制造工艺的俯视示意图，而图4B与图4C分别为沿图4A的剖线1-1’与剖线11-11’所示出的剖面。请同时参照图4A、4B与图4C，在形成第二绝缘层150之后，可以进行第四道光掩模制造工艺以在第一绝缘层130中形成开口 132以及在第二绝缘层150中形成开口 152。由于开口 132 与开口 152是通过同一道光掩模制造工艺制作的，开口 132与开口 152彼此连通并且暴露出漏极126。换言之，开口 132与开口 152虽位于不同膜层中，却共同构成一接触开口。图5A示出为本发明一实施例的像素结构的制作方法中第五道光掩模制造工艺的俯视示意图，而图5B与图5C分别为沿图5A的剖线1-1’与剖线11-11’所示出的剖面。请同时参照图5A、5B与图5C，本实施例例如在图4A 4C所公开的制作步骤之后，在第二绝缘层150上形成像素电极160，使得像素电极160通过开口 152与开口 132所构成的接触开口电性连接漏极126以完成像素结构100。整体而言，像素结构100配置于一基板10上。像素结构100包括一通道层110、一第一图案化金属层120(参照图2A 2C)、第一绝缘层130、第二图案化金属层140(参照图 3A 3C)、第二绝缘层150以及一像素电极160。通道层110配置于基板10上。第一图案化金属层120包括一数据线122、一源极IM与一漏极126。源极IM连接数据线122，而源极IM与漏极1 彼此分离并同时接触于通道层110。第一绝缘层130覆盖通道层110以及第一图案化金属层120，并具有开口 132以暴露出漏极126。第二图案化金属层140配置于第一绝缘层130上并包括一扫描线142以及一电容电极144。扫描线142的延伸方向交错于数据线122的延伸方向，而电容电极144至少部分地重叠于数据线122。第二绝缘层 150覆盖第二图案化金属层140并具有开口 152，其中152开口连通于开口 132以暴露出漏极126。像素电极160则配置于第二绝缘层150上并通过开口 152以及开口 132连接于漏极126，且像素电极160至少重叠于电容电极144的第一部144A。另外，电容电极144所构成的U形图案可以环绕像素电极160的边缘。在本实施例中，电容电极144位于像素电极160与数据线122之间，因此像素电极 160与数据线122之间的耦合效应会被电容电极144的第一部144A所屏蔽。在设定像素电极160的图案时不需为了避免像素电极160与数据线122的耦合效应造成不良的影响而使像素电极160与数据线122相隔一间距。所以，本实施例的像素电极160的面积与数据线122的面积可以彼此重叠而在基板10上定义出一重叠面积A(图5A中以点状分布的面积表示为所述的重叠面积A)。同时，第一部144A的宽度Dl可以等于或是大于数据线122 的线宽D2使得电容电极144的第一部144A至少覆盖住重叠面积A。如此一来，可以增大像素电极160的面积，同时维持像素结构100的显示品质。也就是说，本实施例的设计可以在显示品质不变差的前提下有效地增加像素结构100的显示开口率。另外，电容电极144与像素电极160之间仅相隔一层绝缘层，即第二绝缘层150，所以电容电极144与像素电极160所构成的存储电容可以具有较大的电容值。也就是说，像素结构100可以具有足够的电容值来维持显示品质的稳定性。值得一提的是，本实施例的数据线122是以第一图案化金属层120制作而成，而整体地位于第一绝缘层130与基板10 之间，所以数据线122可以具有理想的传输品质，也不容易有断线的问题。整体而言，本实施例利用上述的五道光掩模制造工艺就可以实现高开口率大存储电容值的像素结构100。综上所述，本发明的像素结构中，第一图案化金属层构成了源极、漏极及数据线， 第二图案化金属层构成了栅极与电容电极，且第一图案化金属层位于第二图案化金属层与基板10之间。所以，电容电极实质上可以位于像素电极与数据线之间，而屏蔽像素电极与数据线之间的耦合效应。如此一来，可以增加像素电极的面积，甚至使像素电极的面积重叠于数据线的面积，借以提高显示开口率。另外，本发明的像素结构中，像素电极与电容电极之间的距离仅为其中一层绝缘层的厚度，而有助于增加存储电容的电容值以具有理想的显示稳性。整体而言，本发明的像素结构采用五道光掩模制造工艺制作就可以兼具理想的显示品质及显示开口率。虽然本发明已以实施例公开如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视所附的权利要求所界定的范围为准。
权利要求
1.一种像素结构，配置于一基板上，该像素结构包括 一通道层，形成于该基板上，；一第一图案化金属层，包括一数据线、一源极与一漏极，该源极连接该数据线，而该源极与该漏极彼此分离并同时接触于该通道层；一第一绝缘层，覆盖该通道层以及该第一图案化金属层，并具有一第一开口以暴露出该漏极；一第二图案化金属层，配置于该第一绝缘层上并包括一扫描线以及一电容电极，该扫描线的延伸方向交错于该数据线的延伸方向，而该电容电极具有重叠于该数据线的至少一第一部；一第二绝缘层，覆盖该第二图案化金属层以及该第一绝缘层，并具有一第二开口，其中该第二开口连通于该第一开口以暴露出该漏极；以及一像素电极，配置于该第二绝缘层上并通过该第二开口以及该第一开口连接于该漏极，且该像素电极至少重叠于该电容电极的该至少一第一部。
2.如权利要求1所述的像素结构，其中该像素电极与该数据线重叠而在该基板上定义出一重叠面积，且该电容电极的该第一部至少覆盖住该重叠面积。
3.如权利要求1所述的像素结构，其中该数据线整体夹于该基板与该第一绝缘层之间。
4.如权利要求1所述的像素结构，其中该通道层的材质包括多晶硅半导体材料或氧化物半导体材料。
5.如权利要求1所述的像素结构，还包括一缓冲层，位于该基板与该通道层之间。
6.如权利要求1所述的像素结构，其中该通道层位于该第一图案化金属层与该基板之间。
7.如权利要求1所述的像素结构，其中该通道层位于该第一图案化金属层远离该基板的一侧。
8.如权利要求1所述的像素结构，其中该电容电极另包含平行于该扫描线的一第二部。
9.如权利要求8所述的像素结构，其中该电容电极为一U形图案，该U形图案环绕于该像素电极的边缘。
10.如权利要求1所述的像素结构，其中该电容电极的该第一部的宽度大于该数据线的线宽。
11.如权利要求1所述的像素结构，其中该扫描线包含一栅极，位于该通道层上方。
12.—种像素结构的制作方法，包括 在一基板上形成一通道层；在该基板上形成一第一图案化金属层，该第一图案化金属层包括一数据线、一源极与一漏极，该源极连接该数据线，而该源极与该漏极彼此分离并同时接触于该通道层； 形成一第一绝缘层，覆盖该通道层以及该第一图案化金属层； 在该第一绝缘层上形成一第二图案化金属层，该第二图案化金属层包括一扫描线以及一电容电极，该扫描线的延伸方向交错于该数据线的延伸方向，而该电容电极部分重叠于该数据线；形成一第二绝缘层，覆盖该第二图案化金属层以及该第一绝缘层； 在该第二绝缘层以及在该第一绝缘层中形成一开口，以暴露出该漏极；以及在该第二绝缘层上形成一像素电极，该像素电极通过该开口连接于该漏极，且该像素电极部分重叠于该电容电极。
13.如权利要求12所述的像素结构的制作方法，其中该通道层的材质包括多晶硅半导体材料或氧化物半导体材料。
14.如权利要求12所述的像素结构的制作方法，还包括在形成该通道层之前，在该基板上形成一缓冲层，其中该缓冲层位于该基板与该通道层之间。
15.如权利要求12所述的像素结构的制作方法，其中该像素电极部分重叠于该数据线。
全文摘要
一种像素结构及其制造方法。像素结构包括依序形成的一通道层、一第一图案化金属层、一第一绝缘层、一第二图案化金属层、一第二绝缘层以及一像素电极。第一图案化金属层包括一数据线、一源极与一漏极。第一绝缘层具有一第一开口以暴露出漏极。第二图案化金属层包括一扫描线以及一电容电极。电容电极具有重叠于数据线的第一部。第二绝缘层具有一第二开口，其连通于第一开口以暴露出漏极。像素电极通过第二开口以及第一开口连接于漏极，并至少重叠于电容电极的第一部。本发明提供的像素结构具有两层金属层就可兼具足够的存储电容值以及增加的显示开口率。
文档编号G02F1/1333GK102436104SQ20111039662
公开日2012年5月2日 申请日期2011年11月29日 优先权日2011年11月15日
发明者陈培铭, 黄章祐 申请人:友达光电股份有限公司