连体芯片、连体芯片组、成像盒及成像盒组的制作方法
【专利摘要】本发明提供了一种连体芯片和包括该连体芯片的成像盒，所述连体芯片包括附属部分和主要部分，所述附属部分包括：接口单元、存储单元、优先等级确定单元和控制单元，在预设的优先等级确定信息的发送时刻，向串行公共总线上发送优先等级确定信息；并同时检测串行总线上是否存在其他连体芯片发送的优先等级确定信息，能够避免不同的附属部分同时响应引起的信号冲突。在其他连体芯片的附属部分损坏或者被拆除的情况下，本发明的连体芯片能够及时响应打印成像设备，无须更换其他的连体芯片，避免了主要部分中的价格较高的主要存储器被浪费。
【专利说明】连体芯片、连体芯片组、成像盒及成像盒组
【技术领域】
[0001]本发明属于打印成像领域，尤其涉及连体芯片及包括该连体芯片的成像盒。
【背景技术】
[0002]在打印成像装置(例如喷墨打印机、激光/LED打印机)上安装带有盒芯片的成像盒(例如墨盒、硒鼓和粉盒)是近年来常见的一种应用方式，该盒芯片存储了有关成像盒的信息，这样打印成像装置可以通过成像盒的该盒芯片，获知安装到其上的成像盒的信息，然后根据这些信息准确地执行打印成像操作，并在成像盒中的记录材料消耗完时，通过往盒芯片中写入信息，来限制空成像盒的继续使用。已知的盒芯片中，一般存储了两种类型的信息，一种是不可改变的信息，例如有关成像盒的品牌、序列号、容量、和生产日期等方面的固定信息；另外一种是实时记录成像盒的使用情况的信息，这类可变信息包括了记录材料消耗量、记录材料剩余量、已打印页数、剩余打印页数、首次安装日期等，不同品牌和类型的盒芯片所存储的信息的类别和种类一般不同。
[0003]为提供更加悦目的彩色图像，在打印成像设备上安装多个容纳了不同颜色记录材料的成像盒是常见的一种方式。图1是现有技术中多个盒芯片与打印成像设备之间通信的总线连接示意图，打印成像装置和四个盒芯片都连接在串行公共总线上，每个盒芯片都被分配了一个器件地址，分别为“011”、“010”、“110”和“101”。在图2中，串行公共总线具有四条通信线，每条通信线对于每一个盒芯片和打印成像设备都是公共的，四条通信线分别是电压源信号线(VCC)、接地线(GND)、可双向传输信息的通信线(I/O)及为打印成像设备和多个盒芯片提供同步时钟的时钟信号线(CLK)。在盒芯片与打印成像设备交互通信时，首先由打印成像设备通过串行公共总线发出指令，该指令包括指示访问对象的器件地址。盒芯片接收到该指令后，根据指令中包括的器件地址，识别该指令是否呼叫自身，如果是，则通过串行公共总线发送响应信息给打印成像设备，并在其后的时间通过串行公共总线与打印成像设备交互盒芯片存储的信息；如果识别到该指令并非呼叫自身，则进入休眠或者待机状态，直到接收到打印成像设备发送的停止、复位或者上电初始化的信号。
[0004]由于同一批次的盒芯片中，一般存储了多个相同类别的固定信息，例如品牌、容量和生产日期，所以为了规模化生产以降低成本，现有的兼容盒芯片将这部分信息提取出来，存储到独立的附属存储器中，而其他类别的信息则全部存储到另外一个主存储器中，附属存储器受主存储器的控制，因此只有主存储器被分配了一个器件地址，附属存储器无需分配器件地址，由于打印成像设备只读取附属存储器的数据，而不对其进行数据的写入，因此附属存储器还可以选用只读存储器，以进一步降低成本。在打印成像设备需要访问附属存储器存储的信息时，主存储器负责将打印成像设备的指令进行解释并转发附属存储器存储的信息给打印成像设备。因此在生产兼容盒芯片的时候，只需要将主存储器和附属存储器固定到同一片电路板上即可。
[0005]然而，当电路板上的价格较低的附属存储器被损坏时，只能更换新的兼容盒芯片，而电路板上价格较高的主存储器就浪费了。这种情况应当得到改善。
【发明内容】
[0006]为了在附属存储器被损坏的情况下仍能使用主存储器以减少主存储器的浪费，本发明提供了一种用于成像盒的连体芯片，所述连体芯片包括附属部分和主要部分，其特征在于，所述附属部分包括:
接口单元，通过串行公共总线连接到打印成像设备，其用于接收打印成像设备发送的指令和供电信号；
存储单元，其存储了通用于不同成像盒的信息；
优先等级确定单元，其预设了优先等级确定信息的发送时刻；和控制单元，在接收到打印成像设备发送的供电信号时，(a.)用于在预设的优先等级确定信息的发送时刻，向串行公共总线上发送优先等级确定信息；(b.)还用于检测串行公共总线上是否存在其他连体芯片发送的优先等级确定信息，如果不存在，则控制单元响应打印成像设备后续发送的指令。
[0007]在其他的实施例中，优选地，在检测到串行公共总线上不存在其他连体芯片发送的优先等级确定信息时，控制单元通过接口单元将存储单元存储的通用信息发送给打印成像设备。
[0008]在其他的实施例中，优选地，优先等级确定信息的发送时刻与优先等级相关，优先等级较高的，则往串行公共总线上发送优先等级确定信息的发送时刻相对靠前；相反，优先等级较低的，则往串行公共总线上发送优先等级确定信息的发送时刻相对靠后。
[0009]在其他的实施例中，优选地，若控制单元在预设的优先等级确定信息的发送时刻之前检测到串行公共总线上存在其他连体芯片发送的优先等级确定信息，则控制单元不向串行公共总线上发送优先等级确定信息。
[0010]在其他的实施例中，优选地，所述附属部分还包括响应识别单元，其用于识别串行公共总线上是否存在响应；
所述优先等级确定单元还预设了优先等级；
所述控制单元还用于，在接收到打印成像设备发送的指令时，根据预设的优先等级对应的时刻，控制响应识别单元识别串行公共总线上的响应，并响应打印成像设备的指令。
[0011]在其他的实施例中，优选地，在响应识别单元识别到串行公共总线上不存在响应时，控制单元通过接口单元将存储单元存储的通用信息发送给打印成像设备。
[0012]在其他的实施例中，优选地，所述优先等级确定单元预设的优先等级具体是识别串行公共总线上是否存在响应的时刻和响应打印成像设备的指令的时刻。
[0013]在其他的实施例中，优选地，预设的优先等级较高的，则识别串行公共总线上是否存在响应的时刻和响应打印成像设备的指令的时刻相对靠前；相反，优先等级较低的，则识别串行公共总线上是否存在响应的时刻和响应打印成像设备的指令的时刻相对靠后。
[0014]在其他的实施例中，优选地，所述连体芯片的附属部分以可拆除的方式连接到主要部分。
[0015]在其他的实施例中，优选地，连体芯片的主要部分和附属部分设置在同一块电路板上的两端，主要部分和附属部分之间的电路板形成有一个V形长槽。
[0016]本发明还提供了一种连体芯片组，所示连体芯片组包括至少两个上述的连体芯片，其特征在于，各个连体芯片的附属部分的优先等级确定单元所预设的优先等级确定信息的发送时刻不同。
[0017]本发明还提供了 一种成像盒，其特征在于，其安装有任一上述的连体芯片。
[0018]本发明还提供了一种成像盒组，其特征在于，其分别安装有任一上述的连体芯片，各个连体芯片的附属部分的优先等级确定单元所预设的优先等级确定信息的发送时刻不同。
[0019]通过本发明提供的连体芯片和包括该连体芯片的成像盒，在预设的优先等级确定信息的发送时刻，向串行公共总线上发送优先等级确定信息；并检测串行总线上是否存在其他连体芯片发送的优先等级确定信息，能够避免不同的附属部分同时响应引起的信号冲突，另外，当打印成像设备仍需要访问被损坏的附属部分存储的信息时，优先等级确定单元的设置能够在其中一个附属部分损坏或者被拆除的情况下，保障其他没有被损坏或拆除的附属部分能够及时响应打印成像设备，从而确保了打印成像的正常执行。当个别连体芯片的附属部分被拆除时，也无须更换连体芯片，避免了主要部分中的价格较高的主要存储器被浪费。
【专利附图】
【附图说明】
[0020]图1所示的是现有技术中多个盒芯片与打印成像设备之间通信的总线连接示意图；
图2所示的是本发明两个连体芯片与打印成像设备之间通信的总线连接和连体芯片的结构不意图；
图3所示的是连体芯片的附属部分的模块结构图；
图4所示的是连体芯片中附属部分和主要部分的存储器编址映射图；
图5所示的两个连体芯片的附属部分发送优先等级确定信息的信号时序图；
图6所示的是连体芯片的附属部分的另一种模块结构图；
图7所示的是两个连体芯片的附属部分在响应打印成像设备的指令时的信号时序图；图8所示的是两个连体芯片的附属部分在响应打印成像设备的指令时的另一个信号时序图；
图9A所示的是主要部分和附属部分都设置在同一块电路板上的连体芯片的正视图； 图9B所示的是主要部分和附属部分都设置在同一块电路板上的连体芯片的侧视图。
【具体实施方式】
[0021]为充分公开并体现本发明各个方面的优点，下面结合附图对本发明的各个示例性的实施方案进行描述。
[0022]实施例一
本发明提供了一种附属部分可拆除的用于成像盒的连体芯片，多个这样的连体芯片可通过串行公共总线连接到打印成像设备，如图2所示，该连体芯片包括了附属部分和主要部分，附属部分以可拆除的方式连接到主要部分，图2中以连体芯片100和连体芯片200为例示出了连体芯片的组成和与打印成像设备的连接方式。其中，连体芯片100的器件地址为“010”并存储在主要部分中，其附属部分可以分配器件地址也可以不分配器件地址。主要部分和附属部分各自都设置了接口电路，都能连接到串行公共总线上。同样地，连体芯片200也包括主要部分和附属部分，且其器件地址“110”也存储在主要部分中。本发明的连体芯片，具备原装厂商生产的OEM盒芯片的功能，将其安装到成像盒时，可以像OEM盒芯片一样配合打印成像设备工作。
[0023]图3示出了连体芯片的附属部分的结构组成，其包括:
接口单元10，通过串行公共总线连接到打印成像设备，其用于接收打印成像设备发送的指令和供电信号；
存储单元12，其存储了通用于同一个打印成像设备的不同成像盒的信息，这些信息既可以用于某个特定的成像盒，也可以用于适用于同一个打印成像设备的其他的成像盒。该通用信息可以是固定信息，也可以是可变信息。该存储单元可以采用常见的非易失性存储器，例如EPROM，EEPROM, FLASH存储器，铁电存储器，相变存储器等，也可以采用易失性存储器加上供电电源的方案，例如SRAM+电池或电容，DRAM+电池或电容；
优先等级确定单元13，其预设了优先等级确定信息的发送时刻，该优先等级确定信息用于告知其他连体芯片，在串行公共总线上还连接了连体芯片本身，因此，不同的连体芯片的附属部分的优先等级确定信息可以相同，也可以不同，该优先等级确定信息可以预先存在到存储单元中；和
控制单元11，在接收到打印成像设备发送的供电信号时，(a.)用于在预设的优先等级确定信息的发送时刻，向串行公共总线上发送优先等级确定信息；(b.)还用于检测串行公共总线上是否存在其他连体芯片发送的优先等级确定信息，如果不存在，则控制单元11响应打印成像设备后续发送的指令。
[0024]此外，在检测到串行公共总线上不存在其他连体芯片发送的优先等级确定信息时，控制单元通过接口单元将存储单元存储的通用信息发送给打印成像设备。
[0025]不同的连体芯片的附属部分，其优先等级确定单元所预设的优先等级确定信息的发送时刻不同，优先等级确定信息的发送时刻与优先等级相关，优先等级较高的，则往串行公共总线上发送优先等级确定信息的发送时刻相对靠前；相反，优先等级较低的，则往串行公共总线上发送优先等级确定信息的发送时刻相对靠后。该时刻是与打印成像设备开始向盒芯片(是上述的连体芯片、兼容盒芯片和原装厂商生产的OEM盒芯片的统称)发送供电信号的时刻(也即上电初始化时刻)来比较的。例如，优先等级较高的优先等级确定单元，其存储的优先等级确定信息的发送时刻相对靠近打印成像设备开始发送供电信号的时刻，也即上述的相对靠前；优先等级较低的优先等级确定单元，其存储的的优先等级确定信息的发送时刻相对远离打印成像设备开始发送供电信号的时刻，也即上述的相对靠后。
[0026]另外，若控制单元在预设的优先等级确定信息的发送时刻之前检测到串行公共总线上存在其他连体芯片发送的优先等级确定信息，则控制单元不向串行公共总线上发送优先等级确定信息。
[0027]由于附属部分的存储单元存储的信息是整个连体芯片的所有信息的一部分，因此，附属部分的存储单元的编址与主要部分的存储器的编址是连续的。以图4中的连体芯片100的编址映射图为例，附属部分的三个字节的固定信息，编址为前三个访问地址，分别为“01”、“02”和“03”，这三个字节的固定信息是通用于其他成像盒的通用信息，即连体芯片200的附属部分，也存储了这三个字节的通用信息。而主要部分的编址从访问地址“04”开始，主要部分存储了固定信息和可变信息。因此，当附属部分或者主要部分接收到打印成像设备的指令时，可以根据指令中的访问地址，判断自身是否存储有该访问地址对应的信息，从而反馈给打印成像设备。下面，以打印成像设备中仅仅安装了两个成像盒(即如图2所示仅仅连体芯片100和连体芯片200连接到了串行公共总线)为例并结合图2至图5说明上述附属部分各个单元模块的功能和作用。
[0028]当启动打印成像设备时以及打印成像设备需要对盒芯片进行读写操作时，打印成像设备会通过串行公共总线向盒芯片供电，即通过电压源信号线(VCC)向盒芯片发送供电信号。此时，本实施例的连体芯片的附属部分，可以通过接口单元接收到该供电信号。由于打印成像设备开始向盒芯片供电后，并不会立刻占用通信线(1/0)，此时通信线处于空闲状态，一段时间后，打印成像设备往往需要首先获取成像盒的固有属性，因此会首先发送访问固定信息的指令，例如先发送包括访问地址“01”的指令。本发明的连体芯片的附属部分，就是利用通信线的空闲时段，向串行公共总线发送优先等级确定信息。控制单元根据优先等级确定单元预先存储的优先等级确定信息的发送时刻，在到达该发送时刻时，向串行公共总线上发送优先等级确定信息。
[0029]控制单元检测串行公共总线上是否存在其他连体芯片发送的优先等级确定信息，如果不存在，则确认在串行公共总线上只连接了该连体芯片本身，而没有其他的连体芯片也连接在该串行公共总线上。则该附属部分响应打印成像设备后续发送的指令。在此情况下，当打印成像设备发送的指令包含了器件地址“010”和访问地址“04”时，如图4所示，连体芯片100的主要部分通过判断这些器件地址和访问地址，可以确认到该指令是呼叫自身并用于访问编址为“04”的固定信息，则在指令后的最后一个时钟信号的下降沿处，将访问地址“04”的固定信息反馈给打印成像装置。由于连体芯片100的附属部分不包括编址为“04”的固定信息，因而该附属部分识别到该指令并非呼叫自身，忽略该指令进入待机状态。而连体芯片200的器件地址为“110”，因此连体芯片的主要部分和附属部分可以通过器件地址或者访问地址确认该指令并非呼叫自身，而忽略该指令进入待机状态。
[0030]下面，分三种情况说明连体芯片100和连体芯片200的附属部分分别如何在通信线的空闲时段，通过向串行公共总线发送优先等级确定信息来确定是否需要响应打印成像设备后续发送的指令。假设连体芯片100的附属单元的优先等级较高，其优先等级确定单元所预设的优先等级确定信息的发送时刻相对靠前；而连体芯片200的附属单元的优先等级较低，其优先等级确定单元所预设的优先等级确定信息的发送时刻相对靠后。
[0031]第一种情况:当连体芯片100和连体芯片200同时正常地连接到串行公共总线上时。如图5所示，连体芯片100和连体芯片200的附属部分都通过其接口单元接收到了打印成像设备在Tl时刻发出的供电信号(即VCC的电压上升)，在Tl时刻到T4时刻之间，是通信线(I/O)的空闲时段。由于连体芯片100的附属单元的优先等级较高，则在预设的优先等级确定信息的发送时刻T2的位置处，控制单元向串行公共总线上发送优先等级确定信息(图5中为两个比特的数据)。而连体芯片200的附属单元的优先等级较低，则在预设的优先等级确定信息的发送时刻T3的位置处，控制单元向串行公共总线上发送优先等级确定信息(图5中也是两个比特的数据)。
[0032]当这两个连体芯片发送的优先等级确定信息不同时，例如连体芯片100发送的是二进制数“10”，而连体芯片200发送的是“01”，连体芯片200的控制单元检测到串行公共总线上存在连体芯片100发送的优先等级确定信息“10”，则将检测到的优先等级确定信息与自身发出的优先等级确定信息比较，由于“10”大于连体芯片200发送的优先等级确定信息“01”，因此连体芯片200的附属部分的控制单元可以确定串行公共总线上还连接有比自己的优先等级更高的连体芯片(100)，因此连体芯片200的附属部分就不再响应打印成像设备后续(在T4时刻开始)发送的指令。而另一方面，连体芯片100的控制单元也检测到了串行公共总线上存在连体芯片200发送的优先等级确定信息“01”，将检测到的优先等级确定信息与自身发出的优先等级确定信息比较，由于“01”小于连体芯片100发送的优先等级确定信息“10”，因此连体芯片100的附属部分的控制单元可以确定自己的优先等级是所有连接到串行公共总线上的连体芯片中最高的，因此连体芯片200的附属部分可以响应打印成像设备后续(在T4时刻开始)发送的指令。
[0033]因此，在T4时刻后，尽管在串行公共总线上连接了两个本发明的连体芯片，由于只有优先等级较高的连体芯片100的附属部分响应打印成像设备的指令，因此不会出现两个附属部分同时响应打印成像设备，连体芯片与打印成像设备之间的通信不会受到影响。
[0034]此外，当这两个连体芯片发送的优先等级确定信息相同时，例如连体芯片100和连体芯片200发送的是“010”，这样的情况下，不管哪个连体芯片，无法从接收到的这样的优先等级确定信息中确定自己的优先等级是否最高。因此，在本实施例中，需要限制连体芯片200发送优先等级确定信息，即若连体芯片200的控制单元在预设的优先等级确定信息的发送时刻T4之前检测到串行公共总线上存在其他连体芯片(100)发送的优先等级确定信息，则连体芯片200的控制单元不向串行公共总线上发送优先等级确定信息。对于连体芯片100，由于在整个空闲时段T1-4期间，没有其他连体芯片向串行公共总线发送优先等级确定信息，因此连体芯片100的控制单元检测到串行公共总线上不存在其他连体芯片发送的优先等级确定信息，因此该附属部分可以响应打印成像设备后续(在T4时刻开始)发送的指令。
[0035]第二种情况:当连体芯片200正常地连接到串行公共总线上，而连体芯片100的附属部分被损坏或者被拆除时。在附属部分已经被损坏或者无法工作时，为了确保电路的稳定工作，可以将附属部分从连体芯片100上拆除。因此只有连体芯片200的附属部分通过其接口单元接收到了供电信号，其控制单元在预设的优先等级确定信息的发送时刻T3的位置处，向串行公共总线上发送优先等级确定信息。由于在整个空闲时段T1-4期间，没有其他连体芯片向串行公共总线发送优先等级确定信息，因此连体芯片200的控制单元检测到串行公共总线上不存在其他连体芯片发送的优先等级确定信息，因此该附属部分可以响应打印成像设备后续(在T4时刻开始)发送的指令。
[0036]第三种情况:当连体芯片100正常地连接到串行公共总线上，而连体芯片200的附属部分被损坏或者被拆除时。与第二种情况类似，只有连体芯片100的附属部分通过其接口单元接收到了供电信号，其控制单元在预设的优先等级确定信息的发送时刻T2的位置处，向串行公共总线上发送优先等级确定信息。由于在整个空闲时段T1-4期间，没有其他连体芯片向串行公共总线发送优先等级确定信息，因此连体芯片100的控制单元检测到串行公共总线上不存在其他连体芯片发送的优先等级确定信息，因此该附属部分可以响应打印成像设备后续(在T4时刻开始)发送的指令。
[0037]可见在个别连体芯片的附属部分被损坏或者被拆除的情况下，采用本发明的连体芯片也能够确保打印成像设备获取到所需的盒芯片信息。
[0038]实施例二
当打印成像设备开始向盒芯片供电后存在空闲时段时，上述的连体芯片可以通过检测和发送优先等级确定信息，来确定是否需要响应打印成像设备后续的指令。然而，有部分打印成像设备并没有提供这样的空闲时段，因此，为了确保本发明的连体芯片也适用于这些打印成像设备，附属部分还可以包括响应识别单元，其用于识别串行公共总线上是否存在响应。
[0039]如图6所示，本实施例的连体芯片与实施例——样，包括了接口单元10、控制单元
11、存储单元12、优先等级确定单元13，此外，还包括响应识别单元14。
[0040]其中，优先等级确定单元13，还预设了附属部分优先等级；该响应识别单元，用于识别串行公共总线上是否存在响应。
[0041]则本实施例的控制单元11，还用于在接收到打印成像设备发送的指令时，根据预设的优先等级对应的时刻，控制响应识别单元14识别串行公共总线上的响应，并响应打印成像设备的指令。
[0042]在响应识别单元14识别到串行公共总线上不存在响应时，控制单元11通过接口单元10将存储单元12存储的通用信息发送给打印成像设备。
[0043]不同的连体芯片的附属部分，其优先等级确定单元所预设的优先等级不同，优先等级较高的，则识别串行公共总线上是否存在其他盒芯片(是上述的连体芯片、兼容盒芯片和原装厂商生产的OEM盒芯片的统称)的响应的时刻和响应打印成像设备的指令的时刻相对靠前；相反，优先等级较低的，则识别串行公共总线上是否存在其他盒芯片(是上述的连体芯片、兼容盒芯片和原装厂商生产的OEM盒芯片的统称)的响应的时刻和响应打印成像设备的指令的时刻相对靠后。该时刻是与打印成像设备发送指令的最后一个时钟信息的下降沿来比较的。因此，也可以理解为预设优先等级的优先等级确定单元，该优先等级具体是识别串行公共总线上是否存在其他盒芯片的响应的时刻和响应打印成像设备的指令的时刻，不同优先等级对应的识别时刻和响应时刻分别不同。例如，预设了优先等级较高的优先等级确定单元，其存储的识别时刻和响应时刻相对靠近打印成像设备发送指令的最后一个时钟信息的下降沿，也即上述的相对靠前；预设了优先等级较低的优先等级确定单元，其存储的识别时刻和响应时刻相对远离打印成像设备发送指令的最后一个时钟信息的下降沿，也即上述的相对靠后。
[0044]下面，以打印成像设备中仅仅安装了两个成像盒(即如图2所示仅仅连体芯片100和连体芯片200连接到了串行公共总线)并结合图2、图4和图6至图9B说明本实施例中，上述附属部分各个单元模块的其他功能和作用。
[0045]如图4所示，当打印成像设备发送的指令包含了器件地址“010”和访问地址“04”时，连体芯片100的主要部分通过判断这些器件地址和访问地址，可以确认到该指令是呼叫自身并用于访问编址为“04”的固定信息，则在指令后的最后一个时钟信号的下降沿处，将访问地址“04”的固定信息反馈给打印成像装置。由于连体芯片100的附属部分不包括编址为“04”的固定信息，因而该附属部分识别到该指令并非呼叫自身，忽略该指令进入待机状态。而连体芯片200的器件地址为“110”，因此连体芯片的主要部分和附属部分可以通过器件地址或者访问地址确认该指令并非呼叫自身，而忽略该指令进入待机状态。[0046]而在刚刚启动打印成像设备时，打印成像设备往往需要首先获取成像盒的固有属性，因此会首先发送访问固定信息的指令，例如通过串行公共总线向盒芯片或者连体芯片供电后，先发送包括访问地址“01”的指令。下面，分三种情况说明连体芯片100和连体芯片200的附属部分分别如何响应该指令，假设连体芯片100的附属单元的优先等级确定单元的预设优先等级较高，而连体芯片200的附属单元的优先等级确定单元的预设优先等级较低。
[0047]第一种情况:当连体芯片100和连体芯片200同时正常地连接到串行公共总线上时。连体芯片100和连体芯片200的附属部分都通过其接口单元接收到了包括访问地址“01”的指令，参见图7，在打印成像设备发送指令的最后一个时钟信号的下降沿A时刻处，兼容盒芯片和原装厂商生产的OEM盒芯片一般在这个时刻响应该指令，优先等级较高的连体芯片100的响应识别单元首先开始检测串行公共总线上是否有其他盒芯片(可能是上述的连体芯片、兼容盒芯片和原装厂商生产的OEM盒芯片之一)响应该指令，如果没有，则在A时刻延迟一段时间的B时刻处，连体芯片100的附属部分通过其接口单元将存储单元存储的访问地址“01”的固定信息(图7中表示编址“01”的信息的首位是低电平信号)发送到串行公共总线，此时打印成像设备可以接收到该信息；如果有其他盒芯片响应该指令，则连体芯片100的附属部分的接口单元释放对串行公共总线的控制，进入待机状态。而优先等级较低的连体芯片200，其附属部分的响应识别单元在B时刻的之后的C时刻处，检查串行总线上是否有其他盒芯片(可能是上述的连体芯片、兼容盒芯片和原装厂商生产的OEM盒芯片之一)响应了该指令，如果有(图7中表示为低电平信号)，则连体芯片200的附属部分的接口单元释放对串行公共总线的控制，进入待机状态；如果没有，则在C时刻延迟一段时间的D时刻处，连体芯片200的附属部分通过其接口单元将存储单元存储的访问地址“01”的固定信息(图7中表示编址“01”的信息的首位是低电平信号)发送到串行公共总线，此时打印成像设备可以接收到该信息，如图8所示。显然，由于优先等级较高的连体芯片100的附属部分已经响应了该指令，在该情况下，连体芯片200的附属部分不再响应该指令，连体芯片100和连体芯片200的响应情况如图7所示。在这个过程中，由于打印成像设备在下一个时钟信号的上升沿，也就是图7中的E时刻处检测并接收连体芯片的响应信号，所以不会影响到打印成像设备的信号接收和后续时钟周期的信息交互，本发明就是利用打印成像设备在发送指令与接收指令响应之间的时间差实现对串行公共总线上是否有其他盒芯片响应该指令的检测的。
[0048]第二种情况:当连体芯片200正常地连接到串行公共总线上，而连体芯片100的附属部分被损坏或者被拆除时。在附属部分已经被损坏或者无法工作时，为了确保电路的稳定工作，可以将附属部分从连体芯片上拆除。因此只有连体芯片200的附属部分通过其接口单元接收到了包括访问地址“01”的指令，其附属部分的响应识别单元在B时刻的之后的C时刻处，检查串行公共总线上是否有其他盒芯片响应了该指令，由于连体芯片100的附属部分已经被损坏或者被拆除，C时刻仍然是高电平(表示没有其他盒芯片响应该指令)，则在C时刻延迟一段时间的D时刻处，连体芯片200的附属部分通过其接口单元将存储单元存储的访问地址“01”的固定信息(图8中表示编址“01”的信息的首位是低电平信号)发送到串行公共总线，此时打印成像设备可以接收到该信息，这种情况下，连体芯片200的附属部分的输出信号类似图8所示的时序图。[0049]第三种情况:当连体芯片100正常地连接到串行公共总线上，而连体芯片200的附属部分被损坏或者被拆除时。与第一种情况类似，连体芯片100的附属部分通过其接口单元接收到了包括访问地址“01”的指令，则在打印成像设备发送指令的最后一个时钟信号的下降沿A时刻处，其附属部分的响应识别单元检测串行公共总线上是否有其他盒芯片响应该指令，由于连体芯片100的附属部分的优先等级确定单元预设的最高优先等级，此处不会有其他的连体芯片响应打印成像设备的指令，则在A时刻延迟一段时间的B时刻处，连体芯片100的附属部分通过其接口单元将存储单元存储的访问地址“01”的固定信息(图7中表示编址“01”的信息的首位是低电平信号)发送到串行公共总线，此时打印成像设备可以接收到该信息。在C时刻和D时刻处，由于连体芯片200的附属部分已经被损坏或者被拆除，这两个时刻不会产生变化，这种情况下，连体芯片100的附属部分的输出信号类似图7所示的时序图。
[0050]上述的连体芯片的附属部分，是以没有被分配器件地址为例来进行说明的。由于附属部分的存储单元存储的是通用于同一个打印成像设备的不同成像盒的信息，因此，还可以在存储单元中存储不同成像盒的器件地址，则在接收到包含了器件地址和访问地址的指令时，还可以同时根据器件地址和访问地址，来识别是否是呼叫自身的指令，以确定是否需要通过接口单元发送自身存储的通用信息。若同一个信息，例如有关记录材料容量的信息，在连体芯片100中的编址是“01”，而在连体芯片200中的编址是“02”，则必须给附属部分分配器件地址，并同时根据器件地址和访问地址来确定需要发送给打印成像设备的信肩、O
[0051]实施例三
为了在需要时方便地拆除连体芯片的附属部分，可以采用多种固定附属部分的方法，一种方法是将附属部分或者其内部模块做成插件样式，在封装时，将其插到连体芯片上即可，在拆除时，可以方便地从连体芯片上拔出。另一种方法如图9A和图9B所示，连体芯片的主要部分和附属部分都设置在同一块电路板上的两端(见图9A连体芯片的正视图的)，主要部分和附属部分之间的电路板通过机械加工形成一个V形长槽(见图9B连体芯片的侧视图)，则在需要时可以方便地掰断电路板，将附属部分从连体芯片上拆除下来。通过在V形长槽的位置切削成其他形状的槽或者打孔，也能起到类似的效果，在此不加以限制。
[0052]实施例四
本发明还提供了一种适用于同一种打印成像设备的连体芯片组，各个连体芯片分别包括了附属部分和主要部分，附属部分以可拆除的方式连接到主要部分，这些连体芯片可以包括上述的连体芯片100和连体芯片200，连体芯片的附属部分包括接口单元、存储单元、优先等级确定单元和控制单元，还可以包括响应识别单元。各个连体芯片的附属部分的优先等级确定单元所预设的优先等级确定信息的发送时刻不同，当采用实施例二的连体芯片时，优先等级确定单元所预设的优先等级不同。本实施例的附属部分的各个单元模块的定义和功能分别参见实施例一和实施例二，在此不再赘述。
[0053]可见，由于本发明中的连体芯片能够在打印成像设备的空闲时段确认是否存在其他连体芯片，或者可以先识别串行公共总线上是否有其他盒芯片的响应，因此能够避免不同的附属部分同时响应引起的信号冲突，另外，当打印成像设备仍需要访问被损坏的附属部分存储的信息时，优先等级确定单元的设置能够在其中一个附属部分损坏或者被拆除的情况下，保障其他没有被损坏或拆除的附属部分能够及时响应打印成像设备，从而确保了打印成像的正常执行。当个别连体芯片的附属部分被拆除时，也无须更换连体芯片，避免了主要部分中的价格较高的主要存储器被浪费。
[0054]实施例五
本发明的一方面还提供了一种成像盒，上述实施例一的连体芯片可安装到该成像盒上；本发明的另一方面还提供了用于同一种打印成像设备的成像盒组，上述实施例一或者实施例二的连体芯片可分别安装到成像盒组上，各个成像盒的连体芯片的附属部分的优先等级确定单元所预设的优先等级确定信息的发送时刻不同。当采用实施例二的连体芯片时，优先等级确定单元所预设的优先等级不同。
[0055]本领域普通技术人员可以理解:实现上述各方法实施例的全部或部分步骤可以通过程序指令或者相关的硬件来完成，连体芯片的部分单元也可以由计算机程序来完成。前述的程序可以存储于一计算机可读取存储介质中。该程序在执行时，执行包括上述各方法实施例的步骤；而前述的存储介质包括:R0M、RAM、磁碟或者光盘等各种可以存储程序代码的介质。
[0056]最后应说明的是:以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
【权利要求】
1.一种用于成像盒的连体芯片，所述连体芯片包括附属部分和主要部分，其特征在于，所述附属部分包括: 接口单元，通过串行公共总线连接到打印成像设备，其用于接收打印成像设备发送的指令和供电信号； 存储单元，其存储了通用于不同成像盒的信息； 优先等级确定单元，其预设了优先等级确定信息的发送时刻；和 控制单元，在接收到打印成像设备发送的供电信号时，(a.)用于在预设的优先等级确定信息的发送时刻，向串行公共总线上发送优先等级确定信息；(b.)还用于检测串行公共总线上是否存在其他连体芯片发送的优先等级确定信息，如果不存在，则控制单元响应打印成像设备后续发送的指令。
2.根据权利要求1所述连体芯片，其特征在于，在检测到串行公共总线上不存在其他连体芯片发送的优先等级确定信息时，控制单元通过接口单元将存储单元存储的通用信息发送给打印成像设备。
3.根据权利要求1所述连体芯片，其特征在于，优先等级确定信息的发送时刻与优先等级相关，优先等级较高的，则往串行公共总线上发送优先等级确定信息的发送时刻相对靠前；相反，优先等级较低的，则往串行公共总线上发送优先等级确定信息的发送时刻相对靠后。
4.根据权利要求1-3任一所述的连体芯片，其特征在于，若控制单元在预设的优先等级确定信息的发送时刻之前检测到串行公共总线上存在其他连体芯片发送的优先等级确定信息，则控制单元不向串行公共总线上发送优先等级确定信息。
5.根据权利要求1-3任一所述的连体芯片，其特征在于，所述附属部分还包括响应识别单元，其用于识别串行公共总线上是否存在响应； 所述优先等级确定单元还预设了优先等级； 所述控制单元还用于，在接收到打印成像设备发送的指令时，根据预设的优先等级对应的时刻，控制响应识别单元识别串行公共总线上的响应，并响应打印成像设备的指令。
6.根据权利要求1所述的连体芯片，其特征在于，所述连体芯片的附属部分以可拆除的方式连接到主要部分。
7.根据权利要求6所述的连体芯片，其特征在于，连体芯片的主要部分和附属部分设置在同一块电路板上的两端，主要部分和附属部分之间的电路板形成有一个V形长槽。
8.一种连体芯片组，所示连体芯片组包括至少两个如权利要求1-7任一所述的连体芯片，其特征在于，各个连体芯片的附属部分的优先等级确定单元所预设的优先等级确定信息的发送时刻不同。
9.一种成像盒，其特征在于，其安装有如权利要求1-7任一所述的连体芯片。
10.一种成像盒组，其特征在于，其分别安装有如权利要求1-7任一所述的连体芯片，各个连体芯片的附属部分的优先等级确定单元所预设的优先等级确定信息的发送时刻不同。
【文档编号】G03G15/00GK103744273SQ201410019633
【公开日】2014年4月23日 申请日期:2014年1月16日 优先权日:2014年1月16日
【发明者】丁励 申请人:珠海艾派克微电子有限公司