显示装置制造方法

显示装置制造方法
【专利摘要】本发明提供了一种显示装置。该显示装置包括基板、设置在基板上的薄膜晶体管以及电连接到薄膜晶体管的像素电极。显示装置还包括交叠像素电极的顶层，腔位于顶层和像素电极之间，腔具有开口。显示装置还包括设置在腔内部的配向层和液晶层。显示装置还包括设置在开口处并包括第一珠构件的多个珠构件，第一珠构件的第一部分设置在腔内部，第一珠构件的第二部分设置在腔外部。显示装置还包括交叠顶层并交叠多个珠构件的封装层。
【专利说明】显示装置

【技术领域】
[0001] 本发明涉及显示装置及其制造方法。

【背景技术】
[0002] 液晶显示器一般包括两个场产生电极和插设在两个场产生电极之间的液晶层。液 晶显示器可以施加电压到场产生电极以通过产生的电场控制液晶层的液晶分子的排列，从 而控制入射光的偏振以显示图像。
[0003] 液晶显示器可以包括薄膜晶体管阵列面板和相对面板。薄膜晶体管阵列面板可以 包括用于传输栅信号的栅线、用于传输数据信号的数据线、连接到栅线和数据线的薄膜晶 体管以及连接到薄膜晶体管的像素电极（其是场产生电极之一）。相对面板可以包括光阻 挡构件、滤色器和公共电极（其是场产生电极之一）。在某些情形下，光阻挡构件、滤色器和 公共电极可以形成在薄膜晶体管阵列面板上。
[0004] 通常，两个基板分别被用于形成薄膜晶体管阵列面板和相对面板。两个基板会对 与液晶显示器相关的重量、厚度、成本和/或制造时间不期望地起作用。
[0005] 在此背景部分公开的以上信息是为了增强对本发明的背景的理解。背景部分可包 含不构成在本国中对于本领域普通技术人员而言已经知晓的现有技术的信息。


【发明内容】

[0006] 本发明的实施例可以涉及一种显示装置，该显示装置仅包括一个基板，使得与该 装置相关的重量、厚度、成本和/或制造时间可以被最小化。显示装置可以包括设置在腔的 开口处的支撑元件，使得显示装置可以具有坚固的结构。本发明的实施例可以涉及一种用 于制造仅使用一个基板的显示装置的方法。
[0007] 本发明的实施例可以涉及一种显示装置，其包括基板，该基板包括多个像素区域。 显示装置还可以包括设置在基板上的薄膜晶体管。显示装置还可以包括电连接到薄膜晶体 管并设置在像素区域中的像素电极。显示装置还可以包括交叠像素电极的顶层，多个微腔 位于顶层和像素电极之间，微腔具有注入孔。显示装置还可以包括设置在微腔内部的配向 层。显示装置还可以包括设置在微腔内部的液晶层。显示装置还可以包括设置在注入孔处 的多个珠构件（bead member)。显示装置还可以包括交叠顶层并交叠多个珠构件的封装层。
[0008] 珠构件的直径可以等于或大于微腔的高度。
[0009] 珠构件的直径可以等于或小于微腔的高度的110%。
[0010] 被多个珠构件阻挡的注入孔的面积可以在注入孔的全部面积的1%到80%的范 围内。
[0011] 显示装置可以包括配向材料层，该配向材料层由用于形成配向层的配向材料形 成，设置在微腔外部，并覆盖多个珠构件。
[0012] 被多个珠构件阻挡的注入孔的面积可以在注入孔的全部面积的80%至100%的 范围内。
[0013] 多个珠构件还可以设置在多个微腔之间。
[0014] 用于形成封装层的封装层材料的粘性可以是1000CP或更小。
[0015] 封装层材料的粘性可以在30cp至100cp的范围内。
[0016] 本发明的实施例可以涉及一种用于形成显示装置的方法。该方法可以包括以下 步骤：在基板上形成薄膜晶体管，该基板包括多个像素区域；在像素区域中形成像素电极， 像素电极电连接到薄膜晶体管；形成交叠像素电极的牺牲层；形成交叠牺牲层的顶层；暴 露牺牲层的一部分；除去牺牲层以在像素电极和顶层之间形成多个微腔，微腔具有注入孔； 提供混合物到微腔，混合物包括多个珠构件以及配向材料和液晶材料中的至少一种；以及 形成交叠顶层并交叠多个珠构件的封装层。
[0017] 珠构件可以位于注入孔处。配向层可以形成在像素电极上并且在顶层下面。
[0018] 珠构件的直径可以在微腔的高度至微腔的高度的110%的范围内。
[0019] 被多个珠构件阻挡的注入孔的面积可以在注入孔的全部面积的1%到80%的范 围内。
[0020] 配向材料可以覆盖珠构件。
[0021] 珠构件可以位于注入孔处，液晶材料通过提供混合物到微腔而被提供到微腔中。
[0022] 被多个珠构件阻挡的注入孔的面积可以在注入孔的全部面积的80%至100%的 范围内。
[0023] 多个珠构件可以进一步设置在多个微腔之间。
[0024] 该方法可以包括在微腔中形成液晶层之后除去位于顶层上的液晶材料。
[0025] 用于形成封装层的材料的粘性可以是lOOOcp或更小。
[0026] 混合物可以包括多个珠构件和液晶材料。
[0027] 本发明的实施例可以涉及一种显示装置，其包括基板，该基板包括多个像素区域， 多个像素区域包括对应于显示装置的第一像素的第一像素区域。显示装置还可以包括设置 在基板上的薄膜晶体管。显示装置还可以包括电连接到薄膜晶体管并设置在第一像素区域 中的第一像素电极。显示装置还可以包括交叠第一像素电极的顶层，腔位于顶层和第一像 素电极之间，腔具有开口。显示装置还可以包括设置在腔内部的配向层。显示装置还可以 包括设置在腔内部的液晶层。显示装置还可以包括设置在开口处的多个珠构件，多个珠构 件包括第一珠构件，第一珠构件的第一部分设置在腔内部，第一珠构件的第二部分设置在 腔外部。显示装置还可以包括交叠顶层并交叠多个珠构件的封装层。
[0028] 第一珠构件的直径可以等于或大于腔的高度。
[0029] 第一珠构件的直径可以等于或小于腔的高度的110%。
[0030] 被多个珠构件阻挡的开口的面积可以在开口的全部面积的1 %到80%的范围内。
[0031] 显示装置可以包括配向材料层，该配向材料层由用于形成配向层的配向材料形 成，设置在腔外部，并覆盖多个珠构件。配向材料层可以覆盖第一珠构件的第二部分。
[0032] 被多个珠构件阻挡的开口的面积可以在开口的全部面积的80%到100%的范围 内。
[0033] 显示装置可以包括设置在第一像素区域中的第二像素电极。多个珠构件可以设置 在第一像素电极和第二像素电极之间。
[0034] 用于形成封装层的封装层材料的粘性可以是lOOOcp或更小。
[0035] 封装层材料的粘性可以在30cp至lOOcp的范围内。
[0036] 本发明的实施例可以涉及一种用于形成显示装置的方法。该方法可以包括以下步 骤：在基板上形成薄膜晶体管，该基板包括多个像素区域，多个像素区域包括对应于显示装 置的第一像素的第一像素区域；在第一像素区域中形成第一像素电极，第一像素电极电连 接到薄膜晶体管；形成交叠像素电极的牺牲层；形成交叠牺牲层的顶层；暴露牺牲层的一 部分；除去牺牲层以在第一像素电极和顶层之间形成腔，腔具有开口；提供混合物到腔，混 合物包括多个珠构件以及配向材料和液晶材料中的至少一种，其中多个珠构件包括第一珠 构件，其中配向材料的第一部分和液晶材料的第一部分中的至少一个设置在腔内部，其中 配向材料的第二部分和液晶材料的第二部分中的至少一个设置在腔外部，其中第一珠构件 的第一部分设置在腔内部，其中第一珠构件的第二部分设置在腔外部；以及形成交叠顶层 并交叠多个珠构件的封装层。
[0037] 珠构件可以位于配向材料的第一部分和配向材料的第二部分之间。
[0038] 第一珠构件的直径可以在腔的高度至腔的高度的110%的范围内。
[0039] 被多个珠构件阻挡的开口的面积可以在开口的全部面积的1 %至80%的范围内。
[0040] 配向材料的第二部分可以覆盖第一珠构件的第二部分。
[0041] 在液晶材料的第一部分被提供到腔中之前，第一珠构件可以位于开口处。
[0042] 被多个珠构件阻挡的开口的面积可以在注入孔的全部面积的80%至100%的范 围内。在液晶材料的第一部分被提供到腔中时或之后，第一珠构件可以位于开口处。
[0043] 该方法可以包括在第一像素区域中形成第二像素电极。多个珠构件可以设置在第 一像素电极和第二像素电极之间。
[0044] 该方法可以包括：在液晶层的第一部分已经被提供到腔中之后，除去液晶材料的 第二部分。
[0045] 用于形成封装层的材料的粘性可以是lOOOcp或更小。
[0046] 混合物可以包括多个珠构件和液晶材料。
[0047] 本发明的实施例可以涉及一种显示装置，该显示装置可以包括以下元件：基板， 包括多个像素区域；薄膜晶体管，形成在基板上；像素电极，连接到薄膜晶体管并形成在多 个像素区域中的像素区域中；顶层，形成在像素电极上以与像素电极间隔开，微腔在两者 之间；配向层，形成在像素电极上并在顶层下面；注入孔，形成在顶层中以暴露微腔的一部 分；液晶层，填充微腔；多个珠构件，包括形成在注入孔中的珠构件；以及封装层，形成在顶 层上以覆盖注入孔以密封微腔。
[0048] 珠构件的直径可以等于或大于微腔的高度。
[0049] 珠构件的直径可以等于或小于微腔的高度乘以110%。
[0050] 其中多个珠构件阻挡注入孔的面积可以为注入孔的全部面积的1 %以上并且 80%以下。
[0051] 由用于形成配向层的配向材料形成的层可以覆盖珠构件。
[0052] 其中珠构件阻挡注入孔的面积可以为注入孔的全部面积的80%以上并且100% 以下。
[0053] 多个珠构件的一些可以设置在彼此面对的两个注入孔之间的区域中。
[0054] 封装层的粘性可以为lOOOcp或更小。
[0055] 封装层的粘性可以为30cp以上并且lOOcp以下。
[0056] 本发明的实施例可以涉及一种显示装置的制造方法。该方法可以包括以下步骤： 在基板上形成薄膜晶体管，该基板包括多个像素区域；在多个像素区域的像素区域中形成 连接到薄膜晶体管的像素电极；在像素电极上形成牺牲层；在牺牲层上形成顶层；暴露牺 牲层的一部分；通过除去牺牲层而在像素电极和顶层之间形成微腔；将包括配向材料和多 个珠构件（其包括珠构件）的混合物供应至注入孔；通过经由注入孔注入液晶材料而在微 腔中形成液晶层；以及在顶层上形成封装层以密封微腔。
[0057] 在配向材料的供应中，珠构件可以位于注入孔中，配向材料可以被注入到微腔中， 并且配向层可以形成在像素电极上和顶层下。
[0058] 珠构件的直径可以等于或大于微腔的高度，并且可以等于或小于微腔的高度乘以 110%。
[0059] 其中多个珠构件阻挡注入孔的面积可以为注入孔的全部面积的1 %以上并且 80%以下。
[0060] 由用于形成配向层的配向材料形成的层可以覆盖珠构件。
[0061] 在液晶层的形成中，珠构件可以位于注入孔中，并且通过将包括液晶材料和另外 的珠构件的混合物供应至注入孔，液晶材料可以被注入到微腔中。
[0062] 其中多个珠构件和另外的珠构件阻挡注入孔的面积可以大于注入孔的全部面积 的80%并且为注入孔的全部面积的100%以下。
[0063] 在液晶层的形成中，一些珠构件可以设置在彼此面对的两个注入孔之间的区域 中。
[0064] 用于形成封装层的材料的粘性可以是lOOOcp或更小。
[0065] 显示装置的制造方法还可以包括：在形成液晶层之后，除去液晶材料的位于顶层 之上的部分。
[0066] 本发明的实施例可以涉及一种显示装置的制造方法。该方法可以包括以下步骤： 在基板上形成薄膜晶体管，该基板包括多个像素区域；在像素区域中形成连接到薄膜晶体 管的像素电极；在像素电极上形成牺牲层；在牺牲层上形成顶层；暴露牺牲层的一部分；通 过除去牺牲层而在像素电极和顶层之间形成微腔；在通过将包括液晶材料和珠构件的混合 物供应至注入孔使珠构件位于注入孔中并且液晶材料被注入到微腔中时，在微腔中形成液 晶层；以及在顶层上形成封装层以密封微腔。

【专利附图】

【附图说明】
[0067] 图1是示出根据本发明的实施例的显示装置的平面图。
[0068] 图2是示出根据本发明的实施例的显示装置的一个像素的平面图。
[0069] 图3是示出根据本发明的实施例的显示装置的一部分沿着图1中所示的线 ΙΠ -ΙΙΙ截取的截面图。
[0070] 图4是示出根据本发明的实施例的显示装置的一部分沿着图1中所示的线IV-IV 截取的截面图。
[0071] 图5至图10是示出根据本发明的实施例的显示装置的制造方法的工艺截面图。
[0072] 图11是示出根据本发明的实施例的显示装置的平面图。
[0073] 图12是示出根据本发明的实施例的显示装置的一个像素的平面图。
[0074] 图13是示出根据本发明的实施例的显示装置的一部分沿着图11中所示的线 XIII-XIII截取的截面图。
[0075] 图14至图17是示出根据本发明的实施例的显示装置的制造方法的工艺截面图。
[0076] 图18至图20是示出根据本发明的实施例的显示装置的制造方法的工艺截面图。

【具体实施方式】
[0077] 在下文参照附图更充分地描述本发明，附图中示出了本发明的实施例。如本领域 技术人员将认识到的，所描述的实施例可以以各种不同的方式修改，而都不背离本发明的 精神或范围。
[0078] 在附图中，为了清晰，层、膜、面板、区域等的厚度可以被夸大。相同的附图标记可 以在说明书中指代相同的元件。当称一元件诸如层、膜、区域或面板在另一元件"上"时，它 可以直接在另一元件上，或者还可以存在一个或多个插入的元件。相反，当称一个元件"直 接在"另一元件"上"时，不存在故意插入的元件（除了可能的环境元件诸如空气之外）。
[0079] 尽管这里可以使用术语第一、第二等来描述各种信号、元件、组件、区域、层和/或 部分，但这些信号、元件、组件、区域、层和/或部分不应受到这些术语限制。这些术语可以 用于将一个信号、元件、组件、区域、层或部分与另一信号、元件、组件、区域、层或部分区别 开。因此，以下讨论的第一信号、元件、组件、区域、层或部分可以被称为第二信号、元件、组 件、区域、层或部分，而没有背离本发明的教导。将元件描述为"第一"元件可以不要求或意 味着第二元件或其他元件的存在。术语第一、第二等也可以在这里用于区分元件的不同种 类。为了简洁，术语第一、第二等可以分别表示第一类型（或第一种类）、第二类型（或第二 种类）等。
[0080] 在描述中，术语"连接"可以表示"电连接"；术语"绝缘"可以表示"电绝缘"。
[0081] 图1是示出根据本发明的实施例的显示装置的平面图。为了清楚的图示，图1仅 示出一些构成元件。
[0082] 显示装置包括基板110以及交叠基板110的顶层360。基板可以由玻璃和塑料中 的至少一种制成。
[0083] 基板110包括多个像素区域PX。多个像素区域PX包括形成矩阵（例如，矩形阵 列）的多个像素行和多个像素列。每个像素区域PX可以包括第一子像素区域PXa和第二 子像素区域PXb。第一子像素区域PXa和第二子像素区域PXb可以基本上垂直地设置和/ 或可以在像素列方向上对准。
[0084] 第一谷VI在像素行方向上位于第一子像素区域PXa和第二子像素区域PXb之间， 第二谷V2位于两个直接相邻的像素列之间。
[0085] 顶层360的部分可以沿多个像素行形成。在实施例中，第一谷VI可以位于顶层360 的两个直接相邻的部分之间，并可以在显示装置的制造期间使得能够到达位于顶层360下 面的注入孔307。
[0086] 第一子像素区域PXa和第二子像素区域PXb的每个可以与注入孔307相关，注入 孔307可以是允许到达微腔305的开口。一个注入孔307可以对应于第一子像素区域PXa 的下侧，另一个注入孔307可以对应于第二子像素区域PXb的上侧。两个注入孔307可以 彼此面对。
[0087] 珠构件400可以形成在注入孔307处。在实施例中，至少一个珠构件400可以设 置在每个注入孔307处。在实施例中，三个珠构件400可以设置在形成于第一子像素区域 PXa中的注入孔307处，三个珠构件400可以设置在形成于第二子像素区域PXb中的注入孔 307处。在实施例中，设置在与第一子像素区域PXa相关的注入孔307处的珠构件400的数 目可以不同于设置在与第二子像素区域PXb相关的注入孔307处的珠构件400的数目。在 实施例中，珠构件400可以设置在一些注入孔307处，在剩余的注入孔307处可以没有设置 珠构件400。
[0088] 参考图1至图4描述显示装置的像素。
[0089] 图2是示出根据本发明的示范性实施例的显示装置的像素的平面图。图3是示出 根据本发明的实施例的显示装置的一部分沿着图1中所示的线ΙΠ -ΙΙΙ截取的截面图。图 4是示出根据本发明的实施例的显示装置的一部分沿着图1中所示的线IV-IV截取的截面 图。
[0090] 参照图1至图4,像素可以与多个栅极导体相关，多个栅极导体包括栅线121、降压 栅线（step-down gate line) 123和存储电极线131，其可以形成在基板110上。
[0091] 栅线121和降压栅线123可以主要地在水平方向（或平行于第一谷VI的像素行 方向）上延伸并可以传输栅信号。栅极导体还可以包括分别从栅线121基本上向上和向下 突出的第一栅电极124h和第二栅电极1241。栅极导体还可以包括从降压栅线123向上突 出的第三栅电极124c。第一栅电极124h和第二栅电极1241可以在像素列方向上彼此基本 上对准并可以形成栅线121的一个增大部分。栅电极124K1241和124c可以具有一个或 多个其他突出构造。
[0092] 每个存储电极线131主要地在水平方向（例如，像素行方向）上延伸以传输预定 的电压诸如公共电压Vcom。存储电极线131包括向上和向下突出的存储电极129、朝向栅 线121延伸并基本上垂直于栅线121延伸的一对垂直部分134以及连接垂直部分134的端 部的水平部分127。水平部分127包括朝向栅线121扩展的电容器电极137。
[0093] 栅绝缘层140可以形成在（并可以覆盖）栅极导体121、123、12处、1241、124(：和 131上。栅绝缘层140可以由无机绝缘材料诸如硅氮化物（SiNx)和硅氧化物（SiOx)中的 至少一种制成。栅绝缘层140可以具有单层结构或多层结构。
[0094] 第一半导体154h、第二半导体1541和第三半导体154c形成在栅绝缘层140上。 第一半导体154h可以位于第一栅电极124h上，第二半导体1541可以位于第二栅电极1241 上，第三半导体154c可以位于第三栅电极124c上。第一半导体154h和第二半导体1541 可以连接到彼此，第二半导体1541和第三半导体154c可以连接到彼此。第一半导体154h 可以交叠数据线171的延伸部分。半导体154h、1541和154c可以由非晶娃、多晶娃、金属 氧化物等的一种或多种制成。
[0095] 欧姆接触（未示出）可以分别形成在半导体154h、1541和154c上。欧姆接触可 以由硅化物或其中η型杂质以高浓度掺杂的材料（诸如n+氢化非晶硅）制成。
[0096] 像素可以与多个数据导体相关，多个数据导体包括数据线171、第一源电极173h、 第二源电极1731、第三源电极173c、第一漏电极175h、第二漏电极1751和第三漏电极 175c。一些数据导体可以形成在半导体154h、1541和154c上。
[0097] 数据线171可以传输数据信号。数据线可以主要地在垂直方向（例如，像素列方 向）上延伸并可以交叉栅线121和降压栅线123。数据线171可以包括（或可以连接到） 分别对应于第一栅电极124h和第二栅电极1241并彼此连接的第一源电极173h和第二源 电极1731。
[0098] 第一漏电极175h、第二漏电极1751和第三漏电极175c的每个可以包括相对较宽 部分和连接到相对较宽部分的相对较窄的杆形端部。第一漏电极175h和第二漏电极1751 的杆形端部分别被第一源电极173h和第二源电极1731部分地围绕。第二漏电极1751的 相对较宽部分连接到第三源电极173c，其被弯曲成字母"U"形。第三漏电极175c的宽端部 177c交叠电容器电极137以形成降压电容器Cstd，第三漏电极175c的杆形端部被第三源 电极173c部分地围绕。
[0099] 第一栅电极124h、第一源电极173h和第一漏电极175h与第一半导体154h-起 形成第一薄膜晶体管Qh。第二栅电极1241、第二源电极1731和第二漏电极1751与第二半 导体1541 -起形成第二薄膜晶体管Q1。第三栅电极124c、第三源电极173c和第三漏电极 175c与第三半导体154c -起形成第三薄膜晶体管Qc。
[0100] 第一半导体154h、第二半导体1541和第三半导体154c可以连接到彼此。半导 体154K1541和154c的一个或多个可以具有与数据导体173h、1731、173c、175h、1751和 175c的一个或多个以及相关的欧姆接触的一个或多个基本上相同的平面形状，除了源电极 173h、1731和173c的一个或多个与漏电极175h、1751和175c的一个或多个之间的一个或 多个沟道区之外。
[0101] 在第一半导体154h中，在显示装置的平面图中，没有被第一源电极173h和第一漏 电极175h覆盖的暴露部分设置在第一源电极173h与第一漏电极175h之间。在第二半导 体1541中，在显示装置的平面图中，没有被第二源电极1731和第二漏电极1751覆盖的暴 露部分设置在第二源电极1731与第二漏电极1751之间。在第三半导体154c中，没有被第 三源电极173c和第三漏电极175c覆盖的暴露部分设置在第三源电极173c与第三漏电极 175c之间。
[0102] 钝化层180形成在数据导体171、173h、1731、173c、175h、1751和175c以及半导体 154h、1541和154c的暴露在相应的源电极173h、1731和173c与相应的漏电极175h、1751 和175c之间的部分上。钝化层180可以由有机绝缘材料或无机绝缘材料制成。钝化层180 可以具有单层结构或多层结构。
[0103] 每个像素区域PX中的滤色器230形成在钝化层180上。每个滤色器230可以显 示基色之一和/或可以显示白色。在实施例中，基色可以是红色、绿色和蓝色的三基色。在 实施例中，基色可以包括青色、洋红色和黄色。在实施例中，滤色器230可以沿直接相邻的 数据线171之间的空间在列方向上延伸。
[0104] 光阻挡构件220形成在直接相邻的滤色器230之间和/或滤色器的分离部分之间 的区域中。光阻挡构件220形成在像素区域PX的边界上并形成在薄膜晶体管上以防止光 泄漏。滤色器230可以包括形成在第一子像素区域PXa中的第一部分并可以包括形成在第 二子像素区域PXb中的第二部分。光阻挡构件220可以包括形成在第一子像素区域PXa和 第二子像素区域PXb之间的部分以覆盖晶体管。
[0105] 光阻挡构件220包括水平光阻挡构件220a，水平光阻挡构件220a沿着栅线121和 降压栅线123延伸并覆盖第一薄膜晶体管Qh、第二薄膜晶体管Q1和第三薄膜晶体管Qc。光 阻挡构件220还包括沿着数据线171延伸的垂直光阻挡构件220b。水平光阻挡构件220a 交叠第一谷VI。垂直光阻挡构件220b可以交叠第二谷V2。滤色器230和光阻挡构件220 可以在显示装置的相同层中彼此直接接触并可以都直接接触钝化层180。
[0106] 第一绝缘层240可以形成在滤色器230和光阻挡构件220上。第一绝缘层240可 以由无机绝缘材料诸如硅氮化物（SiNx)和硅氧化物（SiOx)中的至少一种制成。第一绝缘 层240用来保护滤色器230(其可以由有机材料制成）和光阻挡构件220。在实施例中，第 一绝缘层240可以被省略。
[0107] 在第一绝缘层240、光阻挡构件220和钝化层180中，形成第一接触孔185h和第二 接触孔1851。
[0108] 像素电极191形成在第一绝缘层240上。像素电极191可以由透明金属氧化物材 料诸如铟锡氧化物（ΙΤ0)和铟锌氧化物（ΙΖ0)中的至少一种制成。像素电极191可以通过 接触孔185h和1851连接到漏电极。
[0109] 像素电极191包括彼此分离的第一子像素电极191h和第二子像素电极1911，栅 线121和降压栅线123基本上设置在子像素电极191h和1911之间。子像素电极可以在列 方向上彼此基本上对准。在显示装置的平面图中，第一子像素电极191h和第二子像素电极 1911可以彼此分离，第一谷VI设置在两者之间。第一子像素电极191h位于第一子像素区 域PXa中，第二子像素电极1911位于第二子像素区域PXb中。
[0110] 第一子像素电极191h和第二子像素电极1911分别通过第一接触孔185h和第二 接触孔1851连接到第一漏电极175h和第二漏电极1751。因此，当第一薄膜晶体管Qh和第 二薄膜晶体管Q1导通时，第一子像素电极191h和第二子像素电极1911从第一漏电极175h 和第二漏电极1751接收数据电压。
[0111] 第一子像素电极19 lh和第二子像素电极1911的每个的整体形状可以基本上为四 边形。第一子像素电极191h和第二子像素电极1911包括十字形的主干。十字形的主干包 括水平主干193h和1931以及分别交叉水平主干193h和1931的垂直主干192h和1921。 第一子像素电极191h和第二子像素电极1911还可以包括多个微细分支194h和1941并 且还可以包括分别从子像素电极191h和1911的边缘侧向上或向下突出的突出物197h和 1971。
[0112] 像素电极191的子像素电极191h和1911的每个被水平主干193h和1931中的相 关一个和垂直主干192h和1921中的相关一个划分成四个子区域。微细分支194h和1941 从水平主干193h和1931以及垂直主干192h和1921倾斜地延伸，相对于栅线121或水平 主干193h和1931以大致45度或135度的角度延伸。在实施例中，两个相邻的子区域的微 细分支194h和1941延伸的方向可以彼此垂直。
[0113] 第一子像素电极191h可以包括围绕第一子像素电极191h的至少一些元件的外部 主干。第二子像素电极1911可以包括位于第二子像素电极1911的上端和下端处的水平部 分。像素电极191可以包括位于第一子像素电极191h的左边和右边的左右垂直部分198。 左右垂直部分198可以防止数据线171和第一子像素电极191h之间的电容结合（或耦合）。
[0114] 上面描述的像素区域的布局形式、薄膜晶体管的结构和像素电极的形状是示例并 可以在不同的实施例中改变。
[0115] 公共电极270可以交叠像素电极191并可以与像素电极191间隔预定距离。微腔 305形成在像素电极191和公共电极270之间。微腔305可以由像素电极191和公共电极 270中的至少一个基本围绕。微腔305的宽度和面积可以根据显示装置的尺寸和分辨率配 置。
[0116] 在实施例中，绝缘层可以设置在公共电极270和像素电极191之间，微腔305可以 形成在公共电极270和绝缘层之间。
[0117] 公共电极270可以由透明金属氧化物材料诸如铟锡氧化物（ΙΤ0)和铟锌氧化物 (ΙΖ0)中的至少一种制成。预定电压可以施加到公共电极270,电场可以在像素电极191和 公共电极270之间产生。
[0118] 第一配向层11形成在像素电极191上。第一配向层11还可以直接形成在第一绝 缘层240的没有被像素电极191覆盖的部分上。
[0119] 第二配向层21形成在公共电极270上并形成在公共电极270和第一配向层11之 间。
[0120] 第一配向层11和第二配向层21可以是垂直配向层，并可以由一种或多种配向材 料诸如聚酰胺酸、聚硅氧烷和聚酰亚胺中的一种或多种制成。配向层11和21可以在像素 区域PX的边缘处连接到彼此。
[0121] 包括液晶分子310的液晶层形成在微腔305中并位于像素电极191和公共电极 270之间。液晶分子310可以具有负介电各向异性，并且可以在没有电场被施加到像素电极 191时取向在基本上垂直于基板110的方向上（即，垂直配向）。
[0122] 数据电压被施加到其的第一子像素电极191h和第二子像素电极1911可以与公共 电极270 -起产生电场以确定液晶分子310的方向。透射穿过液晶层的光的亮度可以基本 上由液晶分子310的方向确定。
[0123] 第二绝缘层350可以形成在公共电极270上。第二栅绝缘层350可以由无机绝缘 材料诸如硅氮化物（SiNx)和硅氧化物（SiOx)中的至少一种制成。在实施例中，第二绝缘 层350可以被省略。
[0124] 顶层360形成在第二绝缘层350上。顶层360可以由有机材料制成。微腔305形 成在顶层360下面，顶层360通过固化工艺硬化以保持微腔305的形状。微腔305可以位 于顶层360和像素电极191之间。
[0125] 顶层360沿像素行形成在每个像素区域PX和第二谷V2中，而不形成在第一谷VI 中。也就是说，顶层360不形成在第一子像素区域PXa和第二子像素区域PXb之间。在第 一子像素区域PXa和第二子像素区域PXb的每个中，微腔305形成在每个顶层360下面。在 第二谷V2中，顶层360的部分设置在微腔305的两个部分之间。顶层360的位于第二谷V2 处的部分的厚度可以大于顶层360的位于第一子像素区域PXa和第二子像素区域PXb的每 个中的其他部分的厚度。微腔305的上表面和侧面可以被顶层360覆盖。
[0126] 用于暴露微腔305的一部分的注入孔307形成在顶层360中。注入孔307可以在 第一子像素区域PXa和第二子像素区域PXb的边缘处彼此面对。注入孔307可以对应于第 一子像素区域PXa的下侧以允许进入微腔305的交叠第一子像素电极191h的第一部分。注 入孔307可以对应于第二子像素区域PXb的上侧以允许进入微腔305的交叠第二子像素电 极1911的第二部分。
[0127] 由于微腔305被注入孔307暴露，所以配向剂和/或液晶材料可以通过注入孔307 被注入到微腔305中。
[0128] 珠构件400形成在注入孔307处。在实施例中，珠构件400具有球形，珠构件400 的一部分位于微腔305内部，珠构件400的其余部分位于微腔305外部。第一珠构件400 的位于微腔305内部的比例可以不同于第二珠构件400位于微腔305内部的比例。第一珠 构件400的位于微腔305的交叠第一子像素电极191h的第一部分内部的比例可以不同于 第二珠构件400的位于微腔305的交叠第二子像素电极1911的第二部分内部的比例。珠 构件400的设置在微腔内部的比例可以根据第一子像素区域PXa和第二子像素区域PXb之 间的区域的构造而（略微地）改变。珠构件400可以在列方向上对准或未对准。与第一子 像素区域PXa相关的珠构件400可以在行方向上对准或未对准。与第二子像素区域PXb相 关的珠构件400可以在行方向上对准或未对准。
[0129] 珠构件400的高度可以大于或基本上等于微腔305的高度。每个珠构件可以固定 (或附接）到注入孔307并可以直接接触注入孔307的边缘。在本发明的实施例中，珠构件 400的设置在微腔305内部的部分可以设置在第一配向层11的部分、第一绝缘层240、滤色 器230、钝化层180、栅绝缘层140和基板110中的至少一个与第二配向层21的部分、公共 电极270的边缘、第二绝缘层350的边缘和顶层360的边缘中的至少一个之间。有益地，珠 构件400可以充分地支撑顶层360在注入孔307处的边缘，可以基本上防止或最小化在顶 层360的边缘处的可能的下垂现象，并可以提供显示装置的坚固结构。
[0130] 珠构件400的直径可以等于或大于微腔305的高度。如果珠构件400的直径小于 微腔305的高度，则珠构件400会完全移动到微腔305的内部。如果在显示装置的显示区 域中珠构件400完全地位于微腔305的内部，则珠构件400会基本上影响光透射，使得显示 的图像会被不利地影响。在实施例中，珠构件400的直径可以等于或大于微腔305的高度， 使得珠构件400不完全地进入微腔305的内部。
[0131] 珠构件400的直径可以等于或小于微腔305的高度的110%。如果珠构件400的 直径比微腔305的高度大得多，则珠构件400会不能充分地固定到注入孔307,和/或珠构 件400可能不具有设置在微腔305内部的足够部分以充分地支撑顶层360。
[0132] 珠构件400的外表面可以被用于形成第一配向层11和第二配向层21的配向材料 围绕。也就是说，配向材料可以覆盖珠构件400。在形成第一配向层11和第二配向层21的 工艺中，当配向材料和珠构件400彼此混合以被供应到注入孔307时，配向材料的一部分可 以进入微腔305以形成配向层11和21，配向材料的另一部分可以保留在珠构件400的表面 上。随着配向材料固化，珠构件400可以用来被牢固地固定到注入孔307。
[0133] 珠构件400可以部分地阻挡注入孔307而不完全地阻挡注入孔307。液晶材料可 以通过注入孔370的没有被珠构件400阻挡的部分而被注入到微腔中。在实施例中，注入 孔307的被珠构件400阻挡的部分可以在注入孔307的1 %至80%的范围内。
[0134] 第三绝缘层370可以形成在顶层360上。第三绝缘层370可以由无机绝缘材料诸 如硅氮化物（SiNx)和硅氧化物（SiOx)中的至少一种制成。第三绝缘层370可以形成为覆 盖顶层360的顶部和侧面。第三绝缘层370用来保护顶层360 (其可以由有机材料制成）。 在实施例中，第三绝缘层370可以被省略。
[0135] 封装层390可以形成在第三绝缘层370上。封装层390形成为覆盖注入孔307,尤 其是微腔305的被暴露的部分（例如，微腔305的没有被珠构件400密封的部分）。封装层 390可以密封微腔305,使得微腔305中的液晶分子310保持在微腔305内部而没有不期望 的泄漏。在实施例中，封装层390可以直接接触液晶分子310的一些，封装层390可以由基 本上不与液晶分子310反应的材料制成。例如，封装层390可以由聚对苯二甲撑和/或具 有类似特性的一种或多种材料制成。
[0136] 在本发明的实施例中，珠构件400部分地阻挡注入孔307的局部区域，使得封装层 390的材料进入微腔305的可能性较小。如果注入孔307完全未被阻挡，为了防止封装层 390的材料渗入到微腔305中，封装层390的材料可能需要具有足够高的粘性。如果封装层 390的材料的粘性基本上高，则封装层390的平坦性和/或厚度可能不是足够均匀的。在本 发明的实施例中，由于注入孔307被珠构件400部分地阻挡，因此封装层390的粘性可以基 本上被最小化。有益地，封装层390可以是令人满意地均匀的。在实施例中，封装层390的 材料的粘性可以是lOOOcp或更小。在实施例中，封装层390的材料的粘性可以在30cp至 l〇〇cp的范围内。
[0137] 封装层390可以具有多层结构，诸如双层结构或三层结构。双层结构可以包括由 不同的材料制成的两个层。三层结构可以包括三个层，其中相邻层的材料彼此不同。例如， 封装层390可以包括由有机绝缘材料制成的层并且可以包括由无机绝缘材料制成的层。
[0138] 尽管没有示出，但是偏振器还可以形成在显示装置的上表面和下表面上。偏振器 可以包括第一偏振器和第二偏振器。第一偏振器可以附接到基板110的下侧上，第二偏振 器可以附接到封装层390上。
[0139] 图5至图10是示出根据本发明的实施例的显示装置的制造方法的工艺截面图。显 示装置可以基本上类似于参考图1至图4讨论的显示装置。
[0140] 在第一方向上延伸的栅线121和降压栅线123形成在由玻璃或塑料制成的基板 110上。第一栅电极124h、第二栅电极1241和第三栅电极124c可以从栅线121突出。
[0141] 在形成栅线121和123的工艺中，存储电极线131也可以一起形成，并且可以与栅 线121、降压栅线123以及栅电极124h、1241和124c间隔开。
[0142] 接着，栅绝缘层140可以形成在基板110的整个表面上并可以覆盖栅线121、降压 栅线123、栅电极124K1241和124c以及存储电极线131。栅绝缘层140可以使用无机绝 缘材料诸如硅氧化物（SiOx)或硅氮化物（SiNx)形成。栅绝缘层140可以具有单层结构或 多层结构。
[0143] 接着，第一半导体154h、第二半导体1541和第三半导体154c通过在栅绝缘层140 上沉积半导体材料诸如非晶硅、多晶硅和/或金属氧化物、然后图案化沉积的半导体材料 而形成。第一半导体154h可以位于第一栅电极124h上，第二半导体1541可以位于第二栅 电极1241上，第三半导体154c可以位于第三栅电极124c上。
[0144] 接着，在第二方向上延伸的数据线171通过沉积金属材料、然后图案化沉积的金 属材料而形成。金属材料可以具有单层结构或多层结构。
[0145] 从数据线171突出在第一栅电极124h之上的第一源电极173h和与第一源电极 173h间隔开的第一漏电极175h在形成数据线171时被形成。与第一源电极173h连接的第 二源电极1731和与第二源电极1731间隔开的第二漏电极1751在形成数据线171时被形 成。连接到第二漏电极1751的第三源电极173c和与第三源电极173c间隔开的第三漏电 极175c在形成数据线171时被形成。
[0146] 半导体154K1541和154c、数据线171、源电极173K1731和173c以及漏电极 175h、1751和175c可以通过顺序地沉积半导体材料和金属材料、然后同时图案化半导体材 料和金属材料而形成。在实施例中，第一半导体154h的部分可以延伸以交叠数据线171的 部分。
[0147] 栅电极 12处、1241、124(：、源电极17311、1731、173(3以及漏电极17511、1751、175(3可 以与半导体154h、1541、154c -起形成薄膜晶体管（TFT) Qh、Ql、Qc。
[0148] 接着，钝化层180形成在数据线171、源电极173K1731和173c、漏电极175h、1751 和175c以及半导体154h、1541和154c的暴露在相应的源电极173h、1731、173c和相应的 漏电极175hl751、175c之间的部分上。钝化层180可以由有机绝缘材料或无机绝缘材料制 成，并可以具有单层结构或多层结构。
[0149] 接着，滤色器230形成在每个像素区域PX中的钝化层180上。滤色器230形成在 第一子像素区域PXa和第二子像素区域PXb的每个中，并且不能形成在第一谷VI处。具有 相同颜色的滤色器230可以在列方向上形成在多个像素区域PX中。在实施例中，滤色器 230具有三种颜色，第一颜色滤色器230可以首先形成，然后第二颜色滤色器230可以通过 偏移掩模而形成。接着，第三颜色滤色器可以通过偏移掩模而形成。
[0150] 接着，光阻挡构件220形成在每个像素区域PX的边界处。光阻挡构件220可以交 叠钝化层180和薄膜晶体管。光阻挡构件220的部分可以形成在位于第一子像素区域PXa 和第二子像素区域PXb之间的第一谷VI处。
[0151] 在实施例中，光阻挡构件220在形成滤色器230之后形成。在实施例中，光阻挡构 件220在形成滤色器230之前形成。
[0152] 接着，由无机绝缘材料诸如娃氮化物（SiNx)和/或娃氧化物（SiOx)制成的第一 绝缘层240形成在滤色器230和光阻挡构件220上。
[0153] 接着，第一接触孔185h通过蚀刻钝化层180、光阻挡构件220和第一绝缘层240而 形成以暴露第一漏电极175h的一部分，第二接触孔1851形成为暴露第二漏电极1751的一 部分。
[0154] 接着，通过在第一绝缘层240上沉积并图案化透明金属氧化物材料诸如铟锡氧化 物（ΙΤ0)和/或铟锌氧化物（ΙΖ0)，第一子像素电极191h形成在第一子像素区域PXa中，第 二子像素电极1911形成在第二子像素区域PXb中。第一子像素电极191h和第二子像素电 极1911通过设置在两者之间的第一谷VI而彼此分离。第一子像素电极191h通过第一接 触孔185h连接到第一漏电极175h，第二子像素电极1911通过第二接触孔1851连接到第二 漏电极1751。
[0155] 水平主干193h和1931以及交叉水平主干193h和1931的垂直主干192h和1921 形成在第一子像素电极191h和第二子像素电极1911中。形成从水平主干193h和1931以 及垂直主干192h和1921倾斜地延伸的多个微细分支194h和1941。
[0156] 如图6所示，牺牲层300通过在像素电极191上涂覆光敏有机材料并且执行光刻 工艺而形成。
[0157] 牺牲层300形成为沿多个像素列连接到彼此。也就是说，每个牺牲层300形成为 覆盖像素区域PX并覆盖位于第一子像素区域PXa和第二子像素区域PXb之间的第一谷VI。
[0158] 接着，公共电极270通过在牺牲层300上沉积透明金属氧化物材料诸如铟锡氧化 物（ΙΤ0)和/或铟锌氧化物（ΙΖ0)而形成。
[0159] 接着，第二绝缘层350可以使用无机绝缘材料诸如硅氧化物和/或硅氮化物而形 成在公共电极270上。
[0160] 接着，顶层360使用有机材料而形成在第二绝缘层350上。
[0161] 如图7所示，顶层360的位于第一谷VI处的部分可以通过图案化顶层360而除去。 因而，顶层360的部分可以形成为沿着多个像素行连接到彼此。
[0162] 接着，第三绝缘层370可以使用无机绝缘材料诸如硅氮化物（SiNx)和/或硅氧化 物（SiOx)而形成在顶层360上。第三绝缘层370形成在图案化的顶层360上以覆盖和保 护顶层360的侧面。
[0163] 如图8所示，第三绝缘层370、第二绝缘层350和公共电极270的位于第一谷VI处 的部分通过图案化第三绝缘层370、第二绝缘层350和公共电极270而除去。
[0164] 因而，牺牲层300的位于第一谷VI处的部分被暴露。
[0165] 接着，通过供应显影剂到其中牺牲层300被暴露的基板110上，牺牲层300被完全 地除去。备选地或另外地，牺牲层300可以使用灰化工艺被完全地除去。
[0166] 在已经除去牺牲层300之后，微腔305形成在牺牲层300原来所在的空间处。
[0167] 像素电极191和公共电极270通过设置在两者之间的微腔305而彼此间隔开，像 素电极191和顶层360通过设置在两者之间的微腔305而彼此间隔开。公共电极270和顶 层360可以覆盖微腔305的顶部和至少两个横向侧面（不平行于顶部）。
[0168] 微腔305通过位于顶层360和公共电极270被除去的位置的至少一个开口（其被 称为液晶注入孔307)而暴露。液晶注入孔307可以沿着第一谷VI形成。形成在第一子像 素区域PXa和第二子像素区域PXb的边缘处的两个注入孔307可以彼此面对。注入孔307 可以对应于第一子像素区域PXa的下侧以允许进入微腔305的交叠第一子像素电极191h 的第一部分。注入孔307可以对应于第二子像素区域PXb的上侧以允许进入微腔305的交 叠第二子像素电极1911的第二部分。在实施例中，液晶注入孔307也可以沿着第二谷V2 形成。
[0169] 接着，顶层360通过施加热到基板110而被固化（或设定成形）。因而，微腔305 的形状可以通过顶层360被基本上保持。
[0170] 接着，如图9所示，包括配向材料15和珠构件400的混合物通过喷嘴500被滴落 和/或供应到基板110上。在实施例中，混合物可以滴落在基板110上的第一谷VI处。
[0171] 配向材料15的实质部分通过彼此面对并位于第一谷VI的两个边缘处的至少两个 注入孔307而被提供（例如，注入）到微腔305中。配向材料15的部分可以通过在微腔 305的向内方向上的毛细作用而移动到微腔305中。
[0172] 在微腔305的向内方向上的毛细作用也可以影响混入在配向材料15中的珠构件 400。因此，珠构件400可以移动到注入孔307。因而，珠构件400的部分可以被插入到微腔 305中。在实施例中，珠构件400的直径等于或大于微腔305的高度；因此，珠构件400可 以堵塞在注入孔307处，使得珠构件400的部分可以位于微腔305内部而基本上没有到达 显示装置的显示区域并使得珠构件的其余部分可以保留在微腔305外部。
[0173] 由于珠构件400位于注入孔307处，所以顶层360的边缘可以被支撑。有益地，可 以防止顶层360下垂。
[0174] 在实施例中，珠构件400的直径可以被最小化，使得珠构件400的位于微腔305内 部的部分的尺寸（或体积）可以仅略微地小于并且可以大致为珠构件400的位于微腔305 外部的部分的尺寸（或体积）。有益地，用于制造珠所需的材料可以被最少化，并且珠构件 400可以基本上稳定地位于注入孔307处。在实施例中，珠构件400的直径可以接近微腔 305的高度。在实施例中，珠构件400的直径可以等于或小于微腔305的高度的110% (即， 微腔305的高度乘以110% )。
[0175] 注入孔307的被珠构件400阻挡的面积或比例可以取决于混入在配向材料15中 的珠构件400的量。在实施例中，珠构件400的量可以被控制为使得珠构件400可以不阻 挡注入孔307的整个区域。在随后的工艺中，液晶材料可以通过注入孔307的敞开（或未 被阻挡）部分而注入到微腔305的相应部分中。在实施例中，注入孔307的被珠构件400 阻挡的面积可以在注入孔307的整个面积的1%至80%的范围内。
[0176] 在适当量的配向材料15已经设置在微腔305中之后，可以执行固化工艺，溶液成 分被蒸发。因而，适当量的配向材料15可以保留在微腔305的内壁上。
[0177] 因此，第一配向层11可以形成在像素电极191上，第二配向层21可以形成在公共 电极270上。第一配向层11和第二配向层21可以彼此交叠，微腔305设置在两者之间。第 一配向层11和第二配向层21可以在像素区域PX的边缘处、在子像素区域的边缘处、在注 入孔307处和/或在珠构件400的表面处物理地连接到彼此。
[0178] 在实施例中，配向层11和21可以配置为将液晶分子基本上配向在基本上垂直于 基板110 (即，垂直于基板110的交叠顶层360的表面，除了例如珠构件400所在的位置之 夕卜）的垂直方向上。在实施例中，可以执行照射UV光在配向层11和21上的工艺；因而，配 向层11和21可以配置为将液晶分子基本上配向在基本上平行于基板110的水平方向上。
[0179] 接着，液晶材料可以使用喷墨方法或分配方法而被提供（例如，滴落）在基板110 上。液晶材料可以通过注入孔307的敞开部分而被注入到微腔305中。注入孔307被珠构 件400部分地阻挡，液晶材料可以通过注入孔307的没有被珠构件400阻挡的敞开部分而 被注入。
[0180] 在实施例中，液晶材料可以通过沿奇数编号的第一谷VI形成的注入孔307提供而 不通过沿偶数编号的第一谷VI形成的注入孔307提供。在实施例中，液晶材料可以通过沿 偶数编号的第一谷VI形成的注入孔307提供而不通过沿奇数编号的第一谷VI形成的注入 孔307提供。
[0181] 在实施例中，液晶材料通过沿第一个第一谷VI ( S卩，第一个第一类型的谷VI)形成 的液晶注入孔307提供，液晶材料可以通过毛细作用进入液晶注入孔307而到微腔305中。 当液晶材料进入微腔305中时，液晶材料可以推动微腔305中的空气，使得空气可以通过沿 第二个第一谷VI (即，第二个第一类型的谷）形成的液晶注入孔307排出。第二个第一谷 VI可以直接相邻第一个第一谷VI。
[0182] 在实施例中，液晶材料可以通过全部的液晶注入孔307提供。在实施例中，液晶材 料可以通过沿奇数编号的第一谷VI形成的注入孔307和沿偶数编号的第一谷VI形成的注 入孔307提供。
[0183] 如图10所示，封装层390通过在第三绝缘层370上沉积基本上不与液晶分子310 化学反应的材料而形成。封装层390形成为覆盖液晶注入孔307,以完全地密封微腔305。 封装层390可以覆盖珠构件400。
[0184] 在本发明的实施例中，珠构件400部分地阻挡注入孔307的局部区域，使得封装层 390的材料进入微腔305的可能性较小。如果注入孔307完全地未被阻挡，为了防止封装层 390的材料渗入到微腔305中，封装层390的材料会需要具有足够高的粘性。如果封装层 390的材料的粘性基本上高，则封装层390的平坦性和/或厚度可能不是足够均匀的。在 本发明的实施例中，由于注入孔307被珠构件400部分地阻挡，则封装层390的粘性可以基 本上被最小化。有益地，封装层390可以是令人满意地均匀的。在实施例中，封装层390的 材料的粘性可以是lOOOcp或更小。在实施例中，封装层390的材料的粘性可以在30cp至 lOOcp的范围内。有益地，封装层390可以具有令人满意的均匀性。
[0185] 接着，虽然没有示出，但是第一偏振器可以附接到基板110的下表面上，第二偏振 器可以附接到封装层390上。
[0186] 下面参考图11至图13描述根据本发明的实施例的显示装置。
[0187] 参考图11至图13描述的显示装置和/或实施例的特征和优点可以类似于参考图 1至图10描述的显示装置和/或实施例的特征和优点。因此，可以省略多余的描述。在参 考图11至图13描述的实施例中，在显示装置的制造工艺中，珠构件可以与液晶材料混合， 而不是与配向材料混合。
[0188] 图11是示出根据本发明的实施例的显示装置的平面图。图12是示出根据本发明 的实施例的显示装置的一个像素的平面图。图13是示出根据本发明的实施例的显示装置 的一部分沿着图11中所示的线ΧΙΠ -ΧΙΙΙ截取的截面图。
[0189] 参照图11至图13,在显示装置中，薄膜晶体管和连接到薄膜晶体管的像素电极 191形成在基板110上。顶层360交叠像素电极191。微腔305设置在顶层360和像素电 极191之间。包括液晶分子310的液晶层形成在微腔305中。封装层390形成在顶层360 上以密封微腔305。
[0190] 微腔305通过注入孔307暴露在外面，珠构件400提供在注入孔307处。在实施 例中，珠构件400具有球形，珠构件400的一部分位于微腔305中，珠构件400的其余部分 位于微腔305外部。
[0191] 珠构件400可以固定（或堵塞）至注入孔307以支撑顶层360的边缘。有益地， 可以提供显示装置的坚固结构。
[0192] 每个珠构件400的直径可以等于或大于微腔305的高度的。在实施例中，珠构件 400的直径可以等于或小于微腔305的高度的110%。
[0193] 在实施例中，珠构件400可以基本上没有被配向材料覆盖。在实施例中，在形成液 晶层的工艺中，液晶材料和珠构件400彼此混合，混合物被供应到注入孔307。因而，珠构件 400堵塞在注入孔307处，液晶材料的实质部分被注入（或提供）到微腔305中。因此，珠 构件400的位于微腔305内部的部分可以直接接触液晶材料。液晶材料的部分可以保留在 珠构件400的位于微腔305外部的部分上并可以通过清洗工艺去除。
[0194] 由于珠构件400堵塞在注入孔307中，所以珠构件400可以阻挡注入孔307的局 部区域或整个区域。在实施例中，注入孔307的被珠构件400阻挡的区域可以在注入孔307 的整个面积的1 %至80%的范围内。
[0195] 在实施例中，注入孔307的被珠构件400阻挡的面积可以在注入孔307的整个面 积的80%至100%的范围内。也就是说，珠构件400可以阻挡注入孔307的大部分。因此， 珠构件400可以防止液晶分子310被暴露。因此，由于珠构件400可以基本上阻挡封装层 390的材料进入微腔305,所以可以基本上最小化封装层390的材料的粘性。在实施例中， 封装层390的材料的粘性可以是lOOOcp或更小。在实施例中，封装层390的材料的粘性可 以在30cp至100cp的范围内。
[0196] 在实施例中，珠构件400可以形成在彼此面对的两个注入孔307之间的区域中。在 实施例中，除第一谷VI的边缘之外，珠构件400可以形成在第一谷VI的中心处。在实施例 中，珠构件400可以基本上填充第一谷VI的整个区域并可以补偿显示装置在第一谷VI处 的厚度，从而可以减小显示装置在第一谷VI处的厚度与显示装置在像素区域PX(即，子像 素区域PXa和/或子像素区域PXb)处的厚度之间的差异。
[0197] 图14至图17是示出根据本发明的实施例的用于制造参考图11至图13描述的显 示装置的方法的工艺截面图。
[0198] 薄膜晶体管Qh、Q1和Qc以及子像素电极191h和1911形成在基板110上。牺牲 层形成在子像素电极191h和1911上，注入孔307可以通过（顺序地）形成和图案化公共 电极270、第二绝缘层350、顶层360和第三绝缘层370而形成。微腔305通过除去牺牲层 而形成。
[0199] 包含配向材料的配向剂被提供（例如，滴落）在基板110上，配向剂通过液晶注入 孔307被提供（例如，注入）到微腔305中。在配向剂已经被提供在微腔305中之后，可以 执行固化工艺，溶液成分可以被蒸发，配向材料可以保留在微腔305的内壁上。
[0200] 因此，第一配向层11可以形成在像素电极191上，并且第二配向层21可以形成在 公共电极270上。第一配向层11和第二配向层21可以彼此交叠，微腔305设置在两者之 间。配向层11和21可以在像素区域PX的边缘处连接到彼此。
[0201] 在实施例中，配向层11和21可以配置为将液晶分子基本上配向在基本上垂直于 基板110 (即，垂直于基板110的交叠顶层360的表面，除了例如珠构件400所在的位置之 夕卜）的垂直方向上。在实施例中，可以执行照射UV光在配向层11和21上的工艺；因而，配 向层11和21可以配置为将液晶分子基本上配向在基本上平行于基板110的水平方向上。
[0202] 如图16所示，包括液晶材料320和珠构件400的混合物可以通过喷嘴500滴落和 /或供应到基板110上。在实施例中，混合物可以滴落在基板110上的第一谷VI中。
[0203] 液晶材料320的实质部分通过彼此面对并位于第一谷VI的两个边缘处的至少两 个注入孔307而被提供（例如，注入）到微腔305中。液晶材料320的部分可以通过在微 腔305的向内方向上的毛细作用而移动到微腔305中。
[0204] 在微腔305的向内方向上的毛细作用也可以影响混入在液晶材料320中的珠构件 400。因此，珠构件400可以移动到注入孔307。
[0205] 因而，珠构件400的部分可以被插入到微腔305中。在实施例中，珠构件400的 直径等于或大于微腔305的高度；因此，珠构件400可以堵塞在注入孔307处，使得珠构件 400的部分可以位于微腔305内部而基本上没有到达显示装置的显示区域并使得珠构件的 其余部分可以保留在微腔305外部。
[0206] 由于珠构件400位于注入孔307处，所以顶层360的边缘可以被支撑。有益地，可 以防止顶层360下垂。
[0207] 在实施例中，珠构件400的直径可以被最小化，使得珠构件400的位于微腔305内 部的部分的尺寸（或体积）可以仅略微地小于并可以大致为珠构件400的位于微腔305外 部的部分的尺寸（或体积）。有益地，用于制造珠所需的材料可以被最少化，并且珠构件400 可以基本上稳定地位于注入孔307处。在实施例中，珠构件400的直径可以接近微腔305 的高度。在实施例中，珠构件400的直径可以等于或小于微腔305的高度的110% (即，微 腔305的高度乘以110% )。
[0208] 注入孔307的被珠构件400阻挡的面积或比例可以取决于混入在配向材料15中 的珠构件400的量。在实施例中，珠构件400的量可以被控制为使得珠构件400可以不阻 挡注入孔307的整个区域。在随后的工艺中，液晶材料可以通过注入孔307的敞开（或未 被阻挡）部分而注入到微腔305的相应部分中。在实施例中，注入孔307的被珠构件400 阻挡的面积可以在注入孔307的整个面积的1%至80%的范围内。
[0209] 在实施例中，珠构件400和配向材料15的比率或珠构件400的量可以配置为使得 珠构件400可以基本上阻挡整个注入孔307。
[0210] 在实施例中，珠构件400的量可以配置为使得注入孔307的被珠构件400阻挡的 面积可以在注入孔307的整个面积的80%至100 %的范围内。也就是说，珠构件400阻挡 注入孔307的大部分；因而，珠构件400可以防止液晶分子310泄漏和/或暴露。
[0211] 在实施例中，珠构件400可以基本上填充第一谷VI的整个区域。
[0212] 在将液晶材料320提供到微腔305中的工艺中，液晶材料320的滴落在基板110 上的部分可能不被提供到微腔305中并可保留在第三绝缘层370的上表面上和/或在第一 谷VI中。在液晶材料320注入工艺之后，可以执行清洗工艺以除去液晶材料320的保留在 微腔305外部的部分。在清洗工艺中，保留在第三绝缘层370的上表面上和在第一谷VI中 的液晶材料320可以基本上被除去。
[0213] 由于珠构件400可以阻挡注入孔307的大部分，所以在执行清洗工艺时，珠构件 400可以防止位于微腔305内部的液晶材料320被除去。
[0214] 如图17所示，封装层390通过在第三绝缘层370上沉积基本上不与液晶分子 310 (化学）反应的材料而形成。封装层390形成为覆盖液晶注入孔307,以完全地密封微 腔305。封装层390可以覆盖珠构件400。
[0215] 在本发明的实施例中，珠构件400部分地阻挡注入孔307的局部区域，使得封装层 390的材料进入微腔305的可能性较小。如果注入孔307完全未被阻挡，为了防止封装层 390的材料渗入到微腔305中，封装层390的材料可能需要具有足够高的粘性。如果封装层 390的材料的粘性基本上高，则封装层390的平坦性和/或厚度可能不是足够均匀的。在 本发明的实施例中，由于注入孔307被珠构件400部分地阻挡，则封装层390的粘性可以基 本上被最小化。有益地，封装层390可以是令人满意地均匀的。在实施例中，封装层390的 材料的粘性可以是lOOOcp或更小。在实施例中，封装层390的材料的粘性可以在30cp至 lOOcp的范围内。有益地，封装层390可以具有令人满意的均匀性。
[0216] 接着，虽然没有示出，偏振器可以形成在封装层390的上表面和基板110的下表面 上。
[0217] 下面参考18至图20描述根据本发明的实施例的显示装置的制造方法。
[0218] 参考图18至图20描述的制造方法和/或实施例的步骤和优点可以类似于参考图 1至图17的一个或多个描述的制造方法和/或实施例的步骤和优点。因此，可以省略多余 的描述。在参考图18至图20描述的实施例中，一些珠构件可以与液晶材料混合，一些珠构 件可以与配向材料混合。
[0219] 图18至图20是示出根据本发明的实施例的显示装置的制造方法的工艺截面图。
[0220] 薄膜晶体管以及子像素电极191h和1911形成在基板110上。牺牲层形成在子像 素电极191h和1911上，注入孔307可以通过（顺序地）形成和图案化公共电极270、第二 绝缘层350、顶层360和第三绝缘层370而形成。微腔305通过除去牺牲层而形成。
[0221] 接着，包括配向材料15和珠构件400的混合物可以通过喷嘴500滴落和/或提供 到基板110上。在实施例中，混合物可以滴落在基板110上的第一谷VI处。
[0222] 配向材料15的实质部分通过至少一个注入孔307而被提供（例如，注入）到微腔 305中，并且珠构件400可以位于注入孔307处。每个珠构件400的直径可以接近并且可以 大于微腔305的高度。珠构件400的量可以被配置为使得珠构件400可以部分地阻挡注入 孔307而不阻挡注入孔307的整个区域。
[0223] 如图19所示，包括液晶材料320和珠构件400的混合物可以通过喷嘴500滴落和 /或提供到基板110上。在实施例中，混合物可以滴落在基板110上的第一谷VI处。
[0224] 液晶材料320的实质部分通过注入孔307而被提供（例如，注入）到微腔305中， 并且珠构件400可以位于注入孔307中。每个珠构件400的直径可以接近并且可以大于微 腔305的高度。珠构件400的量可以配置为使得在图18所示的步骤中提供的珠构件400 和在图19所示的步骤中提供的珠构件400可以阻挡注入孔307的大部分。
[0225] 接着，可以执行清洗工艺以除去液晶材料320的保留在微腔305外部的部分。
[0226] 封装层390通过在第三绝缘层370上沉积基本上不与液晶分子310 (化学）反应 的材料而形成。
[0227] 接着，虽然没有示出，偏振器还可以形成在封装层390的上表面和基板110的下表 面上。
[0228] 如从该描述能够理解的，本发明的实施例可以仅需要一个基板。有益地，可以最小 化与显示装置相关的厚度、重量和/或成本。
[0229] 虽然已经关于目前认为可行的实施例描述了本发明，但是将理解，本发明不限于 公开的实施例。本发明旨在涵盖包括在权利要求书的精神和范围内的各种修改和等效布 置。
[0230] 标记的描述
[0231] 11 :第一配向层 15 :配向材料
[0232] 21 :第二配向层 110 :基板
[0233] 121 :栅线 123 :降压栅线
[0234] 124h:第一栅电极 1241 :第二栅电极
[0235] 124c:第三栅电极 131 :存储电极线
[0236] 140 :栅绝缘层 154h :第一半导体
[0237] 1541 :第二半导体 154c :第三半导体
[0238] 171 :数据线 173h:第一源电极
[0239] 1731:第二源电极 173c:第三源电极
[0240] 175h:第一漏电极 1751 :第二漏电极
[0241] 175c:第三漏电极 180:钝化层
[0242] 191 :像素电极 191h:第一子像素电极
[0243] 1911 :第二子像素电极220 :光阻挡构件
[0244] 230 :滤色器 240 :第一绝缘层
[0245] 270:公共电极 300 :牺牲层
[0246] 305 :微腔 307 :注入孔
[0247] 310 :液晶分 320 :液晶材料
[0248] 350 :第二绝缘层 360 :顶层
[0249] 370 :第三绝缘层 390 :封装层
[0250] 400 :珠构件
【权利要求】
1. 一种显示装置，包括： 基板，包括多个像素区域； 薄膜晶体管，设置在所述基板上； 像素电极，电连接到所述薄膜晶体管并设置在所述像素区域中； 顶层，交叠所述像素电极，多个微腔位于所述顶层和所述像素电极之间，所述微腔具有 注入孔； 配向层，设置在所述微腔内部； 液晶层，设置在所述微腔内部； 多个珠构件，设置在所述注入孔处；以及 封装层，交叠所述顶层并交叠所述多个珠构件。
2. 如权利要求1所述的显示装置，其中 所述珠构件的直径等于或大于所述微腔的高度。
3. 如权利要求2所述的显示装置，其中 所述珠构件的直径等于或小于所述微腔的高度的110%。
4. 如权利要求1所述的显示装置，其中被所述多个珠构件阻挡的所述注入孔的面积在 所述注入孔的全部面积的1 %至80%的范围内。
5. 如权利要求1所述的显示装置，还包括 配向材料层，由用于形成所述配向层的配向材料形成，设置在所述微腔外部，并覆盖所 述多个珠构件。
6. 如权利要求1所述的显示装置，其中 被所述多个珠构件阻挡的所述注入孔的面积在所述注入孔的全部面积的80%至 100%的范围内。
7. 如权利要求1所述的显示装置，其中所述多个珠构件还设置在所述多个微腔之间。
8. 如权利要求1所述的显示装置，其中 用于形成所述封装层的封装层材料的粘性为lOOOcp或更小。
9. 如权利要求8所述的显示装置，其中 所述封装层材料的粘性在30cp至100cp的范围内。
【文档编号】G02F1/136GK104216174SQ201410235797
【公开日】2014年12月17日 申请日期:2014年5月30日 优先权日:2013年5月30日
【发明者】成宇镛, 金筵泰, 金泰均, 朴宰彻, 李亨燮, 车泰运 申请人:三星显示有限公司