显示面板及其驱动方法

显示面板及其驱动方法
【专利摘要】显示面板及其驱动方法。显示面板包括多条扫描线、多条第一数据线、多条第二数据线及多个像素。该多个扫描线接收多个扫描信号。该多个像素分别具有一第一子像素及一第二子像素，且以一阵列排列。在各行中，第i奇像素的第一子像素电性连接第2i-1扫描线及对应的第一数据线，第i奇像素的第二子像素电性连接第2i-1扫描线、第2i扫描线及对应的第一数据线，第i偶像素的第一子像素电性连接第2i扫描线及对应的第二数据线，第i偶像素的第二子像素电性连接第2i扫描线、第2i+1扫描线及对应的第二数据线，其中，i为一正整数。
【专利说明】显示面板及其驱动方法 【【技术领域】】
[0001] 本发明是有关于一种显示技术且特别是有关于一种显示面板及其驱动方法。 【【背景技术】】
[0002] 现今的显示技术相当发达，多半受惠于半导体科技与光电技术的进步。就显示 器而言，又以具有轻薄短小、省电、无辐射、全彩及方便携带等优点的液晶显示器（Liquid Crystal Display, LCD)技术最为纯熟且普及化。
[0003] 为了让液晶显示器有更好的显示品质，目前液晶显示器皆朝向高对比（high contrast ratio)、无灰度反转（no gray scale inversion)、色偏小（low color shift)、 亮度高（high luminance)、高色饱和度、快速反应与广视角等特性来发展。以广视角技术而 言，一般是采用多域垂直配向式（multi-domain vertically alignment, MVA)液晶显示器。
[0004] 在多域垂直配向式液晶显示器中，各个像素会至少分为两个子像素，以对应使用 者的视角色偏（color washout)进行补偿，其中，上述子像素所储存的电压通常会不同。为 了调整子像素的电压，现今是利用电容的储电功能来达成，但是上述电容会占用像素的电 路面积，进而影响了像素的开口率，亦即显示面板的显示效果会受到影响。因此，使用使多 域垂直配向式液晶显示面板中的像素能正常运作且提高像素的开口率则成为提高显示效 果的一个课题。 【
【发明内容】
】
[0005] 本发明提供一种显示面板，可提升像素的开口率。
[0006] 本发明的显示面板包括多条扫描线、多条第一数据线、多条第二数据线及多个像 素。该多个扫描线接收多个扫描信号。该多个像素分别具有一第一子像素及一第二子像 素，且以一阵列排列。在各行的该多个像素中，第i奇像素的第一子像素电性连接第2i_l 扫描线及对应的第一数据线，第i奇像素的第二子像素电性连接第2i_l扫描线、第2i扫描 线及对应的第一数据线，第i偶像素的第一子像素电性连接第2i扫描线及对应的第二数据 线，第i偶像素的第二子像素电性连接第2i扫描线、第2i+l扫描线及对应的第二数据线， 其中i为一正整数。各个第一子像素包括一第一晶体管，具有一第一端、一第二端及一控制 端，其中，第一晶体管的第一端电性连接对应的第一数据线或对应的第二数据线，第一晶体 管的控制端电性连接第2i_l扫描线或第2i扫描线。并且，各个第二子像素包括一第二晶 体管及一第三晶体管。第二晶体管具有一第一端、一第二端及一控制端，第二晶体管的第一 端电性连接对应的第一数据线或对应的第二数据线，第二晶体管的控制端电性连接第2i_l 扫描线或第2i扫描线。第三晶体管具有一第一端、一第二端及一控制端，第三晶体管的第 一端电性连接第二晶体管的第二端，第三晶体管的控制端电性连接第2i扫描线或第2i+l 扫描线。
[0007] 在本发明的一实施例中，第i奇像素的第一子像素依据第2i_l扫描线所传送的扫 描信号而接收对应的第一数据线所传送的一第一数据电压，第i奇像素的第二子像素依据 第2i-l扫描线及第2i扫描线所传送的扫描信号而接收对应的第一数据线所传送的一第二 数据电压。
[0008] 在本发明的一实施例中，第i偶像素的第一子像素依据第2i扫描线所传送的扫描 信号而接收对应的第二数据线所传送的一第三数据电压，第i偶像素的第二子像素依据第 2i扫描线及第2i+l扫描线所传送的扫描信号而接收对应的第二数据线所传送的一第四数 据电压。
[0009] 在本发明的一实施例中，各个第一子像素更包括一第一液晶电容及一第一储存电 容。第一液晶电容电性连接于第一晶体管的第二端与一共同电压之间。第一储存电容，电 性连接于第一晶体管的第二端与共同电压之间。
[0010] 在本发明的一实施例中，各个第二子像素更包括第二液晶电容及一第二储存电 容。一第二液晶电容电性连接于第三晶体管的第二端与一共同电压之间。第二储存电容， 电性连接于第三晶体管的第二端与共同电压之间。
[0011] 本发明的显示面板的驱动方法，包括下列步骤。提供一显示面板包括多条扫描线 及多个像素，该多个像素分别具有一第一子像素及一第二子像素，各行的第i奇像素的第 一子像素电性连接第2i-l扫描线，各行的第i奇像素的第二子像素电性连接第2i-l扫描 线及第2i扫描线，各行的第i偶像素的第一子像素电性连接第2i扫描线，各行的第i偶像 素的第二子像素电性连接第2i扫描线及第2i+l扫描线，i为一正整数。在一第一期间中， 致能第2i扫描线及第2i+l扫描线。在一第二期间中，致能第2i-l扫描线及第2i扫描线。 在一第三期间中，致能第2i-l扫描线。其中，第一期间早于第二期间，第二期间早于第三期 间。
[0012] 在本发明的一实施例中，驱动方法更包括，在第一期间中，致能第2i-l扫描线。
[0013] 在本发明的一实施例中，驱动方法更包括在第三期间中，致能第2i+2扫描线及第 2i+3扫描线。
[0014] 在本发明的一实施例中，驱动方法更包括，在第一期间中，禁能第2i-l扫描线。
[0015] 在本发明的一实施例中，驱动方法更包括，在第二期间中，禁能第2i+l扫描线。 [0016] 在本发明的一实施例中，在第三期间中，禁能第2i扫描线及第2i+l扫描线。
[0017] 基于上述，本发明实施例的显示面板，垂直相邻的两个像素中的第一子像素及第 二子像素共用三条扫描线，因此可减少显示面板中走线的数目。并且，上述子像素的像素电 压可分别透过对应的第一数据线或第二数据线来传送，因此像素中可省略调整电压所使用 的电容。依据上述，第一子像素及第二子像素可使用的电路面积相对的增加，进而可提升第 一子像素及第二子像素的开口率。
[0018] 为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式 作详细说明如下。 【【专利附图】

【附图说明】】
[0019] 图1为依据本发明一实施例的显示面板的电路示意图。 图2为依据本发明一实施例的显示面板的驱动示意图。 图3为依据本发明另一实施例的显示面板的驱动示意图。 图4为依据本发明又一实施例的显示面板的驱动示意图。 图5为依据本发明一实施例的显示面板的驱动方法的流程图。 【符号说明】
[0020] 100 :显示面板 111_1?111_3 :扫描线 113_1?113_2 :第一数据线 115_1?115_2 :第二数据线 CLC1UCLC21 :第一液晶电容 CLC12、CLC22 :第二液晶电容 CST1UCST21 :第一储存电容 CST12、CST22 :第二储存电容 G1?G5 :扫描信号 M11、M21 :第一晶体管 M12、M22 :第二晶体管 M13、M23 :第三晶体管 0PX1及EPX1 :像素 P11、P21、P31 :第一期间 P12、P22、P32 :第二期间 P23、P23、P33 :第三期间 S510、S520、S530、S540 :步骤 SP1USP13 :第一子像素 SP12、SP14 :第二子像素 Vcom :共同电压 VD1?VD4 :数据电压 【【具体实施方式】】
[0021] 图1为依据本发明一实施例的显示面板的电路示意图。请参照图1，在本实施例 中，在本实施例中，显示面板1〇〇包括多条扫描线（如111_1?111_3)、多条第一数据线（如 113_1?113_2)、多条第二数据线（如115_1?115_2)及多个像素（如0PX1及EPX1)。扫 描线111_1?111_3用以接收多个扫描信号（如G1?G3)，其中，扫描线111_1例如接收扫 描信号G1，扫描线111_2例如接收扫描信号G2,其余则以此类推，但本发明实施例不以此为 限。
[0022] 第一数据线113_1?113_2及第二数据线115_1?115_2用以依据接收多个数据 电压（如VD1?VD4)，其中，第一数据线113_1例如依序接收第一数据电压VD1及第二数据 电压VD2,第二数据线115_1例如依序接收第三数据电压VD3及第四数据电压VD4,其余则 以此类推，但本发明实施例不以此为限。
[0023] 在本实施例中，以第1行的像素为例，第1个奇像素0PX1例如具有第一子像素 SP11及第二子像素 SP12,第1个偶像素 EPX1例如具有第一子像素 SP13及第二子像素 SP14。 奇像素0PX1的第一子像素 SP11电性连接第1条扫描线111_1及对应的第一数据线113_1， 奇像素0PX1的第二子像素 SP12电性连接第1条扫描线111_1、第2条扫描线111_2及对应 的第一数据线113_1，偶像素 EPX1的第一子像素 SP13电性连接第2条扫描线111_2及对 应的第二数据线115_1，偶像素 EPX1的第二子像素 SP14电性连接第2条扫描线111_2、第 3条扫描线111_3及对应的第二数据线115_1。其余奇像素与偶像素的电路结构可参照上 述，在此则不再述。
[0024] 依据上述，在本发明的实施例中，第i奇像素（如0PX1)的第一子像素（如SP11) 电性连接第2i-l扫描线（如111_1)及对应的第一数据线（如113_1)，第i奇像素（如 0PX1)的第二子像素（如SP12)电性连接第2i-l扫描线（如111_1)、第2i扫描线（如 111_ 2)及对应的第一数据线（如113_1)，第i偶像素（如EPX1)的第一子像素（如SP13) 电性连接第2i扫描线（如111_2)及对应的第二数据线（如115_1)，第i偶像素（如EPX1) 的第二子像素（如SP14)电性连接第2i扫描线（如111_2)、第2i+l扫描线（如111_3)及 对应的第二数据线（如115_1)，其中，i为一正整数。
[0025] 在本实施例中，第2行的像素的电路结构在此绘示为相同于第1行的像素，但在其 他实施例中，第2行的像素的电路结构可以为第1行的像素的电路结构的水平镜射（以图 示方向为例），本发明实施例不以此为限。
[0026] 进一步来说，第1个奇像素0PX1的第一子像素 SP11包括第一晶体管Mil、第一液 晶电容CLC11及第一储存电容CST11。第一晶体管Mil的第一端电性连接对应的第一数据 线113_1，第一晶体管Mil的控制端电性连接扫描线111_1。第一液晶电容CLC11电性连接 于第一晶体管Mil的第二端与共同电压Vcom之间。第一储存电容CST11电性连接于第一 晶体管Mil的第二端与共同电压Vcom之间。
[0027] 第1个奇像素0PX1的第二子像素 SP12包括第二晶体管M12、第三晶体管M13、第 二液晶电容CLC12及第二储存电容CST12。第二晶体管M12的第一端电性连接对应的第一 数据线113_1，第二晶体管M12的控制端电性连接扫描线111_1。第三晶体管M13的第一端 电性连接第二晶体管M12的第二端，第三晶体管M13的控制端电性连接扫描线111_2。第二 液晶电容CLC12电性连接于第三晶体管M13的第二端与共同电压Vcom之间。第二储存电 容CST12电性连接于第三晶体管M13的第二端与共同电压Vcom之间。
[0028] 第1个偶像素 EPX1的第一子像素 SP13包括第一晶体管M21、第一液晶电容CLC21 及第一储存电容CST21。第一晶体管M21的第一端电性连接对应的第二数据线115_1，第一 晶体管M21的控制端电性连接扫描线111_2。第一液晶电容CLC21电性连接于第一晶体管 M21的第二端与共同电压Vcom之间。第一储存电容CST21电性连接于第一晶体管M21的第 二端与共同电压Vcom之间。
[0029] 第1个偶像素 EPX1的第二子像素 SP14包括第二晶体管M22、第三晶体管M23、第 一液晶电容CLC21及第一储存电容CST21。第二晶体管M22的第一端电性连接对应的第二 数据线115_1，第二晶体管M22的控制端电性连接扫描线111_2。第三晶体管M23的第一端 电性连接第二晶体管M22的第二端，第三晶体管M23的控制端电性连接扫描线111_3。第二 液晶电容CLC12电性连接于第三晶体管M23的第二端与共同电压Vcom之间。第二储存电 容CST12电性连接于第三晶体管M23的第二端与共同电压Vcom之间。
[0030] 依据上述，奇像素0PX1的第一子像素 SP11会依据扫描线111_1所传送的扫描信 号G1而接收对应的第一数据线113_1所传送的第一数据电压VD1，奇像素0PX1的第二子像 素 SP12会依据扫描线111_1及111_2所传送的扫描信号G1及G2而接收对应的第一数据 线111_1所传送的第二数据电压VD2。偶像素 EPX1的第一子像素 SP13会依据扫描线111_2 所传送的扫描信号G2而接收对应的第二数据线115_1所传送的第三数据电压VD3,偶像素 EPX1的第二子像素 SP14会依据扫描线111_2及111_3所传送的扫描信号G2及G3而接收 对应的第二数据线115_1所传送的第四数据电压VD4。
[0031] 在本实施例中，子像素 SP11至SP14共用三条扫描线111_1?111_3,因此可减少 显示面板100中走线的数目。并且，子像素 SP11至SP14的像素电压可分别透过对应的数 据线（如113_1或115_1)所传送的数据电压，因此像素（如0PX1或EPX1)中可省略调整 电压所使用的电容。依据上述，子像素 SP11至SP14可使用的电路面积可相对的增加，进而 可提升子像素 SP11至SP14的开口率。
[0032] 图2为依据本发明一实施例的显示面板的驱动示意图。请参照图1及图2,在本实 施例中，第一期间P11假设早于第二期间P12,第二期间P12早于第三期间P13,并且相同或 相似元件使用相同或相似标号。在第一期间P11中，会致能扫描线111_1?111_3(对应第 2i_l扫描线至第2i+l扫描线），以导通晶体管Mil?M13、M21?M23。此时，第二数据线 115_1会接收第四数据电压VD4,以传送第四数据电压VD4至第二液晶电容CLC22及第二储 存电容CST22 ;并且，第一数据线113_1可接收任意的电压（如数据电压VD1、VD2或接地电 压），此可依据电路设计的需求自行设定，本发明实施例不以此为限。其中，第一储存电容 CST21亦会接收到第四数据电压VD4,因此可利用第四数据电压VD4进行预充电；并且，第一 储存电容CST11及第二储存电容CST12会接收并利用第一数据线113_1所传送的电压进行 预充电。
[0033] 在第二期间P12中，会致能扫描线111_1?111_2(对应第2i-l扫描线及第2i扫 描线），以导通晶体管Mil?M13、M21?M22,因此第二储存电容CST22的跨压会等于第四 数据电压VD4。并且，禁能致能扫描线111_3 (对应第2i+l扫描线），以使晶体管M23会不 导通。此时，第一数据线113_1会接收第二数据电压VD2,以传送第二数据电压VD2至第二 液晶电容CLC12及第二储存电容CST12,并且第二数据线115_1会接收第三数据电压VD3， 以传送第三数据电压VD3至第一液晶电容CLC21及第一储存电容CST21。其中，第一储存电 容CST11亦会接收到第二数据电压VD2,因此可利用第二数据电压VD2进行预充电。
[0034] 在第三期间P13中，会致能扫描线111_1(对应第2i_l扫描线），以导通晶体管 Mil?M12,因此第二储存电容CST12的跨压会等于第二数据电压VD2。并且，禁能致能扫 描线111_2?111_3 (对应第2i扫描线及第2i+l扫描线），以使晶体管M13及M21?M23 会不导通，并且使第一储存电容CST21的跨压会等于第三数据电压VD3。此时，第一数据线 113_1会接收第一数据电压VD1，以传送第一数据电压VD1至第一液晶电容CLC11及第一储 存电容CST11 ;并且，第二数据线115_1可接收任意的电压（如数据电压VD3、VD4或接地电 压），此可依据电路设计的需求自行设定，本发明实施例不以此为限。
[0035] 依据上述，子像素 SP11至SP14的像素电压可分别透过对应的数据线（如113_1 或115_1)来传送。
[0036] 图3为依据本发明另一实施例的显示面板的驱动示意图。请参照图1至图3,其 中，相同或相似元件使用相同或相似标号。图3的实施例所示第二期间P22及第三期间P23 的动作大致相同图2的实施例所示第二期间P12及第三期间P13的动作，其主要不同在于 图3的实施例所示第一期间P21中，不致能扫描信号G1，以降低显示面板100的整体耗电 量。依据图3的实施例所述，在第一期间P11中不会对第一储存电容CST11及第二储存电 容CST12进行数据电压（如VD1、VD2)写入，因此将扫描信号G1设定为未致能不会影响显 示面板100的运作。
[0037] 图4为依据本发明又一实施例的显示面板的驱动示意图。请参照图1、图2及图4， 其中，相同或相似元件使用相同或相似标号。图4的实施例所示第二期间P32及第三期间 P33的动作大致相同图2的实施例所示第二期间P12及第三期间P13的动作，其主要不同在 于图4的实施例所示第三期间P33中，会致能扫描信号G4及G5,以对第2个偶像素的第二 子像素的第二储存电容进行预充电（可参照第二储存电容CST22)。在第三期间P33中，第 二数据线115_1会接收对应第2个偶像素的第二子像素的数据电压，借此进行预充电的动 作，以提升显示面板100的画面均匀度。
[0038] 图5为依据本发明一实施例的显示面板的驱动方法的流程图。请参照图5,在本 实施例中，显示面板的驱动方法包括下列步骤。在步骤S510中，会提供一显示面板，其包 括多条扫描线及多个像素，该多个像素分别具有一第一子像素及一第二子像素，各行的第i 奇像素的第一子像素电性连接第2i_l扫描线，各行的第i奇像素的第二子像素电性连接第 2i_l扫描线及第2i扫描线，各行的第i偶像素的第一子像素电性连接第2i扫描线，各行的 第i偶像素的第二子像素电性连接第2i扫描线及第2i+l扫描线，i为一正整数。在步骤 S520中，在一第一期间中，致能第2i扫描线及第2i+l扫描线。在步骤S530中，在一第二期 间中，致能第2i-l扫描线及第2i扫描线。在步骤S540中，在一第三期间中，致能第2i-l 扫描线。其中，上述第一期间早于上述第二期间，并且上述第二期间早于上述第三期间。上 述步骤S510、S520、S530、S540的顺序为用以说明，本发明实施例不以此为限。并且，上述 步骤S510、S520、S530、S540的细节可参照图1至图4实施例所述，在此则不再赘述。
[0039] 综上所述，本发明实施例的显示面板，垂直相邻的两个像素中的第一子像素及第 二子像素共用三条扫描线，因此可减少显示面板中走线的数目并且。并且，上述子像素的像 素电压可分别透过对应的第一数据线或第二数据线来传送，因此像素中可省略调整电压所 使用的电容。依据上述，第一子像素及第二子像素可使用的电路面积相对的增加，进而可提 升第一子像素及第二子像素的开口率。并且，可在第一期间禁能第2i_l条扫描线，以降低 显示面板整体的电力消耗。再者，可在第三期间致能第2i+2及2i+3条扫描线，以提升显示 面板的像素均匀度。
[0040] 虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属【技术领域】 中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明 的保护范围当视后附的申请专利范围所界定者为准。
【权利要求】
1. 一种显不面板，包括： 多条扫描线，接收多个扫描信号； 多条第一数据线及多条第二数据线；以及 多个像素，分别具有一第一子像素及一第二子像素，且以一阵列排列，在各行的该多个 像素中，第i奇像素的该第一子像素电性连接第2i-l扫描线及对应的第一数据线，第i奇 像素的该第二子像素电性连接第2i-l扫描线、第2i扫描线及对应的第一数据线，第i偶像 素的该第一子像素电性连接第2i扫描线及对应的第二数据线，第i偶像素的该第二子像素 电性连接第2i扫描线、第2i+l扫描线及对应的第二数据线，其中i为一正整数； 其中，各该多个第一子像素包括： 一第一晶体管，具有一第一端、一第二端及一控制端，该第一晶体管的该第一端电性连 接对应的第一数据线或对应的第二数据线，该第一晶体管的该控制端电性连接第2i-l扫 描线或第2i扫描线； 并且，各该多个第二子像素包括： 一第二晶体管，具有一第一端、一第二端及一控制端，该第二晶体管的该第一端电性连 接对应的第一数据线或对应的第二数据线，该第二晶体管的该控制端电性连接第2i-l扫 描线或第2i扫描线；以及 一第三晶体管，具有一第一端、一第二端及一控制端，该第三晶体管的该第一端电性连 接该第二晶体管的该第二端，该第三晶体管的该控制端电性连接第2i扫描线或第2i+l扫 描线。
2. 如权利要求1所述的显示面板，其特征在于，第i奇像素的该第一子像素依据第 2i_l扫描线所传送的扫描信号而接收对应的第一数据线所传送的一第一数据电压，第i奇 像素的该第二子像素依据第2i-l扫描线及第2i扫描线所传送的扫描信号而接收对应的第 一数据线所传送的一第二数据电压。
3. 如权利要求1所述的显示面板，其特征在于，第i偶像素的该第一子像素依据第2i 扫描线所传送的扫描信号而接收对应的第二数据线所传送的一第三数据电压，第i偶像素 的该第二子像素依据第2i扫描线及第2i+l扫描线所传送的扫描信号而接收对应的第二数 据线所传送的一第四数据电压。
4. 如权利要求1所述的显示面板，其特征在于，各该多个第一子像素更包括： 一第一液晶电容，电性连接于该第一晶体管的该第二端与一共同电压之间；以及 一第一储存电容，电性连接于该第一晶体管的该第二端与该共同电压之间。
5. 如权利要求1所述的显示面板，其特征在于，各该多个第二子像素更包括： 一第二液晶电容，电性连接于该第三晶体管的该第二端与一共同电压之间；以及 一第二储存电容，电性连接于该第三晶体管的该第二端与该共同电压之间。
6. -种显示面板的驱动方法，该驱动方法包括： 提供一显示面板包括多条扫描线及多个像素，该多个像素分别具有一第一子像素及一 第二子像素，各行的第i奇像素的该第一子像素电性连接第2i-l扫描线，各行的第i奇像 素的该第二子像素电性连接第2i-l扫描线及第2i扫描线，各行的第i偶像素的该第一子 像素电性连接第2i扫描线，各行的第i偶像素的该第二子像素电性连接第2i扫描线及第 2i+l扫描线，i为一正整数； 在一第一期间中，致能该第2i扫描线及该第2i+l扫描线； 在一第二期间中，致能该第2i-l扫描线及该第2i扫描线；以及在一第三期间中，致能 该第2i-l扫描线， 其中，该第一期间早于该第二期间，该第二期间早于该第三期间。
7. 如权利要求6所述的显示面板的驱动方法，更包括： 在该第一期间中，致能该第2i-l扫描线。
8. 如权利要求7所述的显示面板的驱动方法，更包括： 在该第三期间中，致能该第2i+2扫描线及该第2i+3扫描线。
9. 如权利要求6所述的显示面板的驱动方法，更包括： 在该第一期间中，禁能该第2i-l扫描线。
10. 如权利要求6所述的显示面板的驱动方法，更包括： 在该第二期间中，禁能该第2i+l扫描线。
11. 如权利要求10所述的显示面板的驱动方法，更包括： 在该第三期间中，禁能该第2i扫描线及该第2i+l扫描线。
【文档编号】G02F1/1362GK104090441SQ201410335736
【公开日】2014年10月8日 申请日期:2014年7月15日 优先权日:2014年3月27日
【发明者】林弘哲, 何昇儒, 王智杰 申请人:友达光电股份有限公司