显示面板及其阵列基板的制作方法

本发明涉及显示技术领域，尤其涉及一种显示面板及其阵列基板。

背景技术：

随着液晶显示行业的迅速发展，越来越追求显示性能的提高，其中高分辨率的显示面板逐渐成为主流之一，以致现在的消费者在选购显示器的过程中，不仅仅对尺寸和比例有着严格的要求，对于分辨率的高低也已经有了一个标杆。随着显示面板分辨率的提高，现有技术越来越挑战工艺极限。

具体参见图1和图2，图1示出现有技术的显示面板的阵列基板100的示意图，图2示出了图1所示阵列基板沿着AA'的剖面图。结合图1和图2，阵列基板100包括遮光层110、薄膜晶体管120、公共电极130及像素电极140。薄膜晶体管120包括依次形成的有源层121、栅绝缘层、栅极层122、电极间绝缘层、源极层和漏极层123。源极层和漏极层123位于同一层，并通过栅绝缘层和电极间绝缘层上的过孔与有源层121连接。在薄膜晶体管上依次包括绝缘层、公共电极130、绝缘层及像素电极140。像素电极140通过绝缘层上的过孔与漏极层连接。

由于液晶本身不会发光，而是依靠背光模组将光线射入液晶显示面板以显示图像。目前薄膜晶体管120的有源层121一般采用非晶硅或多晶硅等半导体材料，由于半导体材料对光线敏感，因此，光线的照射会影响有源层的性能，会产生光罩漏电流，从而影响薄膜晶体管120的性能。为了保护有源层的性能，在薄膜晶体管120靠近背光模组的一侧设置遮光层110，以遮挡照射到有源层121的光线。如图1所示，遮光层110一般遮挡栅极层122和有源层121交叠的位置。换言之，针对每个薄膜晶体管120可设置两个遮光层110。

然而，随着显示面板分辨率的提高，阵列基板100单位面积内线路集成度增加，遮光层110相互连接在一起形成一长条(在栅极线122延伸方向连续不断开)。在实际制程中，长条状遮光层110使得制程静电增加，导致栅极线122断线不良，严重影响产品良率。

技术实现要素：

本发明为了克服上述现有技术存在的缺陷，提供一种显示面板及其阵列基板，其提高显示面板的产品良率。

根据本发明的一个方面，提供一种阵列基板包括：基板；多条数据线，位于所述基板上，沿第一方向延伸，并沿第二方向排列；多条栅极线，位于所述基板上，沿第二方向延伸，并沿第一方向排列，多条所述栅极线与多条所述数据线交叉形成沿所述第一方向和所述第二方向排列的多个像素区；多个薄膜晶体管，位于所述基板上，各所述像素区内设置至少一个所述薄膜晶体管；以及遮光层，位于所述基板和所述薄膜晶体管之间，形成沿所述第一方向和所述第二方向排列的多个所述遮光区，在所述第二方向上相邻两个所述遮光区之间形成开缝，各所述遮光区在所述第二方向上与多个所述像素区部分重叠。

根据本发明的另一个方面，还提供一种显示面板，包括：如上所述的阵列基板；彩膜基板，与所述阵列基板相对；液晶层，位于所述阵列基板和所述彩膜基板之间。

与现有技术相比，本发明通过位于基板和薄膜晶体管之间的遮光层形成多个遮光区以遮挡照射到薄膜晶体管部分元件的光。同时，通过在第二方向上相邻两个遮光区之间形成开缝，各遮光区在第二方向上与多个像素区部分重叠，以减小高分辨率下阵列基板的工艺难度，并减少制程中产生的静电，缓解制程中产生的断线问题，提高产品良率。

附图说明

通过参照附图详细描述其示例实施方式，本发明的上述和其它特征及优点将变得更加明显。

图1示出了根据现有技术的阵列基板的示意图；

图2示出了图1所示阵列基板沿着AA'的剖面图；

图3示出了根据本发明第一实施例的阵列基板的示意图；

图4示出了图3所示阵列基板沿着BB'的剖面图；

图5示出了根据本发明第二实施例的阵列基板的示意图；

图6示出了根据本发明第三实施例的阵列基板的示意图；

图7示出了根据本发明实施例的显示面板的截面图。

具体实施方式

现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本发明将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。在图中相同的附图标记表示相同或类似的结构，因而将省略对它们的重复描述。

所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。在下面的描述中，提供许多具体细节从而给出对本发明的实施方式的充分理解。然而，本领域技术人员应意识到，没有特定细节中的一个或更多，或者采用其它的方法、组元、材料等，也可以实践本发明的技术方案。在某些情况下，不详细示出或描述公知结构、材料或者操作以避免模糊本发明。

本发明的附图仅用于示意相对位置关系，附图中元件的大小并不代表实际大小的比例关系。

为了改善现有技术中显示面板产品良率的问题，本发明提供一种阵列基板包括：基板；多条数据线，位于基板上，沿第一方向延伸，并沿第二方向排列；多条栅极线，位于基板上，沿第二方向延伸，并沿第一方向排列，多条栅极线与多条数据线交叉形成沿第一方向和第二方向排列的多个像素区；多个薄膜晶体管，位于基板上，各像素区内设置至少一个薄膜晶体管；以及遮光层，位于基板和薄膜晶体管之间，形成沿第一方向和第二方向排列的多个遮光区，在第二方向上相邻两个遮光区之间形成开缝，各遮光区在第二方向上与多个像素区部分重叠。

本发明提供的阵列基板中，在基板和薄膜晶体管之间设置遮光层，遮光层形成沿第一方向和第二方向排列的多个遮光区，在第二方向上相邻两个遮光区之间形成开缝，各遮光区在第二方向上与多个像素区部分重叠。因此，一方面，遮光层能够有效阻挡光线照射到薄膜晶体管的半导体层；另一方面，遮光层包括多个沿第一方向和第二方向排列的遮光区，遮光区之间形成有开缝，能够降低单个遮光区的面积，从而降低制程中单个遮光区产生的静电电荷量，减少制程中静电电荷击穿其他的金属线，例如，栅极线或者数据线，进而缓解断线问题。

下面结合附图描述本发明提供的多个实施例。

首先参见图3和图4，图3示出了根据本发明第一实施例的阵列基板200的示意图，图4示出了图3所示阵列基板沿着BB'的剖面图。

结合图3和图4，阵列基板200包括基板210、多条数据线220、多条栅极线230、多个薄膜晶体管250及遮光层260。

基板210可选地为玻璃或树脂材料制成的透明基板。数据线220位于基板210上。各数据线220沿Y方向(即第一方向)延伸，并沿X方向(即第二方向)排列。Y方向垂直于X方向。上述延伸方向仅描述数据线220的大致延伸方向，并非意在将数据线220限定为直线。如图3所示，各数据线220为总体沿Y方向延伸的折线。

多条栅极线230也位于基板210上。各栅极线230沿X方向延伸，并沿Y方向排列。类似地，上述延伸方向仅描述栅极线230的大致延伸方向，并非意在将栅极线230限定为直线。栅极线230可以是如图3所示的直线，也可以为总体沿X方向延伸的折线或曲线。多条栅极线230与多条数据线220交叉形成沿X方向和Y方向排列的多个像素区240。具体而言，本实施例中阵列基板200用于显示面板中进行显示时，各像素区240共显示三种或四种颜色，每个像素区240显示红色、绿色、蓝色、白色及黄色中的一种。

多个薄膜晶体管250位于基板210上。各像素区240内设置至少一个薄膜晶体管250。如图4所示，薄膜晶体管250包括依次在基板210上形成的有源层251、栅绝缘层、栅极252、电极间绝缘层、源极253和漏极254。源极253和漏极254位于同一层，并通过栅绝缘层和电极间绝缘层上的过孔与有源层251连接。图中仅仅是示意性地示出薄膜晶体管250的结构，本发明不限定薄膜晶体管250的类型，例如薄膜晶体管250可以是顶栅型、底栅型、双栅极等类型的薄膜晶体管250。在本实施例中，栅极线230与薄膜晶体管250的栅极252同层设置，数据线220与薄膜晶体管250的源极253和漏极254同层设置。

遮光层260位于基板210和薄膜晶体管250之间。如图3所示，遮光层260形成沿X方向和Y方向排列的多个遮光区261。换言之，遮光层260可形成遮光区261的阵列。各遮光区261在Y方向上的宽度小于一个像素区240在Y方向上的宽度。各遮光区261在X方向上与多个像素区240部分重叠。可选地，各遮光区261在X方向(即第二方向)上部分重叠的像素区240的数量为2个至6个。本实施例中示出，各遮光区261在X方向上部分重叠的像素区240的数量相同，且数量为4。在一些变化例中，各遮光区261在X方向上部分重叠的像素区240的数量可以不同。进一步地，各遮光区261在X方向上部分重叠的像素区240的重叠的数量可随阵列基板的大小、所需分辨率和制程工艺难度而定。例如，当具有该阵列基板的显示面板的分辨率较大时，可使遮光区261在X方向上部分重叠较多像素区240(例如6个)；当具有该阵列基板的显示面板的分辨率较小时，可使遮光区261在X方向上部分重叠较少像素区240(例如2个)。本领域技术人员可以实现更多的变化例，在此不予赘述。

在X方向(即第二方向)上相邻两个遮光区261之间形成开缝262。在本实施例中，为了减小开缝262对阵列基板200上各器件的影响，上述开缝262设置在相邻数据线220之间。进一步地，为了减小开缝262对阵列基板200上薄膜晶体管250的影响，开缝262位于相邻薄膜晶体管250之间。考虑到遮光区261之间开缝262的制程工艺(机台的曝光极限)，优选地，开缝262在X方向上的宽度大于等于2微米。

具体而言，本实施例中的阵列基板200用于显示面板中进行显示时，各像素区240共显示三种或四种颜色，每个像素区240显示红色、绿色、蓝色、白色及黄色中的一种，且至少一个像素区240显示蓝色。由于人眼对于蓝色相较于其他颜色而言，较不敏感，因此，在一些实施例中，开缝262设置在显示蓝色的像素区240对应的区域中，以减小开缝262对于显示的影响。

进一步地，在本实施例中，薄膜晶体管250的有源层251掺杂形成半导体区域，半导体区域在垂直于阵列基板200的方向上被栅极252(由栅极线230形成的栅极252)覆盖。对应地，各遮光区261对应覆盖栅极线230，以遮挡照射到有源层251的半导体区域的光。在另一些实施例中，各遮光区261还需对应覆盖未与栅极线230重叠的半导体区域，以遮挡照射到有源层251的半导体区域的光。

此外，阵列基板200还可以包括像素电极280和公共电极270。像素电极280与薄膜晶体管250的漏极254电连接。公共电极270与像素电极280相对设置且相互绝缘。如图4所示，在本实施例中，薄膜晶体管250上依次包括绝缘层、公共电极270、绝缘层及像素电极280。像素电极280通过绝缘层上的过孔与漏极层连接。图4仅仅是示意性地示出像素电极280和公共电极270的层叠结构，本发明并非以此为限。例如，在一些实施例中，像素电极280可以位于公共电极270和薄膜晶体管250之间。在又一些实施例中，像素电极280可以与公共电极270同层设置。

图3及图4仅仅是示意性地示出本发明提供的第一实施例的阵列基板，各元件的数量、形状和位置并非以此为限，在不背离本发明的构思的前提下，这些变化都在本发明的保护范围内。

下面分别参见图5和图6，图5和图6分别示出本发明的两个实施例。

首先参见图5，图5示出了根据本发明第二实施例的阵列基板300的示意图。图5示出的阵列基板300与阵列基板200结构类似。阵列基板300包括基板、沿Y方向延伸的多条数据线320、沿X方向延伸的多条栅极线330、薄膜晶体管350及遮光层360形成的多个遮光区361。各薄膜晶体管350分别连接数据线320、栅极线330及像素区中的像素电极380。在本实施例中，沿X方向相邻的遮光区361之间的开缝362沿Y方向(即第一方向)上对齐。进一步地，在本实施例中，数据线320及栅极线330为沿Y方向和X方向延伸的直线，使得开缝362可以在Y方向上严格地对齐。

继续参见图6，图6示出了根据本发明第三实施例的阵列基板400的示意图。图6示出的阵列基板400与阵列基板300结构类似。阵列基板400包括基板、沿Y方向延伸的多条数据线420、沿X方向延伸的多条栅极线430、薄膜晶体管450及遮光层460形成的多个遮光区461。各薄膜晶体管450分别连接数据线420、栅极线430及像素区中的像素电极480。与阵列基板300不同的是，在图6中，沿X方向相邻的遮光区461之间的开缝462在Y方向(即第一方向)上错开。

上述图5及图6为了清楚起见，简化了各个部件，并以简单矩形和简单符号示出。可以根据像素区在显示面板中进行显示时对应显示的颜色排列、具体制程工艺等因素来决定上述开缝在Y方向上的对齐或错开。例如，在图5和图6所示的实施例中，由于人眼对于蓝色相较于其他颜色而言，较不敏感，因此，在一些实施例中，相邻遮光区之间的开缝设置在显示蓝色的像素区对应的区域中，以减小开缝对于显示的影响。

在一些实施例中，在显示面板进行显示时对应显示蓝色的像素区在Y方向上对齐，则各开缝可按图5所示的方式在Y方向上对齐设置；在另一些实施例中，在显示面板中进行显示时对应显示蓝色的像素区在Y方向上错开，则各开缝可按图6所示的方式在Y方向上错开设置。本领域技术人员可以实现更多的变化例，在此不予赘述。

进一步地，上述第一实施例至第三实施例分别描述了本发明提供的三种不同的实施方式。在上述任意一实施例，可选地，阵列基板上栅极线与薄膜晶体管的栅极同层，数据线与薄膜晶体管的源漏极同层。可选地，Y方向(即第一方向)垂直于X方向(即第二方向)。可选地，阵列基板包括位于薄膜晶体管之上的像素电极及公共电极，像素电极与薄膜晶体管的漏极电连接，公共电极与像素电极相对设置且相互绝缘。这些可选地具体布置也可以应用在本发明的其他变化例中，在此不予赘述。

下面结合图7描述本发明实施例的显示面板。图7示出了根据本发明实施例的显示面板的截面图。

显示面板500包括阵列基板510、与阵列基板510相对的彩膜基板520以及位于阵列基板510和彩膜基板520之间的液晶层530。阵列基板510朝向彩膜基板520的一侧形成有遮光层、栅极线、数据线、薄膜晶体管、公共电极及像素电极等。彩膜基板520包括黑矩阵。黑矩阵包括沿行方向和列方向排列的多个开口，各开口对应各像素区的位置。在各开口处填充有色阻材料，色阻材料定义各像素的颜色。

可选地，显示面板500还可以包括背光模组，以向显示面板提供背光，在此不予赘述。

上述附图仅仅是示意性地示出本发明提供的显示面板。为了清楚起见，简化上述各图中的元件形状、元件数量并省略部分元件，本领域技术人员可以根据实际需求进行变化，这些变化都在本发明的保护范围内，在此不予赘述。

与现有技术相比，本发明通过位于基板和薄膜晶体管之间的遮光层形成多个遮光区以遮挡照射到薄膜晶体管部分元件的光。同时，通过在第二方向上相邻两个遮光区之间形成开缝，各遮光区在第二方向上与多个像素区部分重叠，以减小分辨率下阵列基板的工艺难度，并减少制程中产生的静电，缓解制程中产生的断线问题，提高产品良率。

以上具体地示出和描述了本发明的示例性实施方式。应该理解，本发明不限于所公开的实施方式，相反，本发明意图涵盖包含在所附权利要求范围内的各种修改和等效置换。