曝光装置以及曝光装置的对准方法与流程

本发明涉及在基板等上形成图案的曝光装置，特别是涉及相对于排列有众多图案的基板的对准。

背景技术：

近年来，在1张基板上描绘众多电路图案(半导体芯片图案等)的曝光方法得以灵活运用。例如，对于在晶片状态下进行ic的封装工艺的晶圆级封装(wlp)，已知有扇出型晶圆级封装(fo-wlp)。

在此，制作将在支承基板排列众多的从晶片切割出的半导体芯片而得的晶片(称为虚拟晶片)，通过图案曝光在半导体芯片的间隙形成重新布线之后，切断虚拟晶片而得到封装(将这样的工艺称为先模具(先芯片：chipfirst)型的fo-wlp)。

对于fo-wlp，由于将半导体芯片埋设于具有延展性的树脂制的支承基板，因此，一个个半导体芯片产生随机的固有的位置偏差，需要通过对准来校正重新布线图案的位置。

作为对准方法，使照相机与基于光调制元件阵列(dmd等)的投影区域的扫描频带(带宽)对应地扫描拍摄范围，取得将这些图像结合在一起而得的整体大范围图像。而且，检测在各芯片上形成的对准标记或端子焊盘等的位置，通过模板匹配方式检测各芯片的位置偏差量(参照专利文献1)。

另一方面，即使在通过重叠为多个层并进行构图来形成多层基板的情况下，由于使电路图案重叠在下层图案(第一层)上并曝光，因此需要对准。作为检测位置偏差量的方法，例如，能够利用对准标记或芯片形状(模具形状)来检测位置偏差(参照专利文献2)。

专利文献1：日本特开2013-58520号公报

专利文献2：日本特表2013-520828号公报

对于与晶片等不同的大型的树脂基板，图案数非常多(例如1万以上)，对沿着扫描带的区域进行拍摄并取得整体的大范围图像需要花费时间，存在限制。其结果，对准计算也需要时间，基板的生产率下降。另一方面，在进行每个层的图案的位置对准的情况下，如果芯片等的形状本身没有特征，则难以准确地检测位置偏差量。

因此，在配设有众多图案的基板中，也需要迅速并且准确地进行对准。

技术实现要素：

本发明的曝光装置是能够对排列有众多图案(以下，称为下层图案)的基板进行构图的曝光装置，例如，能够对根据fo-wlp而成型的支承基板进行重新布线的构图。特别地，本发明的曝光装置能够对在整体范围内呈矩阵状地排列有更大数量(例如1万以上)的下层图案的矩形基板调整对准。这里的下层图案包含半导体封装(芯片)，此外，在玻璃基板或印刷基板等中也包含规则地排列的电路图案。

本发明的曝光装置具有：拍摄部；计测各下层图案的位置的计测部；以及校正部，其通过模板匹配计算各下层图案的位置偏差量，校正描绘数据。例如，拍摄部具有能够沿着主扫描方向等移动的照相机，通过驱动控制照相机而能够使拍摄区域间歇或者连续地对基板进行扫描。

在本发明中，拍摄部通过调整像倍率等而进行拍摄，使得在众多下层图案中，在视野内能够捕捉到多个下层图案。例如，只要在比基于光调制元件阵列的扫描带宽大的视野框内进行拍摄即可。此外，能够使多个下层图案沿着主扫描方向、副扫描方向以排列数量落在视野框中。

而且，计测部根据提取了各个下层图案的属于至少一部分区域的特征标记的比较对象图像进行模板匹配，检测位置偏差。同时拍摄多个下层图案，并且将下层图案的至少一部分区域作为模板匹配的比较对象，从而成为将形成于此的连接焊盘等作为特征标记而提取的比较对象图像，由此，能够进行迅速的对准校正。

对于布线图案复杂的下层图案，难以从落在视野框内的相邻下层图案中单独地识别下层图案。因此，计测部可以在检测各个下层图案的轮廓之后提取比较对象图像。

当在1个下层图案中随机地存在众多特征标记的情况下，特征标记提取处理需要时间。因此，计测部可以构成为能够任意设定比较对象图像的区域。例如，可以将下层图案的区域的一部分确定为比较对象图像。

对于无法检测位置偏差的下层图案，为了抑制对准调整时间，计测部只要参照相邻的下层图案的位置偏差量即可。由此，由于是相邻下层图案的信息，因此，也能够一定程度地进行有效的对准调整。或者，对于无法检测位置偏差的下层图案，计测部也能够按照基于操作员的操作的下层图案轮廓提取，确定下层图案的位置偏差量。例如，能够通过轮廓检测辅助功能来支持操作员在画面上进行轮廓检测，并基于此来检测位置偏差量。

对于由2个以上的下层图案构成的多封装的区域，计测部只要在结束该区域内的所有下层图案的拍摄之后，检测该区域内的下层图案的位置偏差量即可。

本发明的曝光装置的对准方法是对排列有众多下层图案的基板进行构图的曝光装置的对准方法，进行拍摄，使得在众多下层图案中，在视野内捕捉到多个下层图案，计测各下层图案位置，通过模板匹配计算各下层图案的位置偏差量，校正描绘数据，在该对准方法中，根据提取了各个下层图案的属于至少一部分区域的特征标记的比较对象图像进行模板匹配，检测位置偏差。

根据本发明，即使对形成有众多图案的基板，也能够迅速并且适当地进行对准调整。

附图说明

图1是本实施方式的曝光装置的框图。

图2是示出在fo-wlp中成型的支承基板(临时的基板)的一例的图。

图3是示出对准调整以及描绘处理的流程的图。

图4是示出照相机的拍摄范围的图。

图5是示出半导体芯片的特征提取的图。

图6是将半导体芯片的一部分区域确定为比较对象区域的图。

图7是示出重新布线形成时的数据校正的图。

图8是示出多芯片的图。

标号说明

10：曝光装置；22：dmd；27：计测电路(计测部)；29：照相机(拍摄部)；30：控制器(计测部、拍摄部)；31：曝光控制部(拍摄部)。

具体实施方式

以下，参照附图对本发明的实施方式进行说明。

图1是本实施方式的曝光装置的框图。

曝光装置10是能够通过向基板w照射光而形成电路图案的无掩模曝光装置，具有设置有dmd(digitalmicro-mirrordevice：数字微镜器件)22的曝光头18。基板w搭载于描绘工作台12，在描绘工作台12上沿着主扫描方向(x方向)、副扫描方向(y方向)规定x-y坐标系。

曝光头18具有dmd22、照明光学系统以及成像光学系统(这里未图示)。从曝光装置10中具有的光源20(激光或者放电灯等)放射出的光被照明光学系统引导至dmd22。

dmd22是将微小的矩形微镜(这里是几μm～几十μm)二维排列成矩阵状的光调制元件阵列，例如，由1024×768个微镜构成。各微镜被以第1姿势(on状态)和第2姿势(off状态)中的任意姿势定位，根据控制信号(曝光数据)来切换姿势，其中，在该第1姿势(on状态)下，将来自光源20的光束向基板w的曝光面方向反射，在该第2姿势(off状态)下，将来自光源20的光束向曝光面外的方向反射。

在dmd22中，各微镜被选择性地on/off控制，在on状态的微镜上反射的光穿过成像光学系统照射到基板w。因此，照射到基板w上的光由在各微镜中被选择性地反射的光的光束构成，成为与应该在曝光面上形成的电路图案对应的图案光。

在全部微镜为on状态的情况下，在基板w上限定出作为具有规定的尺寸的矩形投影区域的曝光区域。例如，在成像光学系统23的倍率为1倍的情况下，曝光区域的尺寸与dmd22的尺寸一致。通过工作台驱动机构15使描绘工作台12在x方向上移动并使曝光区域在基板w上相对地移动(扫描)，由此，对基板w进行曝光。

另外，曝光头18配置为使得基于dmd22的曝光区域相对于扫描方向倾斜规定的微小角度。其结果，沿着主扫描方向排列的微镜的微小投影区域的轨迹沿着副扫描方向错开微小距离。

关于曝光动作，由于进行多重曝光，因此，以使各微镜的微小投影区域互相重叠的方式确定曝光间距(曝光动作时间间隔)。其结果，曝光区域从主扫描方向错开微小距离而移动，由此，在1个微小投影区域(单元)内，曝光投射时的微小投影区域中心点(曝光点)分散。其结果，通过单元尺寸以下的分辨率形成图案。

随着曝光区域沿着主扫描方向(x方向)在基板w上连续或者间歇地相对移动，图案沿着主扫描方向形成于基板w。当沿着1个扫描带的多重曝光动作从基板w的一端至另一端而结束时，进行沿着下一扫描带的多重曝光动作。通过将基板w整体地曝光，描绘处理结束。

与外部的工作站(未图示)连接的控制器30控制描绘处理，向dmd驱动电路24、读出地址控制电路(未图示)、光源驱动部21等输出控制信号。控制曝光动作的程序预先存储于控制器30内的rom(未图示)。

作为cad/cam数据而从工作站发送的图案数据是作为坐标数据的矢量数据，光栅转换电路26将矢量数据转换为光栅数据。由1或0的2值数据表示的光栅数据将各微镜的位置确定为on状态或者off状态。所生成的光栅数据与曝光动作对应地发送至dmd驱动电路24。光栅数据读出、写入时刻由读出地址控制电路控制。

由于基板w产生热变形等，因此，在执行多重曝光之前进行对准调整。照相机29配置为拍摄处于描绘工作台12上的基板w，能够通过内置的对焦镜头改变拍摄对象的像倍率。照相机29的像倍率、af处理、光圈调整等曝光控制由曝光控制部31执行。

控制器30在照相机29拍摄基板w的期间，控制工作台驱动机构15，从而控制扫描速度等。计测电路27根据照相机29所拍摄的图像数据，检测对准标记等特征点的位置。另外，可以使多个照相机以规定的间隔排列并在对准调整时一边平行移动一边进行拍摄。

控制器30根据所检测的特征点的位置与理想(所设计)的基准位置之间的差即位置偏差量来进行对准调整。具体而言，根据计算出的位置偏差量，校正图案的描绘位置(描绘时刻)。

图2是示出在fo-wlp中成型的支承基板(临时的基板)的一例的图。

在支承基板(以下，采用与图1相同的标号w)上，半导体封装(以下，称为半导体芯片)sc呈矩阵状地以规定的间距排列，这里示出了125×160个半导体芯片sc以埋设于树脂制的支承基板w的状态进行排列，但实际上，还存在排列2万个以上半导体芯片sc的情况。在支承基板w上，例如，5mm以下的半导体芯片sc以10mm以下的间距进行排列。

在fo-wlp中，对于与相邻的半导体芯片sc的间隙对应的树脂部分，需要图案形成重新布线。但是，半导体芯片sc由于树脂延展性而分别具有随机的位置偏差量，当半导体芯片sc的连接焊盘的实际位置与所设计的位置发生偏差时，在图案形成时，产生了树脂部分的布线未与半导体芯片sc连接的状态。

因此，在描绘前进行对准调整来校正描绘数据。在本实施方式中，在检测庞大数量的半导体芯片sc各自的位置偏差量时，通过基于大范围视野的拍摄以及模板匹配来进行。以下，对此进行说明。

图3是示出对准调整以及描绘处理的流程的图。图4是示出照相机的拍摄范围的图。图5是示出半导体芯片的特征提取的图。

在将基板w搭载到描绘工作台12后，通过控制照相机29的像倍率等并使描绘工作台12间歇地移动来进行照相机扫描(s101)。此时，以使多个半导体芯片sc落在照相机视野vf的方式来确定像倍率。

在图4中，以拍摄6个半导体芯片sc来作为芯片整体的方式确定像倍率。该照相机视野vf是与作为dmd22的曝光区域的扫描区域的带区域ba不同的范围，比带区域ba的宽度大。在结束对6个半导体芯片sc的拍摄之后，一次拍摄接下来的6个半导体芯片sc，重复此操作。此外，根据图案的复杂程度来调整扫描速度。

使描绘工作台12移动而进行照相机扫描，并且取得从照相机29发送的图像数据，提取按照模板匹配而对比的区域，并且如图5所示，提取半导体芯片sc内的圆形的连接焊盘cp作为标记。连接焊盘cp的提取(图像识别)通过公知的图像识别处理来执行(s102、s103)。此时，在提取落在照相机视野vf内的半导体芯片sc的轮廓之后，提取模板匹配对象的区域(以下，称为比较对象区域)ta。

在图5中，描绘了半导体芯片sc的轮廓pc，但由于轮廓pc仅是与支承基板w的树脂部分的边界线，因此，作为向计测电路27发送的图像数据，无法判断是形成有布线的行还是芯片缘。因此，根据预先输入的芯片尺寸信息等，通过边缘检测等提取半导体芯片sc的轮廓线。

而且，将该半导体芯片尺寸的连接焊盘cp作为标记而提取的比较对象区域ta的图像ti被确定为模板匹配的比较对象。另外，为了提高对准处理速度，能够提取其一部分区域作为比较对象区域。

图6是将其一部分区域确定为比较对象区域的图。这里，能够以将比较对象区域ta的右角部分的图像作为对象来进行模板匹配的方式来确定比较对象区域ta1。由于比较对象区域ta1的尺寸小，因此，连接焊盘cp的个数减少，能够缩短模板匹配的处理时间。控制器30能够通过操作员的输入操作等，根据图案的复杂程度来任意设定比较对象区域ta1的尺寸、位置。

在提取出表现了连接焊盘cp相互之间的位置关系的比较对象区域ta(或者ta1)后，根据预先准备的半导体芯片sc的模板图案，执行公知的模板匹配处理，根据连接焊盘cp的位置偏差量计算半导体芯片sc的位置偏差量(s104、s105)。

作为位置偏差量，这里是检测x、y轴方向的位移以及旋转量，并保存于存储器32。在检测到位置偏差量后，按照各半导体芯片sc的位置来校正图案数据(s106)。在产生无法检测到位置偏差量的半导体芯片的情况下，参照相邻的图案来求出位置偏差量。

此外，作为在产生无法检测到位置偏差量的半导体芯片的情况下的其他的处理方法，曝光装置的操作员也可以通过手动操作来确定位置偏差量。操作员一边观察显示在外部的监视器画面上的图像数据，一边使用控制器30所提供的轮廓检测辅助功能，将无法检测到位置偏差量的半导体芯片的轮廓传给计测电路27。计测电路27根据所输入的轮廓，计测无法检测到位置偏差量的半导体芯片的位置偏差量。可以在基板的全部半导体芯片的位置偏差检测(s105)结束之后，对无法检测到位置偏差量的半导体芯片一并执行该处理。

图7是示出重新布线形成时的数据校正的图。由于半导体芯片sc处于随机旋转后的位置，因此，连接焊盘的位置也从所设计的位置发生偏差。因此，如图7所示那样对芯片的间隙进行分割来计算树脂部分的位置偏差量，按照该位置偏差量校正图案位置，由此，将布线与连接焊盘cp连接。在通过并行处理照相机扫描和图案数据校正而完成了支承基板w整体的对准调整后，执行描绘处理(s107)。另外，在照相机扫描中，对于没有图案的区间，可以加快扫描速度。

这样，根据本实施方式，使多个半导体芯片sc落在视野内而同时拍摄，从其图像提取各个半导体芯片sc的轮廓，比较提取了作为标记的连接焊盘cp的比较对象区域ta的图像与模板图像，检测各芯片的位置偏差量。由于一次拍摄多个芯片来进行各芯片的模板匹配，因此，即使对于搭载有庞大数量芯片的基板，也能够迅速地执行对准处理。

另外，在本实施方式中，说明了在1个封装上搭载有1个半导体芯片的单芯片类型的对准方法，但针对在1个封装上搭载有多个半导体芯片的多芯片，也能够同样地进行对准。

图8是示出了多芯片的图。在多芯片的情况下，在检测形成1个封装图案的全部半导体芯片的位置偏差量之后，计算该封装整体的对准校正量。因此，在无法一次进行构成多芯片的半导体芯片的拍摄的情况下，在结束全部芯片的拍摄之后计算位置偏差量。此外，在对准校正时，关于芯片间的树脂模具区域rm计算数据校正量。

在本实施方式中，示出了相对于在fo-wlp中使用的基板的对准处理，但即使在使图案层叠的情况下，也是有效的。此外，作为在模板匹配时需要的特征标记，也可以是连接焊盘以外的要素、部件、布线等。