本发明涉及一种电子装置，尤其涉及一种显示装置。
背景技术：
随着显示科技的进步，显示器已经在日常生活中占有重要的地位。目前，为了美观上的需求，显示器大多要求能具有较大的显示面积，也因此形成窄边框技术发展趋势。
以液晶显示面板为例，其主要是由一主动元件数组基板、一对向基板以及一夹于主动元件数组基板与对向基板之间的液晶层所构成，其中主动元件数组基板可分为显示区(displayregion)与非显示区(non-displayregion)，其中在显示区上配置有以数组排列的多个像素单元，而每一像素单元包括薄膜晶体管(tft)以及与薄膜晶体管连接的像素电极(pixelelectrode)。此外，在显示区内配置有多条扫描线(scanline)与数据线(dataline)，每一个像素单元的薄膜晶体管是与对应的扫描线及数据线电性连接。在非显示区内则配置有信号线、源极驱动器(sourcedriver)以及栅极驱动器(gatedriver)。
当液晶显示面板显示图像画面时，其必须通过栅极驱动器来依序开启显示面板内的每一列(row)像素，且每一列像素在开启的时间内会对应的接收源极驱动器所提供的数据电压。如此一来，每一列像素中的液晶分子就会依据其所接收的数据电压而作适当的排列。然而，随着液晶显示面板的分辨率提升，非显示区内的信号线、栅极驱动器与源极驱动器也相对应地增加，而使得非显示区(或称为边框)的面积变大，此外，液晶显示器的生产成本也随着栅极驱动器、源极驱动器的使用数量而增加。
技术实现要素：
本发明是提供一种显示装置，可有效地减小边框面积，并降低显示装置的生产成本。
根据本发明的实施例，显示装置包括多条扫描线、多条数据线、k条时钟信号线以及多个像素群，其中k为大于1的整数。所述多个像素群分别由所述多条数据线、对应的多条扫描线以及对应的多条时钟信号线驱动。各像素群包括多个像素单元，其分别配置于所述多条数据线与对应的多条扫描线的交错处，其中各像素群中的多条扫描线接收相同的扫描驱动信号。各像素单元包括两个开关以及像素电极。像素电极通过所述两个开关耦接与像素电极对应的数据线，两个开关中的其中一个开关的导通状态受控于对应的扫描线，两个开关中的另一个开关的导通状态受控于对应的时钟信号线，其中相邻的扫描线上的像素单元所对应的时钟信号线的时钟信号间具有1/k周期的相位差，而使得所述多条扫描线上的像素单元依序地被驱动。
在根据本发明的实施例中，第n个像素群包括第一扫描线、多个第一像素单元、第二扫描线以及多个第二像素单元。所述多个第一像素单元配置于所述多条数据线与第一扫描线的交错处，各第一像素单元包括第一开关、第二开关以及第一像素电极，第一像素电极通过第一开关与第二开关耦接与第一像素电极对应的数据线，第二开关的导通状态受控于第一扫描线，第一开关的导通状态受控于第m-1条时钟信号线。第二扫描线与第一扫描线接收相同的扫描驱动信号。第二像素单元配置于所述多条数据线与第二扫描线的交错处，各第二像素单元包括第三开关、第四开关以及第二像素电极，第二像素电极通过第三开关与第四开关耦接与第二像素电极对应的数据线，第三开关的导通状态受控于第二扫描线，第四开关的导通状态受控于第m条时钟信号线，其中m等于2乘以v，v等于n除以p的余数，p等于k除以2，当n除以p的余数等于0时，v等于p，m、n为正整数。
在根据本发明的实施例中，k等于4。
在根据本发明的实施例中，各像素群包括2条扫描线。
在根据本发明的实施例中，相邻的两像素群分别包括由相同时钟信号驱动的一条时钟信号线。
在根据本发明的实施例中，各像素群包括4条扫描线。
在根据本发明的实施例中，k等于2，且各像素群包括2条扫描线。
在根据本发明的实施例中，第一开关、第二开关、第三开关以及第四开关为晶体管开关。
在根据本发明的实施例中，所述两个开关为晶体管开关。
在根据本发明的实施例中，显示装置还包括驱动电路，其耦接所述多条扫描线、所述多条数据线以及所述k条时钟信号线，通过所述多条扫描线、所述多条数据线以及所述k条时钟信号线驱动所述多个像素群，而使得显示装置的扫描线上的像素单元依序地被驱动。
基于上述，本发明实施例通过扫描线配合时钟信号线来控制与数据线耦接的开关的导通状态，可有效减少驱动电路的输出信号线，减少电路布局面积，而有利于实现具有窄边框的显示装置，且可降低显示装置的生产成本。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
包含附图以便进一步理解本发明，且附图并入本说明书中并构成本说明书的一部分。附图说明本发明的实施例，并与描述一起用于解释本发明的原理。
图1是依照本发明的实施例的显示装置的示意图；
图2是依照本发明的实施例的像素电路的示意图；
图3是依照本发明的实施例的扫描信号、数据信号以及时钟信号的波形示意图；
图4是依照本发明另一实施例的扫描信号、数据信号以及时钟信号的波形示意图；
图5是依照本发明另一实施例的像素电路的示意图；
图6是依照本发明另一实施例的扫描信号、数据信号以及时钟信号的波形示意图；
图7是依照本发明另一实施例的像素电路的示意图；
图8是依照本发明另一实施例的扫描信号、数据信号以及时钟信号的波形示意图；
图9是依照本发明另一实施例的显示装置的示意图；
图10是依照本发明另一实施例的显示装置的示意图；
图11是依照本发明另一实施例的像素电路的示意图；
图12是依照本发明另一实施例的扫描信号、数据信号以及时钟信号的波形示意图；
图13是依照本发明另一实施例的显示装置的示意图。
附图标号说明
g(1)～g(n)、g(n)、g(n+1)、g(n+2)、g(n+3)：扫描线；
dl1～dlm、dlx：数据线；
ck1～ck4、ck(m-1)、ck(m)：时钟信号线；
pg1～pgn：像素群；
102：主动元件数组基板
104：驱动电路；
p1、pa～ph：像素单元；
sw1～sw4：开关；
pe1～pe8：像素电极；
dlx：数据线；
sg1～sg8：扫描信号；
sd：数据信号；
sc1～sc4：时钟信号。
具体实施方式
现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。
图1是依照本发明的一实施例的显示装置的示意图，请参照图1。显示装置可例如为液晶显示装置或电子纸(electronicpaper)显示装置，然不以此为限，显示装置包括主动元件数组基板102、驱动电路104以及多条时钟信号线ck(k)，其中k为大于1的整数(在本实施例中，以4条时钟信号线ck1～ck4为例进行说明，也即k等于4)。其中主动元件数组基板102包括多条扫描线g(1)、g(2)…g(n)、多条数据线dl1～dlm、以及多个像素群pg1、pg2…pgn，其中n、m为正整数。驱动电路104耦接扫描线g(1)～g(n)、数据线dl1～dlm以及时钟信号线ck1～ck4(为保持图式简洁，在图1中仅直接表示出驱动电路104与时钟信号线ck1～ck4的耦接关系，而未直接表示出驱动电路104与多条扫描线g(1)、g(2)…g(n)、多条数据线dl1～dlm的耦接关系，后述的图9、10、13也以相同的方式表示)，通过扫描线g(1)～g(n)、数据线dl1～dlm以及时钟信号线ck1～ck4驱动像素群pg1～pgn，各个像素群分别由数据线dl1～dlm、对应的扫描线以及对应的时钟信号线驱动，举例来说像素群pg1为由时钟信号线ck1～ck2、数据线dl1～dlm以及两条扫描线g(1)驱动，而像素群pg2则为由时钟信号线ck3～ck4、数据线dl1～dlm以及两条扫描线g(2)驱动。进一步来说，各个像素群可分别包括多个像素单元p1，多个像素单元p1可分别配置于对应的扫描线与的数据线的交错处。在图1中具有相同元件标号的扫描线(如上述的两条扫描线g(1))可耦接至驱动电路104的同一个信号输出接脚，而被同一个信号输出接脚所输出的扫描信号驱动，也就是说，各个像素群中的扫描线接收相同的扫描驱动信号。通过扫描线、数据线以及频率信号线的驱动，显示装置的扫描线的像素单元可依序地被驱动而显示画面。
进一步来说，各个像素单元p1可包括两个开关以及一个像素电极，例如，图2是依照本发明的一实施例的像素电路的示意图，请参照图2。在图2实施例中，以同一像素群中同一数据线上对应相邻的两条扫描线g(n)的两个像素单元pa与pb为例进行像素电路的说明(假设本实施例的像素单元pa与pb属于第n个像素群)。如图2所示，像素单元pa包括像素电极pe1、开关sw1以及开关sw2，像素电极pe1可通过开关sw1与开关sw2耦接与像素电极pe1对应的数据线dlx，类似地，像素单元pb包括像素电极pe2、开关sw3以及开关sw4，像素电极pe2可通过开关sw3与开关sw4耦接与像素电极pe2对应的数据线dlx。其中，随着像素单元的不同，数据线dlx可能为数据线dl1～dlm中的其中一条数据线。其中，开关sw1、sw2可例如以晶体管开关来实施，然并不以此为限。开关sw3与开关sw2可受控于对应的扫描线g(n)，而开关sw1与开关sw4分别受控于对应的第m-1条时钟信号线ck(m-1)以及第m条时钟信号线ck(m)，其中m、n为正整数，且m等于2乘以v，v等于n除以p的余数，p等于k除以2，当n除以p的余数等于0时，v等于p。另外，时钟信号线ck(m-1)以及ck(m)的时钟信号间具有1/k周期的相位差，例如在本实施例中，k等于4，因此，时钟信号线ck(m-1)以及ck(m)的时钟信号间具有1/4周期的相位差。
驱动电路104可通过扫描线g(1)～g(n)、数据线dl1～dlm以及时钟信号线ck1～ck4分别输出扫描信号sg1～sgn、数据信号sd1～sdm以及时钟信号sc1～sc4来驱动像素群pg1～pgn。举例来说，图3是依照本发明的一实施例的扫描信号、数据信号以及时钟信号的波形示意图，请同时参照图2与图3。为简化说明，图3实施例仅列举扫描线g(1)～g(4)上的扫描信号sg1～sg4、数据线dlx上的数据信号sd以及时钟信号线ck1～ck4上的时钟信号sc1～sc4进行说明。如图3所示，相邻的时钟信号线的时钟信号间具有1/4周期的相位差，例如，时钟信号sc1的两个上升缘之间的区间可分成4等分，而时钟信号sc2相较于时钟信号sc1的相位延迟时间为上述区间的1/4，因此，时钟信号sc1与时钟信号sc2间具有1/4周期的相位差。当扫描信号sg1与时钟信号sc1为高电压电平时，像素群pg1中像素单元pa的像素电极pe1可通过开关sw1与sw2接收来自数据线dlx的数据信号sd，当时钟信号sc2与扫描信号sg1为高电压电平时，像素群pg1中像素单元pb的像素电极pe2可通过开关sw3与sw4接收来自数据线dlx的数据信号sd(此时n＝1，m＝2)。当扫描信号sg2，时钟信号sc3为高电压电平时，像素群pg2中像素单元pa的像素电极pe1可通过开关sw1与sw2接收来自数据线dlx的数据信号sd，当时钟信号sc4与扫描信号sg2为高电压电平时，像素群pg2中像素单元pb的像素电极pe2可通过开关sw3与sw4接收来自数据线dlx的数据信号sd(此时n＝2，m＝4)。依此类推，像素群pg3～pg4中像素单元pa与pb所对应的开关可受控于对应的扫描线信号与时钟信号而改变其导通状态，而使得像素群pg3～pg4中对应扫描线的像素单元可依序地接收数据信号sd，显示对应数据信号sd的图像画面。
如此通过扫描线配合时钟信号线来控制与数据线耦接的开关的导通状态，仅须增加4条时钟信号线而不需增设扫描线，且可减少一半的扫描线数量，有效减少驱动电路(其可例如以芯片来实施)的输出信号线，减少电路布局面积，而有利于实现具有窄边框的显示装置，且可降低显示装置的生产成本。以分辨率800x1440为例，若应用本实施例的架构，则驱动电路104的输出信号线可仅包括400条扫描线、1440条数据线以及4条时钟信号线，可减少(800+1440)-(400+1440+4)＝396条输出信号线。
值得注意的是，在部分实施例中，图3实施例的时钟信号sc1～sc4也可具有较大的工作比。如图4所示的本发明另一实施例的扫描信号、数据信号以及时钟信号的波形示意图，在图4实施例中，时钟信号sc1～sc4的工作比提高为50％，相邻扫描线的时钟信号间仍具有1/4周期的相位差，另外扫描信号与数据信号的波形则与图3实施例相同。由于以图4实施例的信号控制驱动像素电路的方式类似于以图3实施例的信号控制驱动像素电路的方式，因此在此不再赘述。
此外，若欲进一步降低扫描线的数量，需配合将扫描信号的工作比提高。举例来说，图5是依照本发明另一实施例的像素电路的示意图，请参照图5。本实施例的像素电路与图2实施例的像素电路的不同之处在于，在本实施例中，一个像素群pgn可包括4条扫描线g(n)，如此可进一步减少驱动电路的输出信号线。本案实施例以同一像素群中同一数据线上对应4条扫描线g(n)的4个像素单元pa～pd为例进行像素电路的说明。如图5所示，像素单元pa～pd分别各包括一个像素电极(pe1～pe4)以及两个开关，各像素单元所对应的两个开关的其中之一耦接扫描线g(n)，另一开关则耦接对应的时钟信号线(ck1～ck4)。像素电极pe1～pe4可分别通过其对应的两个开关耦接对应的数据线dlx，随着像素单元的不同，数据线dlx可能为数据线dl1～dlm中的其中一条数据线。
图6是依照本发明另一实施例的扫描信号、数据信号以及时钟信号的波形示意图，请同时参照图5与图6。图6实施例仅列举扫描线g(1)～g(4)上的扫描信号sg1～sg4、数据线dlx上的数据信号sd以及时钟信号线ck1～ck4上的时钟信号sc1～sc4进行说明。如图6所示，相邻的时钟信号线的时钟信号间具有1/4周期的相位差。此外，由于像素群pgn所包括的扫描线g(n)增加，图6实施例的扫描信号sg1～sg4在高电压电平的时间为图3实施例的两倍，也即扫描信号sg1～sg4工作比被提高。当扫描信号sg1与时钟信号sc1为高电压电平时，像素群pg1中像素单元pa的像素电极pe1可通过对应的两个开关接收来自数据线dlx的数据信号sd，当扫描信号sg1与时钟信号sc2为高电压电平时，像素群pg1中像素单元pb的像素电极pe2可通过对应的两个开关接收来自数据线dlx的数据信号sd，当扫描信号sg1与时钟信号sc3为高电压电平时，像素群pg1中像素单元pc的像素电极pe3可通过对应的两个开关接收来自数据线dlx的数据信号sd，当扫描信号sg1与时钟信号sc4为高电压电平时，像素群pg1中像素单元pd的像素电极pe4可通过对应的两个开关接收来自数据线dlx的数据信号sd。依此类推，像素群p3～pg4中像素单元pa～pd所对应的开关可受控于对应的扫描线信号与时钟信号而改变其导通状态，而使得像素群pg3～pg4中对应扫描线的像素单元可依序地接收数据信号sd，显示对应数据信号sd的图像画面。类似地，本实施例也可有效减少驱动电路的输出信号线，减少电路布局面积，并降低显示装置的生产成本。若以分辨率800x1440为例，应用本实施例的架构，也可达到减少(800+1440)-(200+1440+4)＝596条输出信号线的效果。
图7是依照本发明另一实施例的像素电路的示意图，请参照图7。本实施例与图2实施例的不同之处在于，在本实施例中，相邻的两像素群分别包括由相同时钟信号驱动的一条时钟信号线。举例来说，在图7中，像素单元pa与pb属于同一像素群pg1而共用扫描线g(n)，像素单元pc与pd属于同一像素群pg2而共用扫描线g(n+1)，像素单元pe与pf属于同一像素群pg3而共用扫描线g(n+2)，像素单元pg与ph属于同一像素群pg4而共用扫描线g(n+3)，其中像素群pg1与像素群pg2共用时钟信号线ck2，像素群pg2与像素群pg3共用时钟信号线ck3，像素群pg3与像素群pg4共用时钟信号线ck4，如此以递回的方式利用4条时钟信号线ck1～ck4来驱动像素单元pa～ph，也可有效地减少驱动电路104的输出信号线。
进一步来说，图7的像素电路可例如使用图8所示的扫描信号、数据信号以及时钟信号来驱动，请同时参照图7与图8。图8实施例仅列举扫描线g(1)～g(8)上的扫描信号sg1～sg8、数据线dlx上的数据信号sd以及时钟信号线ck1～ck4上的时钟信号sc1～sc4进行说明。如图8所示，当扫描信号sg1与时钟信号sc1为高电压电平时，像素群pg1中像素单元pa的像素电极pe1可通过对应的两个开关接收来自数据线dlx的数据信号sd，当扫描信号sg1与时钟信号sc2为高电压电平时，像素群pg1中像素单元pb的像素电极pe2可通过对应的两个开关接收来自数据线dlx的数据信号sd，当扫描信号sg2与时钟信号sc2为高电压电平时，像素群pg2中像素单元pc的像素电极pe3可通过对应的两个开关接收来自数据线dlx的数据信号sd，当扫描信号sg2与时钟信号sc3为高电压电平时，像素群pg2中像素单元pd的像素电极pe4可通过对应的两个开关接收来自数据线dlx的数据信号sd，当扫描信号sg3与时钟信号sc3为高电压电平时，像素群pg1中像素单元pe的像素电极pe5可通过对应的两个开关接收来自数据线dlx的数据信号sd，当扫描信号sg3与时钟信号sc4为高电压电平时，像素群pg3中像素单元pf的像素电极pe6可通过对应的两个开关接收来自数据线dlx的数据信号sd，当扫描信号sg4与时钟信号sc4为高电压电平时，像素群pg4中像素单元pg的像素电极pe7可通过对应的两个开关接收来自数据线dlx的数据信号sd，当扫描信号sg4与时钟信号sc1为高电压电平时，像素群pg4中像素单元pd的像素电极pe8可通过对应的两个开关接收来自数据线dlx的数据信号sd。依此类推，像素群pg5～pg8中像素单元所对应的开关可受控于对应的扫描线信号与时钟信号而改变其导通状态，而使得像素群pg5～pg8中对应扫描线的像素单元可依序地接收数据信号sd，显示对应数据信号sd的图像画面。类似地，本实施例也可有效减少驱动电路的输出信号线，减少电路布局面积，并降低显示装置的生产成本。若以分辨率800x1440为例，应用本实施例的架构，也可达到减少(800+1440)-(400+1440+4)＝396条输出信号线的效果。
值得注意的是，在部分实施例中，时钟信号线ck1～ck4也可不需如图1实施例般，平均地配置于主动元件数组基板102的两侧，例如在图9实施例中，也可将时钟信号线ck1～ck4皆配置在主动元件数组基板102的同一侧。此外，上述实施例虽皆以4条时钟信号线ck1～ck4为例进行说明，然实际应用上时钟信号线的数量并不以此为限，在其它实施例中，时钟信号线可为2条以上的其它数量。举例来说，图10是依照本发明另一实施例的显示装置的示意图，在图10实施例中，显示装置仅包括2条时钟信号线ck1、ck2，其也可以类似上述实施例的方式来减少驱动电路的输出信号线。
举例来说，图11是依照本发明另一实施例的像素电路的示意图，在图11中，像素单元pa与pb属于同一像素群pg1，像素单元pc与pd属于同一像素群pg2，与图7实施例类似，本案实施例也以递回的方式利用2条时钟信号线ck1、ck2来驱动像素单元pa～pd，以减少驱动电路104的输出信号线。进一步来说，图11的像素电路可例如使用图12所示的扫描信号、数据信号以及时钟信号来驱动，请同时参照图11与图12。图12实施例仅列举扫描线g(1)～g(4)上的扫描信号sg1～sg4、数据线dlx上的数据信号sd以及时钟信号线ck1、ck2上的时钟信号sc1、sc2进行说明。如图12所示，当扫描信号sg1与时钟信号sc1为高电压电平时，像素群pg1中像素单元pa的像素电极pe1可通过对应的两个开关接收来自数据线dlx的数据信号sd，当扫描信号sg1与时钟信号sc2为高电压电平时，像素群pg1中像素单元pb的像素电极pe2可通过对应的两个开关接收来自数据线dlx的数据信号sd，当扫描信号sg2与时钟信号sc2为高电压电平时，像素群pg2中像素单元pc的像素电极pe3可通过对应的两个开关接收来自数据线dlx的数据信号sd，当扫描信号sg2与时钟信号sc1为高电压电平时，像素群pg2中像素单元pd的像素电极pe4可通过对应的两个开关接收来自数据线dlx的数据信号sd。依此类推，像素群pg3～pg4中像素单元所对应的开关可受控于对应的扫描线信号与时钟信号而改变其导通状态，而使得像素群pg3～pg4中对应扫描线的像素单元可依序地接收数据信号sd，显示对应数据信号sd的图像画面。类似地，本实施例也可有效减少驱动电路的输出信号线，减少电路布局面积，并降低显示装置的生产成本。若以分辨率800x1440为例，应用本实施例的架构，也可达到减少(800+1440)-(400+1440+2)＝398条输出信号线的效果。此外，在部分实施例中，时钟信号线ck1、ck2也可不需如图11实施例般，分别配置于主动元件数组基板102的两侧，例如在图13实施例中，也可将时钟信号线ck1、ck2皆配置在主动元件数组基板102的同一侧。
综上所述，本发明的实施例通过扫描线配合时钟信号线来控制与数据线耦接的开关的导通状态，可有效减少驱动电路的输出信号线，减少电路布局面积，而有利于实现具有窄边框的显示装置，且可降低显示装置的生产成本。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。