显示面板的制作方法

本发明构思的示例性实施例涉及一种显示面板和修复该显示面板的方法。更具体地，本发明构思的示例性实施例涉及一种包括标记的显示面板和修复该显示面板的方法，该标记在各像素中具有相对不同的位置。

背景技术：

通常，显示装置包括显示面板和显示面板驱动器。显示面板包括多条栅线、多条数据线和多个像素。显示面板驱动器包括栅驱动器和数据驱动器。栅驱动器向栅线输出栅信号。数据驱动器向数据线输出数据电压。

当显示面板的像素中产生缺陷像素时，缺陷像素的元件的一部分可被切割或者缺陷像素的元件的一部分可连接到另一像素的元件来修复缺陷像素。

数据线、栅线和像素的结构变得复杂，以改善显示面板的显示特性。在复杂的连接结构中，像素的需要切割的部分可能不容易被看到以修复缺陷像素。

技术实现要素：

本发明构思的示例性实施例提供了一种包括标记的显示面板，该标记在各像素中具有相对不同的位置，以容易地修复缺陷像素。

本发明构思的示例性实施例也提供了一种修复该显示面板的方法。

在根据本发明构思的显示面板的示例性实施例中，显示面板包括多条栅线、多条数据线、多个开关元件、多个像素电极和多个标记。开关元件连接到栅线和数据线。像素电极连接到开关元件。像素电极包括被水平中心线和垂直中心线划分的第一区域、第二区域、第三区域和第四区域。第一区域与像素电极的中心点的左上部分对应。第二区域与像素电极的中心点的右上部分对应。第三区域与像素电极的中心点的左下部分对应。第四区域与像素电极的中心点的右下部分对应。像素包括开关电极、像素电极和标记。当像素电极被布置在第一数据线和第二数据线之间并且通过开关元件连接到第一数据线时，标记被布置在第一区域和第三区域中的一个中。当像素电极被布置在第一数据线和第二数据线之间并且通过开关元件连接到第二数据线时，标记被布置在第二区域和第四区域中的一个中。

在示例性实施例中，显示面板可包括：第一像素电极，通过第一开关元件连接到第一栅线和第二数据线；以及第二像素电极，被布置成在第一方向上与第一像素电极相邻并且通过第二开关元件连接到第二栅线和第二数据线。第一像素电极的第一标记可被布置在第二区域中。第二像素电极的第二标记可被布置在第四区域中。

在示例性实施例中，显示面板可包括：第三像素电极，被布置成在第一方向上与第二像素电极相邻并且通过第三开关元件连接到第一栅线和第三数据线；以及第四像素电极，被布置成在第一方向上与第三像素电极相邻并且通过第四开关元件连接到第二栅线和第三数据线。第三像素电极的第三标记可被布置在第二区域中。第四像素电极的第四标记可被布置在第四区域中。

在示例性实施例中，显示面板可包括：第五像素电极，被布置成在第一方向上与第四像素电极相邻并且通过第五开关元件连接到第二栅线和第四数据线；以及第六像素电极，被布置成在第一方向上与第五像素电极相邻并且通过第六开关元件连接到第一栅线和第四数据线。第五像素电极的第五标记可被布置在第四区域中。第六像素电极的第六标记可被布置在第二区域中。

在示例性实施例中，显示面板可包括：第七像素电极，被布置成在与第一方向相交的第二方向上与第一像素电极相邻并且通过第七开关元件连接到第三栅线和第一数据线；以及第八像素电极，被布置成在第一方向上与第七像素电极相邻并且通过第八开关元件连接到第四栅线和第一数据线。第七像素电极的第七标记可被布置在第一区域中。第八像素电极的第八标记可被布置在第三区域中。

在示例性实施例中，显示面板可包括：第九像素电极，被布置成在第一方向上与第八像素电极相邻并且通过第九开关元件连接到第三栅线和第二数据线；以及第十像素电极，被布置成在第一方向上与第九像素电极相邻并且通过第十开关元件连接到第四栅线和第二数据线。第九像素电极的第九标记可被布置在第一区域中。第十像素电极的第十标记可被布置在第三区域中。

在示例性实施例中，显示面板可包括：第十一像素电极，被布置成在第一方向上与第十像素电极相邻并且通过第十一开关元件连接到第四栅线和第三数据线；以及第十二像素电极，被布置成在第一方向上与第十一像素电极相邻并且通过第十二开关元件连接到第三栅线和第三数据线。第十一像素电极的第十一标记可被布置在第三区域中。第十二像素电极的第十二标记可被布置在第一区域中。

在根据本发明构思的显示面板的示例性实施例中，显示面板包括栅层、数据层、像素层和标记。栅层包括栅图案和与栅图案隔开的存储图案，栅图案包括栅线和连接到栅线的栅电极。数据层包括数据线、连接到数据线的源电极和与源电极隔开的漏电极。像素层包括通过接触孔连接到漏电极的像素焊盘部分、从像素焊盘部分延伸的像素连接部分以及通过像素连接部分连接到像素焊盘部分的像素电极。根据显示面板中的像素电极的位置，标记具有相对不同的位置。标记与像素电极重叠。

在示例性实施例中，标记可被布置在存储图案中。

在示例性实施例中，存储图案可包括第一延伸部分和第二延伸部分，第一延伸部分在水平方向上延伸，第二延伸部分连接到第一延伸部分并且在垂直方向上延伸。标记可从第一延伸部分突出并且与第二延伸部分隔开。

在示例性实施例中，标记可从第一延伸部分朝向像素电极的内部突出。

在示例性实施例中，标记可被布置在被像素电极的水平中心线和像素电极的垂直中心线划分的第一区域、第二区域、第三区域和第四区域中的一个中。

在示例性实施例中，当标记被布置在第一区域中时，第一切割线可被布置在从中心点朝向第一区域的第一对角线方向上、距离像素电极的中心点最近的源电极和最近的数据线之间。当标记被布置在第二区域中时，第一切割线可被布置在从中心点朝向第二区域的第二对角线方向上、距离像素电极的中心点最近的源电极和最近的数据线之间。当标记被布置在第三区域中时，第一切割线可被布置在从中心点朝向第三区域的第三对角线方向上、距离像素电极的中心点最近的源电极和最近的数据线之间。当标记被布置在第四区域中时，第一切割线可被布置在从中心点朝向第四区域的第四对角线方向上、距离像素电极的中心点最近的源电极和最近的数据线之间。

在示例性实施例中，像素电极可包括第一条部分、第二条部分以及连接第一条部分和像素连接部分的连接分支，第一条部分在垂直方向上延伸并且与垂直中心线重叠，第二条部分在水平方向上延伸并且与水平中心线重叠。

在示例性实施例中，当标记相对于像素电极的水平中心线被布置在上侧时，连接分支可被布置在像素电极的上部分，并且第二切割线被布置在第一条部分上的连接分支的下方。当标记相对于像素电极的水平中心线被布置在下侧时，连接分支可被布置在像素电极的下部分，并且第二切割线被布置在第一条部分上的连接分支的上方。

在示例性实施例中，显示面板可包括像素重复组，像素重复组包括成两个像素行和六个像素列的十二个像素并且在显示面板中重复。像素重复组包括第一像素行和第二像素行，第一像素行包括依次布置的第一像素至第六像素，第二像素行包括依次布置的第七像素至第十二像素。第一像素可连接到第一栅线和第二数据线。第二像素可连接到第二栅线和第二数据线。第三像素可连接到第一栅线和第三数据线。第四像素可连接到第二栅线和第三数据线。第五像素可连接到第二栅线和第四数据线。第六像素可连接到第一栅线和第四数据线。第七像素可连接到第三栅线和第一数据线。第八像素可连接到第四栅线和第一数据线。第九像素可连接到第三栅线和第二数据线。第十像素可连接到第四栅线和第二数据线。第十一像素可连接到第四栅线和第三数据线。第十二像素可连接到第三栅线和第三数据线。

在示例性实施例中，第一像素的第一标记可被布置在第二区域中。第二像素的第二标记可被布置在第四区域中。第三像素的第三标记可被布置在第二区域中。第四像素的第四标记可被布置在第四区域中。第五像素的第五标记可被布置在第四区域中。第六像素的第六标记可被布置在第二区域中。第七像素的第七标记可被布置在第一区域中。第八像素的第八标记可被布置在第三区域中。第九像素的第九标记可被布置在第一区域中。第十像素的第十标记可被布置在第三区域中。第十一像素的第十一标记可被布置在第三区域中。第十二像素的第十二标记可被布置在第一区域中。

在示例性实施例中，标记可被布置在被垂直中心线划分的第一区域和第二区域中的一个中。

在示例性实施例中，像素电极可包括布置在像素电极的上部分的低像素电极和布置在像素电极的下部分的高像素电极。像素焊盘部分可包括配置为向低像素电极施加数据电压的低像素焊盘部分和配置为向高像素电极施加数据电压的高像素焊盘部分。像素连接部分可包括连接低像素电极和低像素焊盘部分的低像素连接部分和连接高像素电极和高像素焊盘部分的高像素连接部分。根据像素的位置，低像素连接部分可被布置在相对于高像素电极的左侧和相对于高像素电极的右侧中的一侧。

在示例性实施例中，当第一区域相对于像素电极的垂直中心线位于左侧并且标记被布置在第一区域中时，低像素电极在相对于高像素电极的左侧的部分可被切割。当第二区域相对于像素电极的垂直中心线位于右侧并且标记被布置在第二区域中时，低像素电极在相对于高像素电极的右侧的部分可被切割。

在修复显示面板的方法的示例性实施例中，该方法包括：根据显示面板的像素电极的位置，形成在像素电极中具有相对不同的位置的标记；以及基于标记的位置，在源电极和数据线之间进行切割或者对像素电极的一部分进行切割。标记与像素电极重叠。显示面板包括：栅层，包括栅线、栅电极和存储图案；数据层，包括数据线、源电极和漏电极；以及像素层，包括像素电极。

在示例性实施例中，标记可被布置在存储图案中。

在示例性实施例中，存储图案可包括第一延伸部分和第二延伸部分，第一延伸部分在水平方向上延伸，第二延伸部分连接到第一延伸部分并且在垂直方向上延伸。标记可从第一延伸部分突出并且与第二延伸部分隔开。

根据显示面板和修复显示面板的方法，显示面板包括在各像素中具有相对不同的位置的标记，以容易地修复缺陷像素。因此，可提高显示面板的生产率。可降低显示面板的制造成本。

附图说明

通过参考附图详细描述本发明构思的示例性实施例，本发明构思的以上及其他特征和优点将变得更明显，附图中：

图1是图示根据本发明构思的示例性实施例的显示装置的框图；

图2是图示图1的显示面板的像素结构的概念图；

图3是图示图2的区域A的像素结构的平面图；

图4是图示图3的栅层的平面图；

图5是图示图3的数据层的平面图；

图6是图示图3的像素层的平面图；

图7是图示图6的像素电极的详细平面图；

图8是图示根据图3的像素中的标记的位置的切割位置的概念图；

图9是图示根据本发明构思的示例性实施例的显示面板的像素结构的概念图；

图10是图示图9的第一像素的电路图；

图11是图示图9的像素结构的平面图；

图12是图示图11的栅层的平面图；

图13是图示图11的数据层的平面图；并且

图14是图示图11的像素层的平面图。

具体实施方式

在下文中，将参考附图详细说明本发明构思。

图1是图示根据本发明构思的示例性实施例的显示装置的框图。

参考图1，显示装置包括显示面板100和显示面板驱动器。显示面板驱动器包括时序控制器200、栅驱动器300、伽马参考电压产生器400和数据驱动器500。

显示面板100包括多条栅线GL、多条数据线DL以及电连接到栅线GL和数据线DL的多个像素。栅线GL在第一方向D1上延伸，并且数据线DL在与第一方向D1相交的第二方向D2上延伸。

每个像素包括开关元件、液晶电容器和存储电容器。液晶电容器和存储电容器电连接到开关元件。像素可被布置成矩阵形式。

显示面板100可包括第一基板、面向第一基板的第二基板以及布置在第一基板和第二基板之间的液晶层。栅线、数据线、像素的像素电极和开关元件可被形成在第一基板上。公共电极可被形成在第二基板上。

可参考图2详细说明显示面板100的结构。

时序控制器200接收来自外部装置(未示出)的输入图像数据IMG和输入控制信号CONT。输入图像数据IMG可包括红色图像数据、绿色图像数据和蓝色图像数据。输入控制信号CONT可包括主时钟信号和数据使能信号。输入控制信号CONT可进一步包括垂直同步信号和水平同步信号。

时序控制器200基于输入图像数据IMG和输入控制信号CONT，产生第一控制信号CONT1、第二控制信号CONT2、第三控制信号CONT3和数据信号DATA。

时序控制器200基于输入控制信号CONT产生用于控制栅驱动器300的操作的第一控制信号CONT1，并向栅驱动器300输出第一控制信号CONT1。第一控制信号CONT1可进一步包括垂直启动信号和栅时钟信号。

时序控制器200基于输入控制信号CONT产生用于控制数据驱动器500的操作的第二控制信号CONT2，并向数据驱动器500输出第二控制信号CONT2。第二控制信号CONT2可包括水平启动信号和负载信号。

时序控制器200基于输入图像数据IMG产生数据信号DATA。时序控制器200向数据驱动器500输出数据信号DATA。

时序控制器200基于输入控制信号CONT产生用于控制伽马参考电压产生器400的操作的第三控制信号CONT3，并向伽马参考电压产生器400输出第三控制信号CONT3。

栅驱动器300可响应于从时序控制器200接收的第一控制信号CONT1产生驱动栅线GL的栅信号。栅驱动器300可依次向栅线GL输出栅信号。

伽马参考电压产生器400响应于从时序控制器200接收的第三控制信号CONT3产生伽马参考电压VGREF。伽马参考电压产生器400向数据驱动器500提供伽马参考电压VGREF。伽马参考电压VGREF具有与数据信号DATA的电平对应的值。

在示例性实施例中，伽马参考电压产生器400可被布置在时序控制器200中或数据驱动器500中。

数据驱动器500接收来自时序控制器200的第二控制信号CONT2和数据信号DATA，并且接收来自伽马参考电压产生器400的伽马参考电压VGREF。数据驱动器500使用伽马参考电压VGREF将数据信号DATA转化成具有模拟类型的数据电压。数据驱动器500向数据线DL输出数据电压。

图2是图示图1的显示面板100的像素结构的概念图。

参考图1和图2，显示面板100的单个像素行可连接到两条栅线。例如，第一像素行中的像素可选择性地连接到布置在第一像素行的上部分中的第一栅线GL1和布置在第一像素行的下部分中的第二栅线GL2。另外，第二像素行中的像素可选择性地连接到布置在第二像素行的上部分中的第三栅线GL3和布置在第二像素行的下部分中的第四栅线GL4。

显示面板100的两个相邻的像素列可选择性地连接到两条相邻的数据线。例如，第一像素列和第二像素列中的像素可连接到第一数据线DL1和第二数据线DL2中的一个，第一数据线DL1被布置在第一像素列和第二像素列的左侧中，第二数据线DL2被布置在第一像素列和第二像素列的右侧中。例如，第一像素列中的第一像素P11和第二像素列中的第二像素P12可连接到第二数据线DL2。第一像素列中的第九像素P21和第二像素列中的第十像素P22可连接到第一数据线DL1。

为便于说明，图2图示了成两个像素行和八个像素列的十六个像素。显示面板100包括第一像素行和第二像素行，第一像素行包括依次布置的第一像素P11至第八像素P18，第二像素行包括依次布置的第九像素P21至第十六像素P28。

第一像素P11通过第一开关元件SW11连接到第一栅线GL1和第二数据线DL2。第二像素P12通过第二开关元件SW12连接到第二栅线GL2和第二数据线DL2。第三像素P13通过第三开关元件SW13连接到第一栅线GL1和第三数据线DL3。第四像素P14通过第四开关元件SW14连接到第二栅线GL2和第三数据线DL3。第五像素P15通过第五开关元件SW15连接到第二栅线GL2和第四数据线DL4。第六像素P16通过第六开关元件SW16连接到第一栅线GL1和第四数据线DL4。第七像素P17通过第七开关元件SW17连接到第一栅线GL1和第五数据线DL5。第八像素P18通过第八开关元件SW18连接到第二栅线GL2和第五数据线DL5。第九像素P21通过第九开关元件SW21连接到第三栅线GL3和第一数据线DL1。第十像素P22通过第十开关元件SW22连接到第四栅线GL4和第一数据线DL1。第十一像素P23通过第十一开关元件SW23连接到第三栅线GL3和第二数据线DL2。第十二像素P24通过第十二开关元件SW24连接到第四栅线GL4和第二数据线DL2。第十三像素P25通过第十三开关元件SW25连接到第四栅线GL4和第三数据线DL3。第十四像素P26通过第十四开关元件SW26连接到第三栅线GL3和第三数据线DL3。第十五像素P27通过第十五开关元件SW27连接到第三栅线GL3和第四数据线DL4。第十六像素P28通过第十六开关元件SW28连接到第四栅线GL4和第四数据线DL4。

显示面板100可包括像素重复组A，像素重复组A包括成两个像素行和六个像素列的十二个像素。像素重复组A可包括依次布置在第一像素行中的第二像素P12至第七像素P17和依次布置在第二像素行中的第十像素P22至第十五像素P27。

在图2中，像素P11至P28可由像素电极限定。第一像素P11至第十六像素P28可由第一像素电极至第十六像素电极限定。

图2中的A的区域是包括成两个像素行和六个像素列的十二个像素的像素重复组的一个示例。为便于说明，使用图3至图8中的A的区域来说明显示面板100的像素结构。

图3是图示图2的区域A的像素结构的平面图。图4是图示图3的栅层的平面图。图5是图示图3的数据层的平面图。图6是图示图3的像素层的平面图。图7是图示图6的像素电极的详细平面图。图8是图示根据图3的像素中的标记的位置的切割位置的概念图。

参考图1至图8，显示面板100包括栅层、数据层、像素层和标记。

栅层包括栅图案和与栅图案隔开的存储图案，栅图案包括多条栅线GL1、GL2和GL3以及连接到栅线GL1、GL2和GL3的多个栅电极GE。

数据层包括多条数据线DL1、DL2、DL3和DL4、连接到数据线DL1、DL2、DL3和DL4的多个源电极SE以及与源电极SE隔开的多个漏电极DE。

像素层包括通过接触孔CNT连接到漏电极DE的多个像素焊盘部分PP、从像素焊盘部分PP延伸的多个像素连接部分PC以及通过像素连接部分PC连接到像素焊盘部分PP的多个像素电极PE。像素层可进一步包括与像素电极PE隔开的存储公共电极SCOM。

例如，数据层可被形成在栅层上。像素层可被形成在数据层上。第一绝缘层可被布置在栅层和数据层之间。第二绝缘层可被布置在数据层和像素层之间。接触孔CNT可穿过第二绝缘层而形成。

尽管在本示例性实施例中栅层、数据层和像素层被依次布置，但是本发明构思并不限于此。栅层、数据层和像素层的顺序可以不同于上述顺序。

根据像素P12至P27的位置，标记M12至M27在各像素中可具有相对不同的位置。像素P12至P27可由像素电极PE限定。光阻挡部分可被形成在像素电极PE的周围区域中。像素电极PE的没有被光阻挡部分覆盖的区域可被限定为开口部分。像素可由像素电极PE的开口部分限定。

参考图2至图4，栅电极GE由与第一像素行的第一像素电极(图2中的P12)、第三像素电极(图2中的P14)、第五像素电极(图2中的P16)的上部分对应的第一栅线GL1形成。

栅电极GE由与第一像素行的第一像素电极(图2中的P12)、第三像素电极(图2中的P14)、第五像素电极(图2中的P16)的下部分对应的第二栅线GL2形成。

存储图案包括与第一像素行对应的第一存储电极CST1和与第二像素行对应的第二存储电极CST2。

存储电极CST1和CST2可包括第一延伸部分CSH和第二延伸部分CSV，第一延伸部分CSH在第一方向(例如，水平方向)D1上延伸，第二延伸部分CSV连接到第一延伸部分CSH并且在第二方向(例如，垂直方向)D2上延伸。

存储电极CST1和CST2可进一步包括从第一延伸部分CSH向垂直方向D2突出的突出部分CSP。突出部分CSP可从第一延伸部分CSH朝向像素电极的外部延伸。在平面图中，突出部分CSP可与漏电极DE和像素焊盘部分PP重叠。

存储电极CST1和CST2可进一步包括连接部分CSC，连接部分CSC连接相邻的第二延伸部分CSV并且与数据线DL1、DL2、DL3和DL4重叠。

栅层的存储电极CST1和CST2与存储公共电极SCOM可形成存储电容器。

标记M12至M27可被布置在存储图案中。存储图案可包括标记M12至M27。

标记M12至M27可从存储电极CST1和CST2的第一延伸部分CSH向垂直方向D2突出并且与第二延伸部分CSV隔开。标记M12至M27可从第一延伸部分CSH朝向像素电极的内部突出，以与像素电极重叠。标记M12至M27表示用于修复像素的像素的切割部分。

参考图4和图8，标记M12至M27可被布置在第一区域AA1、第二区域AA2、第三区域AA3和第四区域AA4中的一个中。第一区域AA1、第二区域AA2、第三区域AA3和第四区域AA4由像素电极的水平中心线PHL和像素电极的垂直中心线PVL限定。例如，第一像素区域AA1可以是像素电极的中心点PC的左上部分。例如，第二像素区域AA2可以是像素电极的中心点PC的右上部分。例如，第三像素区域AA3可以是像素电极的中心点PC的左下部分。例如，第四像素区域AA4可以是像素电极的中心点PC的右下部分。

如图3和图4所示，标记M12至M27可被布置成比像素电极的垂直边缘PVE靠近像素电极的垂直中心线PVL。如果标记M12至M27被布置成更靠近像素电极的垂直边缘PVE，则标记M12至M27可在光刻步骤中被组合到像素电极的水平边缘PHE和像素电极的垂直边缘PVE的拐角部分，使得标记M12至M27可不被看到。

例如，标记M12至M27可具有矩形形状。在清洁检查之前，标记M12至M27的尺寸可以优选为5.0μm×3.0μm。在清洁检查之前，标记M12至M27在第一方向D1上可具有5.0μm的长度。在清洁检查之前，标记M12至M27在第二方向D2上可具有3.0μm的长度。在清洁检查之后，标记M12至M27的尺寸可以优选为3.5μm×3.0μm。在清洁检查之后，标记M12至M27在第一方向D1上可具有3.5μm的长度。在清洁检查之后，标记M12至M27在第二方向D2上可具有3.0μm的长度。如果标记M12至M27的尺寸太大，则显示面板100的开口率可能降低。如果标记M12至M27的尺寸太小，则标记M12至M27可能不被看到。

在图5中，源电极SE从第二数据线DL2向第一像素行中的第二像素P12的上部分突出。另一源电极SE从第二数据线DL2向第一像素行中的第二像素P12的下部分突出。另一源电极SE从第二数据线DL2向第二像素行中的第十一像素P23的上部分突出。另一源电极SE从第二数据线DL2向第二像素行中的第十一像素P23的下部分突出。

类似地，源电极SE从第三数据线DL3向第一像素行中的第三像素P13的上部分突出。另一源电极SE从第三数据线DL3向第一像素行中的第三像素P13的下部分突出。另一源电极SE从第三数据线DL3向第二像素行中的第十四像素P26的上部分突出。另一源电极SE从第三数据线DL3向第二像素行中的第十四像素P26的下部分突出。

漏电极DE被形成为与源电极SE相邻，并且与源电极SE隔开。漏电极DE与像素焊盘部分PP重叠，并且通过接触孔CNT连接到像素焊盘部分PP。漏电极DE与栅电极GE重叠。源电极SE、漏电极DE和栅电极GE可形成开关元件。

当像素由于开关元件、像素电极或源/漏区的制造工艺的缺陷而不正常显示图像时，像素可以被修复。例如，为了修复像素，从数据线(DL，例如DL1、DL2、DL3、DL4或DL5)向源电极SE施加的数据电压可被切断，使得数据电压可不被施加到像素的像素电极。当数据电压不被施加到像素电极时，像素显示黑色图像。与显示相对明亮的图像的像素相比，显示黑色图像的像素可不容易被看到，使得显示黑色图像的像素不会对显示面板的显示质量产生大的影响。

如图5所示，第一切割线CL1可被限定在数据线DL和源电极SE之间，以便数据线DL和源电极SE之间的连接可被切断以修复像素。

在图6和图7中，像素电极PE包括第一条部分PEV、第二条部分PEH以及连接第一条部分PEV和像素连接部分PC的连接分支PCB1和PCB2，第一条部分PEV在垂直方向上延伸并且与垂直中心线重叠，第二条部分PEH在水平方向上延伸并且与水平中心线重叠。像素电极PE可进一步包括从第一条部分PEV在对角线方向上延伸的多个分支PB。

例如，第一条部分PEV和像素连接部分PC可通过两个连接分支PCB1和PCB2连接。

像素电极PE可进一步包括边缘部分PEE，边缘部分PEE与像素电极PE的垂直边缘对应并且从第二条部分PEH向垂直方向延伸。

当像素由于开关元件、像素电极或源/漏区的制造工艺的缺陷而不正常显示图像时，像素可以被修复。例如，为了修复像素，施加到像素电极PE的数据电压可被切断。当数据电压不被施加到像素电极时，像素显示黑色图像。与显示相对明亮的图像的像素相比，显示黑色图像的像素可不容易被看到，使得显示黑色图像的像素不会对显示面板的显示质量产生大的影响。

如图7所示，为了切断施加到像素电极PE的数据电压，第二切割线CL2可被限定在与连接分支PCB1和PCB2相邻的第一条部分PEV上，使得数据电压可不被施加到像素电极PE的大多数区域。

如图6所示，根据像素，连接分支PCB1和PCB2可被形成在像素电极PE的上部分和下部分中的一个部分中。

参考图4和图8，标记M12至M27可被布置在第一区域AA1、第二区域AA2、第三区域AA3和第四区域AA4中的一个中。第一区域AA1、第二区域AA2、第三区域AA3和第四区域AA4由像素电极的水平中心线PHL和像素电极的垂直中心线PVL限定。例如，第一像素区域AA1可以是像素电极的中心点PC的左上部分。例如，第二像素区域AA2可以是像素电极的中心点PC的右上部分。例如，第三像素区域AA3可以是像素电极的中心点PC的左下部分。例如，第四像素区域AA4可以是像素电极的中心点PC的右下部分。标记可被布置在与连接分支PCB1和PCB2相邻的像素区域中。

当标记M1被形成在像素电极中的第一区域AA1中时，第一切割线CL1可被布置在从中心点PC朝向第一区域AA1的第一对角线方向DG1上、距离像素电极的中心点PC最近的源电极和最近的数据线之间。

例如，最近的源电极可意味着连接到最靠近标记(例如，图8的M1)的数据线和最靠近标记(例如，图8的M1)的栅线并且朝向像素电极的中心点PC形成的开关元件的源电极。

当标记M2被形成在像素电极中的第二区域AA2中时，第一切割线CL1可被布置在从中心点PC朝向第二区域AA2的第二对角线方向DG2上、距离像素电极的中心点PC最近的源电极和最近的数据线之间。

当标记M3被形成在像素电极中的第三区域AA3中时，第一切割线CL1可被布置在从中心点PC朝向第三区域AA3的第三对角线方向DG3上、距离像素电极的中心点PC最近的源电极和最近的数据线之间。

当标记M4被形成在像素电极中的第四区域AA4中时，第一切割线CL1可被布置在从中心点PC朝向第四区域AA4的第四对角线方向DG4上、距离像素电极的中心点PC最近的源电极和最近的数据线之间。

再次参考图2和图3，像素重复组包括图2中的第一像素行中的第二像素P12至第七像素P17和图2中的第二像素行中的第十像素P22至第十五像素P27。

第一像素P11通过第一开关元件SW11连接到第一栅线GL1和第二数据线DL2。第二像素P12通过第二开关元件SW12连接到第二栅线GL2和第二数据线DL2。第三像素P13通过第三开关元件SW13连接到第一栅线GL1和第三数据线DL3。第四像素P14通过第四开关元件SW14连接到第二栅线GL2和第三数据线DL3。第五像素P15通过第五开关元件SW15连接到第二栅线GL2和第四数据线DL4。第六像素P16通过第六开关元件SW16连接到第一栅线GL1和第四数据线DL4。第七像素P17通过第七开关元件SW17连接到第一栅线GL1和第五数据线DL5。第八像素P18通过第八开关元件SW18连接到第二栅线GL2和第五数据线DL5。第九像素P21通过第九开关元件SW21连接到第三栅线GL3和第一数据线DL1。第十像素P22通过第十开关元件SW22连接到第四栅线GL4和第一数据线DL1。第十一像素P23通过第十一开关元件SW23连接到第三栅线GL3和第二数据线DL2。第十二像素P24通过第十二开关元件SW24连接到第四栅线GL4和第二数据线DL2。第十三像素P25通过第十三开关元件SW25连接到第四栅线GL4和第三数据线DL3。第十四像素P26通过第十四开关元件SW26连接到第三栅线GL3和第三数据线DL3。第十五像素P27通过第十五开关元件SW27连接到第三栅线GL3和第四数据线DL4。第十六像素P28通过第十六开关元件SW28连接到第四栅线GL4和第四数据线DL4。第二像素P12中的第二标记M12可被形成在第四区域AA4中(图8中的M4)。第三像素P13中的第三标记M13可被形成在第二区域AA2中(图8中的M2)。第四像素P14中的第四标记M14可被形成在第四区域AA4中(图8中的M4)。第五像素P15中的第五标记M15可被形成在第四区域AA4中(图8中的M4)。第六像素P16中的第六标记M16可被形成在第二区域AA2中(图8中的M2)。第七像素P17中的第七标记M17可被形成在第二区域AA2中(图8中的M2)。第十像素P22中的第十标记M22可被形成在第三区域AA3中(图8中的M3)。第十一像素P23中的第十一标记M23可被形成在第一区域AA1中(图8中的M1)。第十二像素P24中的第十二标记M24可被形成在第三区域AA3中(图8中的M3)。第十三像素P25中的第十三标记M25可被形成在第三区域AA3中(图8中的M3)。第十四像素P26中的第十四标记M26可被形成在第一区域AA1中(图8中的M1)。第十五像素P27中的第十五标记M27可被形成在第一区域AA1中(图8中的M1)。

如图8所示，标记M12至M27可被选择性地形成在由像素电极的水平中心线PHL和像素电极的垂直中心线PVL划分的第一区域AA1、第二区域AA2、第三区域AA3和第四区域AA4中。

当标记(例如，M13、M16、M17、M23、M26和M27)相对于像素电极的水平中心线PHL被形成在上侧(图8中的M1和M2)时，像素电极的连接分支PCB1和PCB2可被布置在像素电极的上部分，并且第二切割线CL2可被布置在连接分支PCB1和PCB2的下方的第一条部分PEV上，以切割第一条部分PEV。

当标记(例如，M12、M14、M15、M22、M24和M25)相对于像素电极的水平中心线PHL被形成在下侧(图8中的M3和M4)时，像素电极的连接分支PCB1和PCB2可被布置在像素电极的下部分，并且第二切割线CL2可被布置在连接分支PCB1和PCB2的上方的第一条部分PEV上，以切割第一条部分PEV。

根据本示例性实施例，显示面板100包括在各像素中具有相对不同的位置的标记，以容易地修复缺陷像素，尽管显示面板100的像素结构是复杂的。因此，可提高显示面板100的生产率。可降低显示面板100的制造成本。

图9是图示根据本发明构思的示例性实施例的显示面板的像素结构的概念图。图10是图示图9的第一像素的电路图。

根据本示例性实施例的显示面板和修复显示面板的方法，除了显示面板的像素结构和标记的位置之外，与参考图1至图8说明的在前示例性实施例的显示面板和修复显示面板的方法基本相同。因此，相同的附图标记将用于指代与图1至图8的在前示例性实施例中描述的部分相同或类似的部分，并且关于上述元件的任何重复说明将被省略。

参考图1、图9和图10，显示装置包括显示面板100A和显示面板驱动器。显示面板驱动器包括时序控制器200、栅驱动器300、伽马参考电压产生器400和数据驱动器500。

显示面板100A的每个像素可包括开关元件、液晶电容器和存储电容器。液晶电容器和存储电容器电连接到开关元件。像素可被布置成矩阵形式。

显示面板100A可包括第一基板、面向第一基板的第二基板以及布置在第一基板和第二基板之间的液晶层。栅线、数据线、像素的像素电极和开关元件可被形成在第一基板上。公共电极可被形成在第二基板上。

参考图1和图9，显示面板100A的单个像素行可连接到单条栅线。例如，第一像素行中的像素可连接到布置在第一像素行的下部分中的第一栅线GL1。另外，第二像素行中的像素可连接到布置在第二像素行的下部分中的第二栅线GL2。

显示面板100A的单个像素列可交替连接到两条相邻的数据线。例如，第一像素列中的像素可交替连接到第一数据线DL1和第二数据线DL2，第一数据线DL1被布置在第一像素列的左侧中，第二数据线DL2被布置在第一像素列的右侧中。例如，第二像素列中的像素可交替连接到第二数据线DL2和第三数据线DL3，第二数据线DL2被布置在第二像素列的左侧中，第三数据线DL3被布置在第二像素列的右侧中。

显示面板100A包括布置在第一像素行中的第一像素P11至第三像素P13和布置在第二像素行中的第九像素P21至第十一像素P23。

第一像素P11连接到第一栅线GL1和第一数据线DL1。第二像素P12连接到第一栅线GL1和第二数据线DL2。第三像素P13连接到第一栅线GL1和第三数据线DL3。第九像素P21连接到第二栅线GL2和第二数据线DL2。第十像素P22连接到第二栅线GL2和第三数据线DL3。第十一像素P23连接到第二栅线GL2和第四数据线DL4。

图9中的B的区域包括布置成两个像素行和一个像素列的像素。B的区域中的两个像素在显示面板100A中重复。

在示例性实施例中，像素可包括高像素和低像素。例如，第一像素P11包括高像素PH1和低像素PL1。

高像素PH1包括第一开关元件TH和连接到第一开关元件TH的第一液晶电容CLCH。

低像素PL1包括第二开关元件TL1、连接到第二开关元件TL1的第二液晶电容CLCL、以串联方式连接到第二开关元件TL1的第三开关元件TL2以及连接到第三开关元件TL2的电荷共享电容CS。

第一开关元件TH可包括连接到第一栅线GL1的栅电极、连接到第一数据线DL1的源电极和形成第一液晶电容CLCH的第一电极的漏电极。第一液晶电容CLCH的第二电极可以是公共电极。

第二开关元件TL1可包括连接到第一栅线GL1的栅电极、连接到第一数据线DL1的源电极和形成第二液晶电容CLCL的第一电极的漏电极。第二液晶电容CLCL的第二电极可以是公共电极。

第三开关元件TL2可包括连接到第一电荷共享栅线CGL1的栅电极、连接到第二开关元件TL1的漏电极的源电极和形成电荷共享电容CS的第一电极的漏电极。电荷共享电容CS的第二电极可以是形成在数据层中的电荷共享电极。

在本示例性实施例中，当栅信号通过栅线被施加到第一开关元件TH时，第一开关元件TH被导通，使得数据电压通过数据线被施加到高像素的第一液晶电容CLCH。当栅信号通过栅线被施加到第二开关元件TL1时，第二开关元件TL1也被导通，使得数据电压通过数据线被施加到低像素的第二液晶电容CLCL。

当电荷栅信号通过第一电荷共享栅线CGL1被施加到第三开关元件TL2时，第二液晶电容CLCL的电压电平被降低，使得低像素具有比高像素的像素电压低的像素电压。

图11是图示图9的显示面板100A的像素结构的平面图。图12是图示图11的栅层的平面图。图13是图示图11的数据层的平面图。图14是图示图11的像素层的平面图。

参考图9至图14，显示面板100A包括栅层、数据层、像素层和标记。

栅层包括栅图案和与栅图案隔开的存储图案，栅图案包括多条栅线GL1和GL2以及连接到栅线GL1和GL2的多个栅电极GE。

在本示例性实施例中，栅层可进一步包括电荷共享栅图案，电荷共享栅图案包括多条电荷共享栅线CGL1和CGL2以及连接到电荷共享栅线CGL1和CGL2的多个电荷共享栅电极CGE。

数据层包括多条数据线DL1、DL2和DL3、连接到数据线DL1、DL2和DL3的多个源电极SEL和SEH以及分别与源电极SEL和SHE隔开的多个漏电极DEH和DEL。

在本示例性实施例中，数据层可进一步包括电荷共享电极CSPX。

像素层包括通过接触孔CNTH和CNTL连接到漏电极DEH和DEL的多个像素焊盘部分PPH和PPL、从像素焊盘部分PPH和PPL延伸的多个像素连接部分PCH和PCL以及通过像素连接部分PCH和PCL连接到像素焊盘部分PPH和PPL的多个像素电极PEH和PEL。

根据像素P11至P23的位置，标记M11至M23在各像素中可具有相对不同的位置。像素P11至P23可由像素电极PEH和PEL限定。

参考图11，栅电极GE由与第一像素行的第一像素P11、第二像素P12、第三像素P13的下部分对应的第一栅线GL1形成。在本示例性实施例中，栅电极GE可与第一开关元件TH的源电极SEH和第二开关元件TL1的源电极SEL重叠。

第一电荷共享栅线CGL1可在与第一栅线GL1平行的方向上延伸。电荷共享栅电极CGE可在垂直方向上从第一电荷共享栅线CGL1突出。

在第一像素行中，栅电极GE相对于电荷共享栅电极CGE被布置在左侧中。相反，在第二像素行中，栅电极GE相对于电荷共享栅电极CGE被布置在右侧中。

存储图案包括与第一像素行对应的第一存储电极CST1和与第二像素行对应的第二存储电极CST2。

存储电极CST1和CST2可包括第一延伸部分CSH和第二延伸部分CSV，第一延伸部分CSH在水平方向上延伸，第二延伸部分CSV连接到第一延伸部分CSH并且在垂直方向上延伸。

存储电极CST1和CST2可进一步包括从第一延伸部分CSH向垂直方向D2突出的突出部分CSP。突出部分CSP可从第一延伸部分CSH朝向像素电极的外部延伸。在平面图中，突出部分CSP可与漏电极DEH和DEL以及像素焊盘部分PPH和PPL重叠。

标记M11至M23可被布置在存储图案中。存储图案可包括标记M11至M23。

标记M11至M23可从存储电极CST1和CST2的第一延伸部分CSH向垂直方向突出并且与第二延伸部分CSV隔开。标记M11至M23可从第一延伸部分CSH朝向像素电极的内部突出。例如，标记M11至M23可从第一延伸部分CSH朝向高像素的像素电极的内部突出。

标记M11至M23可被布置在第一区域和第二区域中的一个中。第一区域和第二区域被像素电极的垂直中心线PVLA划分。

在图13中，源电极SEH和SEL从第一数据线DL1向第一像素行中的第一像素P11的下部分突出。

源电极可包括高像素源电极SEH和低像素源电极SEL。例如，高像素源电极SEH和低像素源电极SEL可彼此连接，使得高像素源电极SEH和低像素源电极SEL可被一体形成。

高像素漏电极DEH被形成为与高像素源电极SEH相邻，并且与高像素源电极SEH隔开。高像素漏电极DEH与高像素焊盘部分PPH重叠，并且通过接触孔CNTH连接到高像素焊盘部分PPH。高像素漏电极DEH与栅电极GE重叠。高像素源电极SEH、高像素漏电极DEH和栅电极GE可形成第一开关元件TH。

低像素漏电极DEL被形成为与低像素源电极SEL相邻，并且与低像素源电极SEL隔开。低像素漏电极DEL与低像素焊盘部分PPL重叠，并且通过接触孔CNTL连接到低像素焊盘部分PPL。低像素漏电极DEL与栅电极GE重叠。低像素源电极SEL、低像素漏电极DEL和栅电极GE可形成第二开关元件TL1。

电荷共享电极CSPX被形成为与低像素漏电极DEL相邻，并且与低像素漏电极DEL隔开。低像素漏电极DEL的延伸部分、电荷共享电极CSPX和电荷共享栅电极CGE可形成第三开关元件TL2。

当像素由于开关元件、像素电极或源/漏区的制造工艺的缺陷而不正常显示图像时，像素可以被修复。例如，为了修复像素，从数据线DL向源电极SEH和SEL施加的数据电压可被切断，使得数据电压可不被施加到像素的像素电极。当数据电压不被施加到像素电极时，像素显示黑色图像。与显示相对明亮的图像的像素相比，显示黑色图像的像素可不容易被看到，使得显示黑色图像的像素不会对显示面板的显示质量产生大的影响。

如图13所示，第一切割线CL1可被布置在数据线DL和源电极SEH和SEL之间，以便数据线DL和源电极SEH和SEL之间的连接可被切断以修复像素。

在本示例性实施例中，第一切割线CL1的位置相对易于确定，使得标记可不指示第一切割线CL1的位置。

在图14中，像素电极包括布置在像素的上部分的低像素电极PEL和布置在像素的下部分的高像素电极PEH。

像素焊盘部分可包括用于向低像素电极PEL施加数据电压的低像素焊盘部分PPL和用于向高像素电极PEH施加数据电压的高像素焊盘部分PPH。

像素连接部分可包括连接低像素电极PEL和低像素焊盘部分PPL的低像素连接部分PCL以及连接高像素电极PEH和高像素焊盘部分PPH的高像素连接部分PCH。

根据像素，低像素连接部分PCL可被布置在相对于高像素电极的左侧和相对于高像素电极的右侧中的一侧。例如，低像素连接部分PCL被布置在第一像素行的像素P11、P12和P13中的高像素电极的右侧。例如，低像素连接部分PCL被布置在第二像素行的像素P21、P22和P23中的高像素电极的左侧。

低像素电极包括沿高像素电极的左边缘延伸的第一边缘延伸部分和沿高像素电极的右边缘延伸的第二边缘延伸部分。当光阻挡部分被形成在显示面板100A中时，难以确定低像素连接部分PCL是否连接到第一边缘延伸部分或第二边缘延伸部分。

在本示例性实施例中，标记M11至M23可被布置在第一区域和第二区域中的一个中。第一区域和第二区域被像素电极的垂直中心线PVLA划分。

当第一区域位于垂直中心线PVLA的左侧并且标记被形成在第一区域(例如，图12中的M21、M22和M23)中时，低像素电极在高像素电极的左侧的部分可被第二切割线CL2B切割。

例如，当第一区域位于垂直中心线PVLA的左侧并且标记被形成在第一区域(例如，图12中的M21、M22和M23)中时，低像素电极的第一边缘延伸部分可被第二切割线CL2B切割。

当第二区域位于垂直中心线PVLA的右侧并且标记被形成在第二区域(例如，图12中的M11、M12和M13)中时，低像素电极在高像素电极的右侧的部分可被第二切割线CL2A切割。

例如，当第二区域位于垂直中心线PVLA的右侧并且标记被形成在第二区域(例如，图12中的M11、M12和M13)中时，低像素电极的第二边缘延伸部分可被第二切割线CL2A切割。

根据本示例性实施例，显示面板100A包括在各像素中具有相对不同的位置的标记，以容易地修复缺陷像素，尽管显示面板100A的像素结构是复杂的。因此，可提高显示面板100A的生产率。可降低显示面板100A的制造成本。

根据如上所说明的本发明构思，显示面板包括在各像素中具有相对不同的位置的标记，以容易地修复缺陷像素，尽管显示面板的像素结构是复杂的。

上述为本发明构思的说明，而不被解释为限制本发明构思。尽管描述了本发明构思的一些示例性实施例，但本领域技术人员将容易理解，在示例性实施例中进行本质上不脱离本发明构思的新颖教义和优点的很多修改是可能的。从而，所有这种修改旨在包括于权利要求中所限定的本发明构思的范围内。在权利要求中，装置加功能从句旨在覆盖本文中描述的实现所记载的功能的结构，不仅覆盖结构性等同物还覆盖等同的结构。因此，应当理解，上述内容说明本发明构思，而不应被解释为局限于所公开的特定示例性实施例，而且，对所公开的示例性实施例以及其他示例性实施例的修改旨在包括在所附权利要求的范围内。本发明构思由下面的权利要求限定，权利要求的等同物包含在本发明构思中。