用于减低极紫外光掩模缺陷的方法与流程

本发明实施例涉及一种用于减低极紫外光掩模缺陷的方法。

背景技术：

极紫外光(“extremeultraviolet，euv”)光刻是应用极紫外光波长(13.5纳米(nm))的下一代光刻技术。euv光刻面临与浸没光刻(immersionlithography)所遭遇到的缺陷问题类似的特定缺陷问题。然而，浸没所特有的缺陷归因于水与光致抗蚀剂(photoresist)之间的未优化接触，与euv相关的缺陷则归咎于euv辐射的内在离子化能量。一个问题是正充电(positivecharging)，此归因于由euv辐射而从顶部抗蚀剂表面逸出的光电子的喷射。此可能导致静电放电或颗粒污染，以及以上所提及的装置损坏。第二个问题是来自环境或经脱气碳氢化合物(outgassedhydrocarbon)的污染物在抗蚀剂上的沉积，此是由于euv或由电子促使的反应而造成。第三个问题是已因euv辐射或由euv产生的电子而离解的氧气、氩气、或其他环境气体对抗蚀剂的刻蚀。光刻腔室中的环境气体可用于吹洗(purging)及减少污染物。这些气体因euv辐射而离子化从而导致在被暴露出的表面附近产生等离子体，进而对多层式光学器件造成损坏且使得样本被意外地暴露出。

尽管源功率(sourcepower)因其对生产率的影响而受到大量关注，然而euv掩模基础设施中的变化(包括毛坯、薄膜(pellicle)、及检验)也是重要的因素。如果薄膜在高于目标制造功率的条件下不稳定，则颗粒污染物将多到难以接受。在不使用薄膜的条件下，颗粒产生物(particleadder)将降低良率(yield)，此对利用193nm光及薄膜的传统光学光刻来说一直不成问题。

技术实现要素：

本发明实施例的一种减低极紫外光掩模缺陷的方法包括：提供晶片毛坯；识别所述晶片毛坯上的多个缺陷；在所述晶片毛坯的顶部上提供极紫外光掩模设计；识别所述极紫外光掩模设计上的具有对应的可拉伸区的时序非紧要区块；以及在对应的可拉伸区内的位置调整所述时序非紧要区块中的至少一者，以解决所述多个缺陷中的至少一者。

本发明实施例的一种设计时序非紧要区块的可拉伸的布局的方法包括：定义时序非紧要区块的可拉伸区；在所述时序非紧要区块内部部署第一层的多个第一金属条；识别与所述多个第一金属条平行的多个第二外展布线条，其中所述多个第二外展布线条伸展出所述时序非紧要区块之外；移除所述多个第二外展布线条；以及在与所述多个第二外展布线条垂直的方向上以多个第三条取代所述多个第二外展布线条。

本发明实施例的一种装置布局包括：衬底；多个第一区块，其中所述多个第一区块是时序紧要的；以及多个第二区块，其中所述多个第二区块是时序非紧要的，其中所述多个第二区块各自包括至少一个可拉伸区，其中所述多个第二区块中的每一者的位置能够在对应的所述可拉伸区内位移。

附图说明

结合附图阅读以下详细说明，会最好地理解本发明的各个方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为论述清晰起见，可任意增大或减小各种特征的尺寸。

图1是示出根据一些实施例的设计中的一些时序紧要区块及时序非紧要区块的方块图。

图2a示出根据一些实施例的具有一维放置灵活性的布局设计。

图2b示出根据一些实施例的与图2a对应的一维放置灵活性。

图3a示出根据一些实施例的具有一维放置灵活性的另一布局设计。

图3b示出根据一些实施例的与图3a对应的一维放置灵活性。

图4a是根据一些实施例的具有可拉伸的布局设计的时序非紧要区块的示例性内部结构的布局示意图。

图4b是根据一些实施例的具有可拉伸的布局设计的时序非紧要区块的另一示例性内部结构的布局示意图。

图5a是示出根据一些实施例的缺陷的形成的图像。

图5b(a)及图5b(b)示出根据一些实施例的相对于缺陷移动吸收体(absorber)的效果。

图5c示出根据一些实施例的缺陷减低过程。

图6a是根据一些实施例的具有可拉伸的布局设计的时序非紧要区块的示例性内部结构的布局示意图。

图6b是根据一些实施例的具有可拉伸的布局设计的时序非紧要区块的另一示例性内部结构的布局示意图。

图7是根据一些实施例的可拉伸的布局设计方法的流程图。

图8是根据一些实施例的用于制作具有可拉伸的布局设计的集成电路(integratedcircuit，ic)的系统的方块图。

具体实施方式

以下公开内容提供用于实作所述主题的不同特征的示例性实施例。以下阐述组件及排列的具体实例以简化本发明。当然，这些仅为实例且不旨在进行限制。举例来说，以下说明中将第一特征形成在第二特征“之上”或第二特征“上”可包括其中第一特征及第二特征被形成为直接接触的实施例，且也可包括其中第一特征与第二特征之间可形成有附加特征、进而使得所述第一特征与所述第二特征可能不直接接触的实施例。另外，本公开内容可能在各种实例中重复使用参考编号及/或字母。这种重复使用是出于简洁及清晰的目的，而不是自身表示所论述的各种实施例及/或配置之间的关系。

此外，为易于说明，本文中可能使用例如“之下(beneath)”、“下面(below)”、“下部的(lower)”、“上方(above)”、“上部的(upper)”等空间相对性用语来阐述图中所示的一个元件或特征与另一(其他)元件或特征的关系。所述空间相对性用语旨在除图中所绘示的取向外还囊括装置在使用或操作中的不同取向。设备可具有其他取向(旋转90度或处于其他取向)，且本文中所使用的空间相对性描述语可同样相应地进行解释。

图1是示出根据一些实施例的设计100中的一些时序紧要区块及时序非紧要区块的方块图。根据一些实施例，设计100包括时序紧要区块121、时序紧要区块122、时序紧要区块123及时序紧要区块124，时序紧要区块121、时序紧要区块122、时序紧要区块123及时序紧要区块124的位置无法被修改。当利用更小的工艺节点将更多的晶体管配合到相同的区域中时，设计往往更大且更耗能。基于导线变得更长且更薄这一事实，导线延迟(wiredelay)对设计的时序特性具有显著影响。时序紧要区块是位置对设计的时序特性具有紧要影响的那些区块。作为比较，时序非紧要区块是位置对设计的时序特性不具有紧要影响的那些区块。

根据一些实施例，所述设计还包括多个时序非紧要区块111、时序非紧要区块112及时序非紧要区块113，所述多个时序非紧要区块111、时序非紧要区块112及时序非紧要区块113的位置可被修改到特定程度，此种修改可在水平方向上或在垂直方向上进行。如上所述，非紧要区块的位置对设计的时序特性不具有紧要影响。因此，时序非紧要区块的位置可在特定范围内进行调整，而不会实质上影响设计的总体时序特性。在以下段落中将论述此种修改的更多细节。

图2a示出根据一些实施例的具有一维放置灵活性的布局设计。根据一些实施例，设计200包括时序紧要区块221、时序紧要区块222、时序紧要区块223及时序紧要区块224，时序紧要区块221、时序紧要区块222、时序紧要区块223及时序紧要区块224的位置无法在不影响设计200的时序特性的条件下被修改。设计200还包括时序非紧要区块211、时序非紧要区块212及时序非紧要区块213，时序非紧要区块211、时序非紧要区块212及时序非紧要区块213的位置可在水平方向上或在垂直方向上被修改到特定程度，而不会显著影响设计200的时序特性。如图2a与图2b所示，时序非紧要区块211、时序非紧要区块212、时序非紧要区块213、时序非紧要区块251及时序非紧要区块261是位置可在x方向或y方向上或者在x方向与y方向的组合上在特定范围内位移的时序非紧要区块。时序非紧要区块251及时序非紧要区块261是时序非紧要区块211、时序非紧要区块212及时序非紧要区块213的放大示例性图。

图2b示出根据一些实施例的与图2a对应的一维放置灵活性。如图2b中所示，时序非紧要区块251包括可拉伸区251u及可拉伸区251d，可拉伸区251u位于时序非紧要区块251的上侧上，可拉伸区251d位于时序非紧要区块251的下侧上。本文中所使用的用语“可拉伸区”是指时序非紧要区块附近的区域，且所述时序非紧要区块可在所述可拉伸区内位移而不会影响总体电路设计的时序特性。根据一些实施例，可拉伸区位于时序非紧要区块的左侧及/或右侧上。根据一些实施例，可拉伸区位于时序非紧要区块的顶部及/或底部上。当时序非紧要区块251在可拉伸区251u内朝上位移时，在相对的侧(可拉伸区251d)上补偿绕线金属条(routingmetalstrip)且时序非紧要区块251的面积得到维持。根据一些实施例，绕线金属条是通过以下方式来进行补偿的金属导线：减小一端处的长度且增大另一端处的长度，以使时序非紧要区块位移且不改变所述绕线金属条的总长度。在位移之后，可拉伸区251u及可拉伸区251d分别变成可拉伸区251u’及可拉伸区251d’。相似地，时序非紧要区块261在水平方向上位移，且可拉伸区261l及可拉伸区261r分别变成可拉伸区261l’及可拉伸区261r’。根据一些实施例，根据设计的引脚特性(pincharacteristic)来判断时序非紧要区块在水平方向上位移还是在垂直方向上位移，以下将对此进行进一步详细论述。

图3a示出根据一些实施例的具有一维放置灵活性的另一布局设计。图3b示出根据一些实施例的与图3a对应的一维放置灵活性。如图3a及图3b中所示，设计300是与设计200相似的设计且不同之处在于时序非紧要区块351的可拉伸区351u仅位于时序非紧要区块351的一侧上。因此，时序非紧要区块351可仅朝上位移，且可拉伸区351u在所述位移之后变成可拉伸区351u’。相似地，时序非紧要区块361可仅向右位移，且可拉伸区361r在所述位移之后变成可拉伸区361r’。根据一些实施例，时序非紧要区块可被位移成x方向位移与y方向位移的组合。

图4a示出根据一些实施例的具有可拉伸的布局设计的时序非紧要区块的示例性内部结构的布局图。根据一些实施例，时序非紧要区块区块451是如图2a及图2b中所示时序非紧要区块251的实施例，且上部可拉伸区451u及下部可拉伸区451d是与和如图2a及图2b中所示时序非紧要区块251对应的可拉伸区251u及可拉伸区251d相似的上部可拉伸区及下部可拉伸区。时序非紧要区块区块451内部的金属层被示为层条，在此实施例中，相同层中的金属被示为具有相同的图案，且不同层中的金属被示为具有不同的图案。根据一些实施例，第二层金属(m2)层条全是水平的，且位于所述m2层条上方的下一层金属层条全是垂直的。相似地，位于第三层金属(m3)上方的下一层金属层条是第四层金属(m4)层条，第四层金属(m4)层条全是水平的，在下一层中，第五层金属(m5)层条全是垂直的，且在下一金属层中，第六层金属(m6)层条再一次全是水平的，等等。根据一些实施例，最下部层具有最大数目的层条；因此，形成于最下部的层条决定位移方向。根据一些实施例，时序非紧要区块451内部的m2层条决定时序非紧要区块451可仅在垂直方向上且在可拉伸区451u及可拉伸区451d内位移。因此，当时序非紧要区块451在垂直方向上位移时禁止在所述区块外部形成水平金属布线451r1及水平金属布线451r2，原因是否则的话水平金属布线451r1及水平金属布线451r2将发生布线错误。根据一些实施例，对应的垂直层条(例如，垂直层条451v)的长度被适宜地调整成与经位移的水平层条配合，以使所述垂直层条保持位于时序非紧要区块451内部。

图4b是根据一些实施例的具有可拉伸的布局设计的时序非紧要区块的另一示例性内部结构的布局示意图。根据一些实施例，除位移方向现为水平方向而非垂直方向且所有其他对应方向均旋转90度以外，对图4b中的时序非紧要区块461及其对应的可拉伸区461l及可拉伸区461r的论述与前面的段落中的论述相似。

图5a示出根据一些实施例的缺陷的形成。根据一些实施例，掩模侧视图5100包括设置在不具有缺陷的晶片毛坯5110的顶部上的多个设计图案5101、设计图案5102及设计图案5103。当euv光照落在不具有缺陷的掩模(如掩模侧视图5100所示)上时，获得航摄图像5200，航摄图像5200(来源：克利福德与诺伊莱德尔，spie2010)展示出不存在由缺陷造成的短路或畸变。相比之下，掩模5300的设计图案5301、设计图案5302及设计图案5303设置在具有缺陷5304的晶片毛坯5310的顶部上。缺陷为例如衬底表面上的凹坑或颗粒。当euv光照落在掩模5300上时，由于缺陷5304位于图案5301的边界上，因此航摄图像5400的边界特征5404损坏，进而造成导线断裂或短路问题。根据一些实施例，举例来说，3.5nm高的缺陷可能造成20nm的关键尺寸(criticaldimension)变化。根据一些实施例，设计图案5301至设计图案5303及毛坯5310的相对位置可被位移成使得缺陷5304不再位于图案5301或任何其他图案的边界上。根据一些实施例，当缺陷5304不再位于任何图案的边界上时，所述缺陷可直接位于图案下方且被此图案完全覆盖、或者如以下参照图5b所进一步详细论述，不位于任何图案下方。

图5b(a)及图5b(b)示出根据一些实施例的相对于缺陷移动吸收体的效果。根据一些实施例，晶片毛坯包括缺陷5501、缺陷5503及缺陷5505。并且在毛坯的顶部上，设计包括图案(在此上下文中也称作吸收体)5502及图案5504。根据一些实施例，吸收体是所述设计中的在刻蚀工艺中吸收入射euv光的掩模图案5500。缺陷5503位于吸收体5502的边缘上。如前面所论述，位于吸收体的边缘上的此种缺陷5503可能造成导线断裂及/或短路问题。相比之下，缺陷5501不位于任何吸收体下方，因此缺陷5501将不会造成任何问题且缺陷5501被称为“被解决的”缺陷。此外，相比之下，缺陷5505直接位于吸收体5504下方且被吸收体5504完全覆盖，且因此将不会造成如缺陷5503一样的任何边缘问题。缺陷5505也称作“被解决的”缺陷。

根据一些实施例，为消除(或“解决”)由缺陷5503造成的问题，吸收体5502需要被移动成使得缺陷5503不再位于吸收体5502的边缘上。存在以下两种可能的方案来移动吸收体5502以解决缺陷5503：移动吸收体5502以完全覆盖缺陷5503，或者将吸收体5502完全移离缺陷5503。图5b中所示方案是吸收体5502’，吸收体5502’位移一位移量dx以完全覆盖缺陷5503从而解决缺陷5503。根据一些实施例，位移量dx指的是全局位移，此意指整个毛坯相对于掩模设计进行位移且每一吸收体在相同的方向上位移相同的位移量dx。因此，吸收体5504位移而变成吸收体5504’，吸收体5504’被完全移离缺陷5505。由于缺陷5505不位于任何吸收体的边缘上，因此所述缺陷保持被解决的状态。根据一些实施例，不再进行图5b中所示全局位移(如位移量dx所示)，而是局部位移也会解决所述缺陷。举例来说，在吸收体5504保持置位的同时，吸收体5502位移成吸收体5502’，且因此缺陷5503及缺陷5505二者均被解决。

根据一些实施例，全局位移是在水平方向上进行。根据一些实施例，全局位移是在垂直方向上进行。根据一些实施例，全局位移是倾斜位移(angularshift)。根据一些实施例，局部位移可为在其他方向上进行的线性位移，且所述局部位移也可为在毛坯的表面平面上进行的倾斜位移。

图5c示出根据一些实施例的缺陷减低过程。根据一些实施例，晶片毛坯510包括多个毛坯缺陷511、毛坯缺陷512、毛坯缺陷513、毛坯缺陷514、毛坯缺陷515及毛坯缺陷516。并且设计520包括多个时序紧要区块531、时序紧要区块532、时序紧要区块533及时序紧要区块534，如前面所论述，所述多个时序紧要区块531、时序紧要区块532、时序紧要区块533及时序紧要区块534的位置无法在不影响设计的时序特性的条件下被修改。设计520还包括多个时序非紧要区块521、时序非紧要区块522、及时序非紧要区块523，所述多个时序非紧要区块521、时序非紧要区块522及时序非紧要区块523具有可在垂直方向或水平方向上位移的可拉伸区。如前面所论述，时序非紧要区块的位置可在不影响设计的时序特性的条件下位移。

根据一些实施例，初始交叠530是晶片毛坯510与设计520的初始交叠。毛坯缺陷514不位于任何区块下方，因此不位于任何特征边界上，使得缺陷514自动地变成被解决的缺陷。根据一些实施例，整个设计520相对于晶片毛坯510全局地位移，以产生交叠540。根据各种实施例，全局位移可包括水平位移、垂直位移及/或倾斜位移。根据一些实施例，在全局位移之后，缺陷515、缺陷516及缺陷512也变成被解决的缺陷，原因是其被位移成远离特征边界。根据一些实施例，位于对应的时序非紧要区块521及时序非紧要区块522下方的缺陷511及缺陷513在全局位移之后保持为未被解决的缺陷。为解决剩余的缺陷511及缺陷513，在垂直方向上对时序非紧要区块521进行位移以解决缺陷511，且还在垂直方向上对时序非紧要区块522进行位移以解决缺陷513，以产生交叠550。根据一些实施例，时序非紧要区块521及时序非紧要区块522根据局部位移而位移不同的量。根据一些实施例，时序非紧要区块521及时序非紧要区块522在不同的方向上位移。根据一些实施例，在经恰当位移的毛坯及设计中，所有缺陷变成被解决的缺陷。因此，具有缺陷的毛坯现可用于生产产品而不会影响质量，使得由所述毛坯形成的装置的总体良率提高。

图6a是根据一些实施例的具有可拉伸的布局设计的时序非紧要区块的示例性内部结构的布局示意图。图6b是根据一些实施例的具有可拉伸的布局设计的时序非紧要区块的另一示例性内部结构的示意图。与对图4a及图4b的论述相似，时序非紧要区块651可与可拉伸区651u及可拉伸区651d在垂直方向上位移。根据一些实施例，缺陷651def位于特征651f的边界上，特征651f例如为水平m2层条。根据一些实施例，当时序非紧要区块651朝上位移一位移量dy时，缺陷651def被特征651f覆盖，且因此，651def变成被解决的缺陷。根据一些实施例，对应的m3条延伸或收缩适宜的位移量dy。

图7是根据一些实施例的可拉伸的布局设计方法的流程图。在操作710处，识别时序紧要区块及时序非紧要区块。如以上所阐释，时序紧要区块无法位移，原因是这样做可能对时序及性能造成负面影响。接下来，在操作720处，在所期望方向上及/或以倾斜量对一个或多个非紧要区块进行位移或拉伸。由非紧要区块提供的放置灵活性在维持掩模设计的高性能的同时提高euv毛坯可用性。在下一操作730中，调整芯片位置及各别可拉伸区块以避免缺陷，接着在以上执行的布局调整之后确立及固定每一区块的新位置。根据此设计方法，不需要在包括操作710、操作720的代工阶段(foundryphase)与包括操作730的设计阶段(designphase)之间进行反复修改。在操作740处，基于经调整的布局形成集成电路。

图8是根据一些实施例的用于制作具有可拉伸的布局设计的集成电路的系统800的方块图。系统800包括一个或多个程控处理器(programmedprocessor)810。在一些实施例中，可拉伸的布局设计是由两个或更多个应用程序执行，所述两个或更多个应用程序各自在单独的处理器上运行。在其他实施例中，可拉伸的布局设计的操作全部是利用一个处理器来执行。尽管图8示出将各种任务分配给特定模块，然而此仅为一个实例。可将各种任务指派给不同的模块以提高性能、或提高编程的容易度。

在此实例中，系统800包括电子设计自动化(“electronicdesignautomation，eda”)工具，所述eda工具可包括放置及布线工具(placeandroutetool)812。eda工具是通过从非暂时性计算机可读存储媒体820撷取所存储程序指令及对通用处理器810执行所述指令而形成的专用计算机。因此，所述指令将处理器810的逻辑电路配置成充当eda工具。非暂时性计算机可读存储媒体820的实例包括但不限于硬盘驱动器(harddiskdrive，hdd)、只读存储器(“readonlymemory，rom”)、随机存取存储器(“randomaccessmemory，ram”)、快闪存储器(flashmemory)或类似装置。有形非暂时性计算机可读存储媒体820被配置成存储由放置及布线工具812产生的数据。放置及布线工具812的布线器能够从媒体(非暂时性计算机可读存储媒体)820接收所存储布局826来作为电路设计的模板。布线器(放置及布线工具)812可配备有一组默认ic设计规则822及用于可拉伸的布局设计的技术文件824。

根据各种实施例，系统800还可包括：区块识别模块814，被配置用于识别时序紧要区块及时序非紧要区块；非紧要区块位移器816，被配置用于在所期望方向上及/或以倾斜量对非紧要区块进行位移或拉伸；以及布局调整模块818，被配置用于调整芯片位置及各别可拉伸的区块以避免缺陷。新设计的布局可被存储在非暂时性计算机可读存储媒体820中。系统800还可包括制作工具840，制作工具840可在实体上将经调整的布局实作成集成电路。

如图8中所示，系统800还包括输入/输出(input/output，i/o)830，i/o830被配置成接收输入且向外部电路传送输出。i/o830通过总线802电连接到所述一个或多个程控处理器810、存储器(非暂时性计算机可读存储媒体)820及制作工具840。

根据一些实施例，公开一种减低极紫外光(euv)掩模缺陷的方法。所述方法包括以下步骤：提供晶片毛坯；识别晶片毛坯上的多个缺陷；在晶片毛坯的顶部上提供euv掩模设计；识别euv掩模设计上的具有对应的可拉伸区的时序非紧要区块；以及调整所述时序非紧要区块中的至少一者在对应的可拉伸区内的位置，以解决所述多个缺陷中的至少一者。根据一些实施例，所述方法还包括以下步骤：更新euv掩模设计以反映对时序非紧要区块中的至少一者的位置的调整。根据一些实施例，所述方法还包括以下步骤：识别所述多个缺陷内的被解决的第一缺陷子集；识别所述多个缺陷内的未被解决的第二缺陷子集，通过调整而解决的所述多个缺陷中的所述至少一者包括所述第二缺陷子集中的至少一者。根据一些实施例，调整至少一个附加时序非紧要区块在对应的可拉伸区内的位置的步骤包括在水平方向上调整所述位置。根据一些实施例，调整时序非紧要区块中的至少一者在对应的可拉伸区内的位置的步骤包括在垂直方向上调整所述位置。根据一些实施例，调整时序非紧要区块中的至少一者在对应的可拉伸区内的位置的步骤包括在倾斜方向上调整所述位置。根据一些实施例，调整时序非紧要区块中的至少一者在对应的可拉伸区内的位置的步骤包括在垂直方向及水平方向二者上调整所述位置。根据一些实施例，调整时序非紧要区块中的至少一者在对应的可拉伸区内的位置的步骤包括在垂直方向及倾斜方向二者上调整所述位置。根据一些实施例，调整时序非紧要区块中的至少一者在对应的可拉伸区内的位置的步骤包括在水平方向及倾斜方向二者上调整所述位置。根据一些实施例，调整时序非紧要区块中的至少一者在对应的可拉伸区内的位置的步骤包括在垂直方向及水平方向以及倾斜方向上调整所述位置。

根据一些实施例，公开一种设计时序非紧要区块的可拉伸的布局的方法。所述方法包括以下步骤：定义时序非紧要区块的可拉伸区；在时序非紧要区块内部部署第一层的多个第一金属条；识别与所述多个第一金属条平行的多个第二外展布线条，其中所述外展布线条伸展出时序非紧要区块之外；移除所述多个第二外展布线条；以及在与所述多个第二外展布线条垂直的方向上以多个第三条取代所述多个第二外展布线条。根据一些实施例，定义时序非紧要区块的可拉伸区的步骤在所述时序非紧要区块的水平方向上定义所述可拉伸区。根据一些实施例，定义时序非紧要区块的可拉伸区的步骤在所述时序非紧要区块的垂直方向上定义所述可拉伸区。根据一些实施例，定义时序非紧要区块的可拉伸区的步骤在所述时序非紧要区块的水平方向及垂直方向二者上定义所述可拉伸区。根据一些实施例，定义时序非紧要区块的可拉伸区的步骤在所述时序非紧要区块的倾斜方向上定义所述可拉伸区。根据一些实施例，定义时序非紧要区块的可拉伸区的步骤在所述时序非紧要区块的水平方向及倾斜方向二者上定义所述可拉伸区。根据一些实施例，定义时序非紧要区块的可拉伸区的步骤在所述时序非紧要区块的水平方向及垂直方向以及倾斜方向上定义所述可拉伸区。

根据一些实施例，公开一种装置布局。所述装置布局包括：衬底；多个第一区块，其中所述多个第一区块是时序紧要的；以及多个第二区块，其中所述多个第二区块是时序非紧要的，所述多个第二区块各自包括至少一个可拉伸区，所述多个第二区块中的每一者的位置能够在对应的所述可拉伸区内位移。根据一些实施例，所述多个第二区块中的至少一者的所述至少一个对应的可拉伸区位于水平方向上。根据一些实施例，所述多个第二区块中的至少一者的所述至少一个对应的可拉伸区位于垂直方向上。

前述内容概述了若干实施例的特征以使所属领域中的普通技术人员可更好地理解本发明的各个方面。所属领域中的技术人员应知，其可容易地使用本发明作为设计或修改其他工艺及结构的基础来施行与本文中所介绍的实施例相同的目的及/或实现与本文中所介绍的实施例相同的优点。所属领域中的技术人员还应认识到，这些等效构造并不背离本发明的精神及范围，而且他们可在不背离本发明的精神及范围的条件下对其作出各种改变、代替及变更。