掩模缺陷检查方法及其应用的制作方法

专利名称：掩模缺陷检查方法及其应用的制作方法
技术领域：
本发明是关于半导体器件光刻工艺中所用光掩模的掩模缺陷检查方法、包括光掩模检查工序的半导体器件制造方法、掩模缺陷检查装置、光掩模的掩模缺陷检查中使用的缺陷影响度地图制作方法、光掩模的评价方法和计算机程序产品。
背景技术：
近年来，半导体存储器的制造中，构成电路的元件、布线等的高集成度化，或元件、布线等的图形微细化正在不断取得进展。例如，作为代表性半导体存储器的DRAM(Dynamic Random Access Memory动态随机存储器)的场合，对制作1兆位DRAM而言，据说需要形成设计规则0.13μm的图形。
进行光掩模的检查，从现有，采用比较相邻同一图形的die-to-die比较检查法，或采用比较检测图形与设计图形的die-to-data base比较检查法。
图21中，表示用于现有die-to-die比较检查法的缺陷检查装置的概略构成图。上述缺陷检查装置具备，光源80、光学系统81、82和CCD等的图象传感器84、85。上述缺陷检查装置中，相对1个光源80采用2个光学系统81、82。
从光掩模83上形成相邻的2个同一图形来的透射光图形放大像，成像到图象传感器84、85上。其结果，将上述透射光的图形放大像转换为电信号。
光学系统81、82各自包括反射镜86、物镜87、88。将光掩模83安置在X-Y载置台89上。X-Y载置台89的位置由载置台控制机构90来控制。
由图象传感器84、85获得的电信号(检测数据)91、92输入比较逻辑电路93。比较逻辑电路93比较电信号91、92，检出图形不相符部分(缺陷)。
计算机94根据由比较逻辑电路93测定的不相符部分和从载置台控制机构90来的X-Y载置台89位置信息(X-Y坐标)，计算光掩模83上的上述不相符部分坐标。将上述坐标记录在缺陷检查装置内作为掩模缺陷的缺陷位置信息。
另一方面，图22中，表示用于现有的die-to-die比较检查法的缺陷检查装置。图形发生电路96利用存入数据库95的设计图形，发生参照图形97。比较逻辑电路93比较参照图形97和由光学系统81获得的检测数据91，检测图形的不相符部分。
计算机94根据由比较逻辑电路93检测的不相符部分和X-Y载置台89的X-Y坐标，计算光掩模83上的上述不相符部分坐标。将上述坐标记录在缺陷检查装置内作为光掩模上缺陷(掩模缺陷)的缺陷位置信息。
但是，现有的die-to-die比较检查法、die-to-data base比较检查法上，存在以下这样的问题。
在光掩模面内，设计规则即使同样，在各部分配置各种尺寸的图形。所以，掩模缺陷对晶片上光刻胶图形(复制图形)的影响，或对晶片上形成的器件工作(特性)的影响，因光掩模面内图形区域各个地点而不同。
这里，现有的die-to-die比较检查法和die-to-data base比较检查法，没有考虑掩模缺陷给光刻胶图形或器件工作带来的影响而进行。具体点说，对各设计规则确定后的管理尺寸图形，以应检测一定大小缺陷规格的检测灵敏度，进行1枚光掩模面内的检查。
这样，现有的光掩模检查，掩模缺陷给光刻胶图形或器件工作带来影响的地点和没有带来影响的地点的不加区别，以一样的检测灵敏度来进行。因此，对检查区内一部分地点，用超过需要的严格的检测灵敏度进行检查。
如果用超过需要的严格的检测灵敏度进行检查，就产生本来掩模缺陷看不见的地点作为掩模缺陷(拟似缺陷)被检测出。为此，发生检测出必要以上的多种缺陷的情况，给测出的掩模缺陷分类要花费时间。因此，妨碍缩短光掩模制造期间，甚至于发生妨碍缩短半导体器件制造期间的这种问题。
并且，现有的die-to-die比较检查法和die-to-data base比较检查法，如上所述，没有考虑到掩模缺陷对光刻胶图形或器件工作的影响，因而没有给光刻胶图形或器件工作带来影响的掩模缺陷(拟似缺陷)和带来影响的掩模缺陷的区别，在检查结果取得时不是明确的。
为此，根据缺陷位置信息(缺陷坐标)，借助于光刻模拟显微镜(例如カ-ルッァィス公司制造MSM100)等，进行各掩模缺陷对光刻胶图形影响的确定，并分类为对光刻胶图形有影响的掩模缺陷和没有影响的掩模缺陷。而且，关于对复制有影响的掩模缺陷，出厂进行了校正的光掩模。
这样，检查结果取得后，进行给光刻胶图形或器件工作没有带来影响的掩模缺陷和带来影响的掩模缺陷的区别，导致制造工序的增加，因此妨碍缩短光掩模制造期间，甚至于发生妨碍缩短半导体器件制造期间的这种问题。
另一方面，要求用于形成随微细化而来的电路图形的光掩模尺寸精度和缺陷规格会迅速严格起来。因此，光掩模制造工序的成品率低下成了问题。即便设计规则相同，光掩模面内也配置各种尺寸的图形。如把DRAM作为例子，举出配置与设计规则同等图形尺寸的单元部分，并配置大于设计规则的图形尺寸的外围电路部分。
单元部分之中，可以认为包括掩模缺陷的影响大的地点和小的地点。所谓掩模缺陷的影响就是，例如，掩模缺陷对晶片上的光刻胶图形(复制图形)带来影响，或掩模缺陷对晶片上形成的器件的工作(特性)带来影响。
所以，可以认为，光掩模的管理，与其说对晶片使用严格的图形将光掩模面内一律严格进行，不如进行区别为严格的地点和宽松的地点是理想的。
由以上，即使从来认定作为不良而处理的光掩模之中，从晶片的观点看，也可以想到，存在应认定为合格品的光掩模。所以，从晶片的观点进行光掩模的管理，即使在提高光掩模制造工序的成品率方面，进而，降低光掩模价格方面，今后也将日益重要起来。
然而，作为由电路设计技术派生的一种晶片成品率预测方法，大家都知道关键区(Critical Area)分析法。关于关键区的计算方法，例如，在特开20002-100548号公报里公开叫做布线宽度扩展法(几何学法)和蒙特卡罗法的二种方法。
所谓关键区，就是存在缺陷中心的场合，晶片上引起布线间短路不良等致命性不良的区域。并且，将这种缺陷叫做致命(Killer)缺陷。
图37A-37C中，表示使用现有电路设计技术的几何学方法的致命缺陷和关键区的概念图。
图37A表示成为致命缺陷的异物(左侧)和不成为致命缺陷的异物(右侧)。就几何学法而言，作为异物，设想晶片上圆形的导电性异物。若布线间由异物联系，就会发生短路不良。
图37B表示成为关键区的区域。若异物在中心，布线间由异物联系的最小面积区域便是关键区。
图37C表示关键区计算方法。使相邻的两条布线(line)互相相对一侧的边缘，分别留出只宽出异物的半径R/2的布线宽，布线间的区域变成关键区。
关键区存在于各异物尺寸。关键区对异物尺寸构成分布。按照异物的尺寸和与其对应的关键区面积的关系函数，提供关键区分布。
作为预测光掩模成品率的方法，可以考虑采用上述的关键区分析。可是，把关键区分析原封不动应用到光掩模的成品率，也难以实现预测光掩模成品率。其理由如下。
虽然光掩模的图形是被复制到晶片上的图形，但是光掩模上异物不是就保持其原来的形状，复制到晶片上。因此，光掩模上异物对晶片上形成的布线图形带来的影响，和晶片上异物给布线图形带来的影响不一定相同。
所以，使用现有的关键区分析进行光掩模成品率预测法的场合，认定为不良的光掩模之中，从晶片的观点看，存在应认定为合格品的光掩模。这时，光掩模的成品率预测就是错误的。
并且，光掩模上作为对晶片有影响的缺陷代表，存在黑缺陷和白缺陷。所谓黑缺陷，是本应抽去图形处的透明基板上残留下来的遮光膜或半透明膜的缺陷。所谓白缺陷，是本应残缺图形处的透明基板上遮光膜或半透明膜剥落了的缺陷。
因此，为预测光掩模的成品率，需要对黑缺陷和白缺陷分别计算关键区。可是，对晶片而言没有黑缺陷、白缺陷这样的概念。因此，就需要的关键区分析来说，没法算出黑缺陷、白缺陷的关键区。
总之，现有的关键区分析最初是用于预测晶片成品率的办法，因此没有考虑为了预测光掩模的成品率的有效信息，即，光掩模上缺陷时使用的缺陷检查信息(掩模缺陷信息)。所以，即使把现有的关键区分析原封不动应用于光掩模的成品率，也难以实现实用性的光掩模成品率预测方法。

发明内容
一种按照本发明一个方面的掩模缺陷检查方法包括就包括掩模图形的光掩模而言，关于所述掩模图形的多个地点的每个，准备根据上述地点上的缺陷对晶片的影响度决定的所述地点的缺陷检测灵敏度；以及按照所述检测灵敏度，检查所述多个地点上的缺陷。
一种按照本发明一个方面的半导体器件制造方法包括准备包括掩模图形的光掩模；用掩模缺陷检查方法，检查所述光掩模，所述掩模缺陷检查方法包括对于所述掩模图形的多个地点的每个，准备根据上述地点上的缺陷对晶片的影响度所决定的所述地点的缺陷检测灵敏度，按照所述检测灵敏度，检查所述多个地点上的缺陷。
一种按照本发明一个方面的掩模缺陷检查装置包括关于光掩模内的掩模图形内多个地点的每个，按照上述地点上的缺陷对晶片的影响度决定的，在所述地点的缺陷检测灵敏度，制成表示所述光掩模上的缺陷对晶片影响度的影响度地图的地图制成部；以及按照所述影响度地图，检查所述多个地点上缺陷的检查部。
一种按照本发明一个方面的缺陷影响度地图制成方法包括就包括掩模图形的光掩模而言，关于所述掩模图形的多个地点的每个，取得按照所述地点上的缺陷对晶片的影响度决定的，在所述地点的缺陷检测灵敏度；以及按照对所述掩模图形的多个地点的每个取得的所述缺陷检测灵敏度，制成包括所述光掩模上的缺陷对晶片影响度的影响度地图。
一种按照本发明一个方面的光掩模评价方法包括利用检查光掩模上的缺陷时使用的缺陷检查信息，生成缺陷考虑图形数据，所述缺陷考虑图形数据是所述光掩模的设计图形数据中反映有关所述缺陷的信息；对所述缺陷考虑图形数据，算出关键区分布，而且，估计关于所述光掩模上的缺陷尺寸与关于该尺寸缺陷在所述光掩模上每单位面积个数之关系的缺陷密度分布；按照所述关键区分布和所述缺陷密度分布，取得有关所述光掩模上缺陷数的信息；以及按照有关所述光掩模上缺陷数的信息，评价所述光掩模。
一种按照本发明一个方面的计算机程序产品，配置为存储用于在计算机系统中执行的程序指令，使该计算机系统能够实行就包括掩模图形的光掩模而言，关于所述掩模图形的多个地点的每个，输入根据上述地点上缺陷对晶片影响度决定的，在所述地点的缺陷检测灵敏度；以及按照所述掩模数据中的所述检测灵敏度，检查所述多个地点上的缺陷。
一种按照本发明另一个方面的计算机程序产品，配置为存储用于在计算机系统中执行的程序指令，使该计算机系统能够实行就包括掩模图形的光掩模而言，关于所述掩模图形的多个地点的每个，取得根据上述地点上的缺陷对晶片影响度决定的，在所述地点的缺陷检测灵敏度；以及按照关于所述掩模图形的多个地点的每个取得的所述缺陷检测灵敏度，制成包括所述光掩模上的缺陷对晶片的影响度的缺陷影响度地图。
一种按照本发明另一个方面的计算机程序产品，配置为存储用于在计算机系统中执行的程序指令，使该计算机系统能够实行利用检查包括掩模图形的光掩模上缺陷时所用的缺陷检查信息，生成缺陷考虑图形数据，所述缺陷考虑图形数据是所述光掩模的设计图形数据中反映有关所述缺陷的信息；对所述缺陷考虑图形数据算出关键区分布，而且，估计关于所述光掩模上的缺陷尺寸与该尺寸缺陷在所述光掩模上每单位面积个数的关系的缺陷密度分布；按照所述关键区分布和所述缺陷密度分布，取得有关所述光掩模上缺陷数的信息；以及按照有关所述光掩模上缺陷数的信息，评价所述光掩模。


图1是用于说明第1实施例光掩模检查方法的基本看法俯视图；
图2表示光掩模的立体图；图3是用于说明指定分割点工序的俯视图；图4是用于说明对由相邻的上下二个分割点规定的各区域，准备变更布线线宽Δd的图形工序的图；图5表示有关边缘B-C的图形(Δd＝0、1、2、5[nm])光强度分布和曝光量变化率的关系图；图6表示研究边缘A-B、B-C的Δd与ΔI的关系结果图。
图7A-7B表示缺陷影响度地图的图；图8A-8B表示缺陷影响度表的图；图9A-9B表示利用缺陷影响度地图的比较电路中参照数据和检测数据的一个例图；图10表示利用缺陷影响度地图的比较电路中参照数据和检测数据的比较结果(级差)图；图11表示阈值的一个例图；图12是用于实施实施例的die-to-data base比较检查法的缺陷检查装置概略构成图；图13是用于实施实施例的die-to-die比较检查法的缺陷检查装置概略构成图；图14A-14B是用于说明关于由第2实施例的相邻二个分割点规定的各分段，取得允许线宽变动率的工序图；图15是用于说明把各分段的允许线宽变动率换算成曝光量变化率的工序图；图16表示对被检查区域内各分段的曝光量变化率的曲线图；图17A-17B表示缺陷影响度地图的图；图18A-18B表示利用缺陷影响度地图的比较电路中参照数据和检测数据的一个例图；图19表示利用缺陷影响度地图的比较电路中参照数据和检测数据的比较结果(级差)图；图20是用于说明第3实施例的计算机程序产品图；
图21是表示用于现有的die-to-die比较检查法的缺陷检查装置概略构成图；图22是表示用于现有的die-to-data base比较检查法的缺陷检查装置概略构成图；图23表示实施例的光掩模成品率预测方法的基本概念图；图24表示现有的晶片成品率预测方法的基本概念图；图25表示第4实施例的设计图形数据(GDS数据)图；图26A-26B表示对于图25的设计图形数据仅对掩模缺陷规格中黑缺陷、白缺陷分别进行重定尺寸的工序(顺序)图；图27A-27B表示按照图26A-26B的设计图形数据，对黑缺陷、白缺陷分别取得关键区的工序(顺序)图；图28典型地表示致命缺陷数、关键区和缺陷密度分布的关系图；图29表示第5实施例的设计图形数据(GDS数据)图；图30A-30G是基本单元上附加形状为正方形缺陷的图形俯视图；图31表示缺陷尺寸a＝50、100、150、200nm见方(正方)的图形图；图32表示算出无缺陷图形和图30A图形的光强度分布的例图；图33表示算出复制于光刻胶上的图30A图形(a＝100)的缺陷部分尺寸例图；图34表示缺陷尺寸与尺寸变动率的关系图；图35表示允许缺陷尺寸的计算结果图；图36表示对设计图形数据仅允许缺陷尺寸部分给黑缺陷、白缺陷分别进行重定尺寸的工序(顺序)图；图37A-37C是致命缺陷、关键区的概念图。
具体实施例方式
以下，边参照附图边说明本发明的实施例。
首先，说明有关本发明第1实施例的光掩模检查方法的基本看法。图1表示光掩模，图中，A表示存在线宽大的布线图形区域，B表示存在线宽小的布线图形区域。
这里，区域A和区域B内，存在同一大小、同一形状掩模缺陷(图未示出)的场合，区域B内掩模缺陷方面给予晶片的影响，即给予晶片上形成的光刻胶图形(复制图形)的影响很大。反过来说，区域A内掩模缺陷对复制图形的影响很小，有时可以忽略。
现有的光掩模检查方法和装置，是设计规则相同场合，检测灵敏度在全部图形内相同。为此，往往在区域A和区域B内检测掩模缺陷。即，往往区域A内的某处作为拟似缺陷被检测。
于是，本实施例中，对于掩模图形的多个地点的每个，根据该处的掩模缺陷的影响度，决定掩模缺陷的检测灵敏度。例如，设定区域A内图形的缺陷检测灵敏度低，区域B内图形的缺陷检测灵敏度高。
这样一来，考虑到掩模缺陷给予光刻胶图形的影响，通过进行掩模检查，减少区域A内检出的拟似缺陷。采用减少拟似缺陷的办法，缩短光掩模和半导体器件的制造期间。
另外，就是考虑掩模缺陷对器件工作的影响而不用考虑掩模缺陷对光刻胶图形的影响也没有关系。至于掩模缺陷对器件工作的影响，在第2实施例中说明。并且，就是同时考虑掩模缺陷对复制图形和器件工作的影响也无妨。
以下，详细说明本实施例的光掩模检查方法。
首先，准备如图2所示那样的半色调(half-tone)光掩模(KrF-HT掩模)。KrF-HT掩模具备由石英(Qz)构成的透明基板1和由设于透明基板1上，对KrF光曝光具有半透射性的膜(KrF-HT膜)构成的掩模图形。
图2中，2表示形成存储单元图形的区域(单元图形区)，3表示形成外围电路图形的区域(外围电路图形区)，4表示不构成器件图形的，透明基板1周围部分上的KrF-HT膜。
其次，如图3所示，对于与成为光掩模上检查对象的区域(被检查区域)内的图形对应的设计图形数据，用150nm节距指定分割点5。图3中，6和7分别表示设计图形的图形数据上，相当于透明基板1上的KrF-HT膜(遮光区)和透明基板1的露出表面(透明区)的地点。
就分割点5来说，对于设计图形数据，指定成为掩模描绘装置的描绘网格宽度或缺陷检查装置的检查网格宽度整数倍的地点。因此，变得容易进行分割点5的指定。
其次，如图4所示，对由相邻的上下二个分割点5(5A和5B、5B和5C、5D和5E、5E和5F、...)规定的各边缘(边缘A-B、边缘B-C、边缘D-E、边缘E-F、…)，准备变更布线线宽Δd＝±1、±2、±5[nm]的图形。图4中，关于由分割点5B、5C规定的边缘(边缘B-C)，表示变更布线线宽Δd＝1、2、5[nm]的图形PT1～PT3。对图4而言，虽然选择布线一方的边缘侧，但是选择双方边缘也没有关系。
对于由分割点5规定的全部边缘，变更布线线宽Δd也无妨，或者对一个边缘，变更布线线宽Δd也无妨。即，选择至少一方的一个边缘变更布线线宽Δd。基本上，选择更多的边缘的方式，提高检查精度。本实施例中，规定对全部边缘变更布线线宽Δd并进行说明。
并且，选定的边缘达不到互相光学的临近效应，或者其效应十分低，并且，这里，虽然在纵向指定分割点5，但是指定分割点5的方向是任意的。
接着，通过众所周知的曝光余量评价法，对管理图形(为管理相同设计规则的光掩模，使用的图形)的各边缘，取得使Δd＝0[nm](无缺陷图形)的图形曝光时需要的曝光量Ie。另外，取得与其对应的光强度阈值(Threshold)而不用曝光量Ie也无妨。
接着，对各边缘A-B、B-C、…，关于将Δd＝±1、±2、±5[nm]变更后的图形，在使用λ＝248nm、NA＝0.68、σ＝0.75、2/3环带照明的场合，算出晶片上光刻胶上形成的光强度分布。为了根据算出的光强度分布，在光刻胶上如希望的一样将上述各图形曝光，形成规定尺寸的光刻胶图形，算出需要的曝光量Iij。进而，获得曝光量Iij对曝光量Ie的变化量(曝光量变化率)ΔIij(＝(Iij-Ie)/Ie)。图5中，表示有关边缘B-C的图形(Δd＝0、1、2、5[nm]的光强度分布和曝光量变化率。
这里ΔIij中的i表示与各边缘(边缘A-B、边缘B-C、边缘D-E、边缘E-F、…)对应的指标，这里，使边缘A-B为i＝1，边缘B-C为i＝2、边缘D-E使i＝3、边缘E-F使i＝4，按阿拉伯字母顺序升序分配数字。
并且，j表示与掩模上对各边缘的布线线宽Δd对应的指标，这里，使Δd＝1nm为j＝1、Δd＝2nm为j＝2、Δd＝5nm为j＝5，分配线宽变动量[nm]的数值。
曝光量变化率ΔIij可取得正负任何一方的值，曝光量比曝光量Ie下降的场合为负，上升的场合为正。另外，指标i、j不是特别需要的场合，以下简单地表记为ΔI。
本实施例中，尺寸管理图形与该图形尺寸无关，因掩模缺陷引起的复制图形(光刻胶图形)的允许尺寸变动率，一律确定为8％。允许尺寸变动率，由100×(复制图形的尺寸变动量)/(复制图形的设计尺寸)给出。
允许尺寸变动率有可能随图形尺寸而异，但这里为简单，采用经验上认为是有效的8％这个值。就是各种尺寸分别确定允许尺寸变动率也无妨。
研究与允许尺寸变动率8％对应的尺寸管理图形的曝光量变化率Δic时，ΔIc＝-0.06，进而，与ΔIc＝-0.06对应的Δd为2.7nm。
于是，与ΔIij＝-0.06对应的Δd比2.7nm还大的图形，掩模缺陷给复制图形的影响比尺寸管理图形要小，Δd不足2.7nm的图形，则变成掩模缺陷给复制图形的影响比尺寸管理图形还要大。
因此，与ΔIij＝-0.06对应的Δd比2.7nm还大的图形的场合，用检查装置应检查掩模缺陷的尺寸，就是大于对尺寸管理图形确定的最小检测缺陷尺寸也无妨。但是，Δd比2.7nm还小的图形的场合，用检查装置应检查掩模缺陷的尺寸，就需要小于最小检测缺陷尺寸。Δd等于2.7nm的图形的场合，用检查装置应检查掩模缺陷的尺寸，就是与最小检测缺陷尺寸相同也无妨。
图6中，表示研究边缘A-B、边缘B-C的Δd与ΔI的关系结果。由图6可知，与曝光量变化率ΔI＝-0.06对应的Δd，在边缘A-B为2.5nm，在边缘B-C为3.2nm，边缘A-B上的掩模缺陷给复制图形的影响度很大，边缘B-C上的掩模缺陷给复制图形的影响度小。这意味着，边缘B-C检查时的检测灵敏度即使低于边缘A-B检查时的检测灵敏度，也能确保需要的检测灵敏度。因此，防止用需要以上的严格检测灵敏度检查边缘B-C，防止检出拟似缺陷。
接着，对光掩模上应检查区域(被检查区域)的各分割区，算出上述Δd。利用被检查区域内的图形位置与Δd的关系，对于被检查区域上的各分割区，取得表示掩模缺陷对晶片影响度的指标(检测灵敏度K～N)。按照在该各分割区的指标(检测灵敏度K～N)，如图7A-7B所示，制作包括指标(检测灵敏度K～N)的缺陷影响度地图。缺陷影响度地图，如图8A-8B所示，就是被检查区域上的各分割区和检测灵敏度K～N对应附加而构成的表形方式也无妨。
另外，关于与边缘以外部分对应的分割区，例如，关于横向方向(X坐标)，采用与最近边缘相同指标。到左侧边缘的距离与到右侧边缘的距离相同，而且在左右边缘指标不同的场合，可采用两者之一方。
并且，把Δd＝2.7作为界线，变更黑缺陷的检测灵敏度。具体点说，对Δd≤2.7nm的图形，检测130nm见方以上的缺陷作为黑缺陷，对Δd＞2.7nm的图形，检测180nm见方以上的缺陷作为黑缺陷。
另一方面，把Δd＝3.5作为界线，变更白缺陷的检测灵敏度。具体点说，对Δd≤3.5nm的图形，检测180nm见方以上的缺陷作为白缺陷，对Δd＞3.5nm的图形，检测220nm见方以上的缺陷作为白缺陷。
之所以黑缺陷和白缺陷作为基准的Δd不同，是因为黑缺陷和白缺陷给复制图形的影响度不同缘故。
检测灵敏度K～N是组合获得4种上述黑缺陷和白缺陷的检测灵敏度。具体点说，获得(黑、白)＝K(130、180)，L(130、220)，M(180、180)，N(180、220)nm见方。
接着，参照被检查区域上的各分割区与检测灵敏度K～N的关系，按照检测灵敏度K～N的任一种检测灵敏度检查各分割区，检测光掩模上缺陷的有无。
利用上述检测灵敏度的光掩模检测，例如通过die-to-data base比较检查来进行。即，利用比较电路，比较检测数据和参照数据，检出其级差为规定值(阈值)以上的作为缺陷。比较电路是，例如，由微分电路构成。上述阈值要这样决定，基本上，检测灵敏度K～N越低，越使阈值提高。因此，就可能减少作为拟似缺陷检出的掩模缺陷。
图9A-9B中，表示利用本实施例的缺陷影响度地图的比较电路中参照数据和检测数据的一例。这就是有关图8A-8B中所示的区域。
参照数据，如图9A所示，各分割区图形数据的光强度是由多值化展开的数据(256灰度等级)构成。实际使用的参照数据，有时也考虑到与掩模工艺相适应的圆角处理和重定尺寸处理的数据。另一方面，检测数据，如图9B所示，是由实际从光掩模的检查光得到的各分割区光强度的实测值(256灰度等级)构成。
图10中，表示利用本实施例缺陷影响度地图的比较电路中参照数据与检测数据的比较结果(级差)。这是关于图8A-8B中所示的区域。并且，图11，表示阈值的一例。阈值是对应于黑缺陷阈值和对应于白缺陷阈值的平均值。
如图10所示，判断图8所示区域的检测数据与参照数据的级差是否超过阈值。将判断为上述级差超过阈值的分割区识别为缺陷。图10的场合，识别为不是缺陷。
图12中，表示用于实施本实施例die-to-data base比较检查的缺陷检查装置概略构成图。另外，对与图22的现有缺陷检查装置对应的部分附加与图22同样的符号，省略详细说明。
与图22的现有缺陷检查装置不同点在于，具备输入检测灵敏度信息101包括光掩模上的各区域坐标和检测灵敏度(K～N)信息的地图制成部102。
如以上说过一样，按照本实施例，由于考虑掩模缺陷给复制图形的影响，能够防止检出拟似缺陷。因此，现在已经实现缩短光掩模或半导体器件的制造期间，进而也降低成本。并且，以高灵敏度检出对复制图形影响大的掩模缺陷。这也关系到缩短制造期间和降低成本。进而，取得检查结果后，就不需要区别没有给复制图形带来影响的掩模缺陷和带来影响的掩模缺陷。并且这也关系到缩短制造期间和降低成本。
另外，本实施例中，虽然说明KrF曝光中使用半色调光掩模的场合，但是本发明也可以应用于ArF曝光、F2曝光、EUV曝光等其它光曝光中使用的半色调掩模，进而，也可以应用于除半色调掩模以外的掩模，例如Leavenson掩模、COG掩模等，进而还有，也可以应用于EB步进机、X射线等非光学系统曝光中使用的掩模。
并且，本实施例中，虽然说明采用die-to-data base比较检查法的场合，但是用坐标方式输入缺陷影响度地图，采用利用该信息进行的die-to-die比较检查法等其它的比较检查方法也无妨。
图13中，表示用于实施die-to-die比较检查法的缺陷检查装置概略构成。另外，给与图21和图12的缺陷检查装置对应的部分，与图21和图12同样的符号，并省略详细的说明。
并且，本实施例虽然说明变动光掩模上的线宽变动量Δd，利用所得的曝光量变化率ΔIij研究掩模缺陷对晶片影响度，按照该晶片影响度，确定检测灵敏度(阈值)的场合，但就是利用研究其它掩模缺陷对晶片影响度的办法确定检测灵敏度也无妨。
例如，对光掩模上的全体掩模图形，变动线宽变动量Δd，利用复制于所得晶片上光刻胶的图形(光刻胶图形)的尺寸变动率，研究掩模缺陷对晶片影响度，按照该晶片影响度确定检测灵敏度也无妨。
就其它方法来说，可以举出应用特开2000-098584号上公开的方法。即，变动整个图形的线宽，利用对所得光刻胶图形各地点的曝光量变化率，研究掩模缺陷对晶片影响度，按照该晶片影响度求出检测灵敏度也无妨。
并且，本实施例中，分割整个图形的各地点，制成缺陷影响度地图，按照缺陷影响度地图进行检查，然而把图形分割成包括与设计规则同等尺寸图形的单元部分，和包括大于单元部分内图形尺寸的图形的外围电路部分的2种，在单元部分和外围电路部分，定义2种缺陷影响度地图(制成广义的缺陷影响度地图)进行检查也无妨。
(第2实施例)本实施例与第1实施例不同点是，利用掩模缺陷对器件工作的影响度，制成缺陷影响度地图。
首先，与第1实施例同样，准备与图2所示的KrF-HT掩模，接着，如图3所示按150nm节距指定分割点5。
其次，如图14A-14B所示，对于由相邻二个分割点5规定的各分段(分段A-D、分段B-E、分段C-F、…)，对应于对器件工作影响有无的边界，取得复制到晶片上的光刻胶上的光掩模图形(晶片图形)的线宽变动率(允许线宽变动率)。
允许线宽变动率，由100×(对器件工作发生影响开始的晶片图形线宽变动量)/(晶片图形的设计尺寸)给出。所谓器件工作，例如，给栅极关断时的漏电流、能否正确写入读出等器件工作带来影响的一般应该检查的器件各工作。
其次，变动分段A-D、分段B-E等各分段尺寸，可以认为与边缘A-B、边缘B-C等上变更布线线宽Δd对应。而且，如图15所示，在各分段的允许线宽变动率，例如利用模拟和实验结果，换算成曝光量变化率ΔI。曝光量变化率ΔI是与第1实施例同样定义的。并且，就是变换为对应于曝光量变化率ΔI的光强度变化率也无妨。
本实施例中，也与第1实施例同样，尺寸管理图形的允许尺寸变动率是8％，对应于该允许尺寸变动率的曝光量变化率ΔI是0.06，进而，与该ΔI对应的Δd是2.7nm。
与图15边缘A-B的ΔI相当的Δd，由图6可见大于2.7nm。同样，与图15边缘B-C的ΔI相当的Δd，也大于2.7nm。
所以，对应于分段A-D、B-E的地点，掩模缺陷对器件工作的影响比尺寸管理图形的影响要小，因而应该用检查装置检查的掩模缺陷尺寸，对尺寸管理图形大于确定的最小检测缺陷尺寸也无妨。
相反，相当于ΔI的Δd为2.7nm以下的地点，变为掩模缺陷对器件工作的影响比尺寸管理图形的影响还大，因而应该用检查装置检查的掩模缺陷尺寸，需要小于最小检测缺陷尺寸。
接着，求出被检查区域内各分段的允许线宽变动率与曝光量变化率ΔI，如图16所示，允许线宽变动率与曝光量变化率ΔI的关系，用内插法归纳成曲线(表也无妨)，对被检查区域上各分割区，取得表示掩模缺陷对晶片影响度的指标(这里是检测灵敏度K～N)。按照该各分割区的指标(检测灵敏度K～N)，如图17A-17B所示，形成包括指标(检测灵敏度K～N)的缺陷影响度地图。缺陷影响度地图，就是由对应带有被检查区域上的各分割区和检测灵敏度K～N组成的表格形式也无妨。
另外，至于与除分段以外部分对应的分割区，例如，关于纵向(Y坐标)采用与最近的分段相同指标。至上方分段的距离和至下方分段的距离相同，而且上下分段上指标不同的场合，可采用任一方的指标。并且，对于纵向(Y坐标)的位置相同，横向(X坐标)不同的统一分段上的分割区，采用相同指标。
并且，把Δd＝2.7作为界线，变更黑缺陷的检测灵敏度。具体点说，对于Δd≤2.7nm的图形，检测130nm见方以上的缺陷作为黑缺陷，对于Δd＞2.7nm的图形，检测180nm见方以上的缺陷作为黑缺陷。另一方面，把Δd＝3.5作为界线，变更白缺陷的检测。具体点说，对于Δd≤3.5nm的图形，检测180nm见方以上的缺陷作为白缺陷，对于Δd＞3.5nm的图形，检测220nm见方以上的缺陷作为白缺陷。
检测灵敏度K～N是组合获得4种上述黑缺陷和白缺陷的检测灵敏度。具体点说，获得(黑、白)＝K(130、180)，L(130、220)，M(180、180)，N(180、220)nm见方。
接着，与第1实施例同样，在被检查区域上的各分割区，按照检测灵敏度K～N内任一种检测灵敏度进行缺陷有无的检查。该检查例如也与第1实施例同样，使用die-to-data base比较检查法和装置或者die-to-die比较检查法和装置来进行。
图18A-18B中表示与图9A-9B的多值展开数据和检测数据对应的图，和图19中表示与图10的参照数据与检测数据的比较结果对应的图。阈值是与图11所示阈值相同的。由图19可知，本实施例的场合，在第1实施例没有检出缺陷的地点，检出缺陷。
如以上说过一样，按照本实施例，由于考虑到掩模缺陷对器件工作的影响，防止了拟似缺陷的检出。因此，现在已经实现缩短光掩模或半导体器件的制造期间，进而也降低成本。并且，因为不检测对器件工作影响小的地点的缺陷作为缺陷，也就无须在修正工序修改对器件工作没有影响的不需要修改的缺陷。这也关系到缩短制造期间和降低成本。本实施例中，也可能有第1实施例中说过的各种变形例。
另外，上述实施例中，作为掩模缺陷对晶片的影响度，利用对复制图形的影响度或对器件工作的影响度，说明了制成缺陷影响度地图的情况，然而利用掩模缺陷对器件成品率的影响度，制作缺陷影响度地图也无妨。这时，例如，研究与规定的允许器件成品率对应的尺寸管理图形的曝光量变化率ΔIc和与其对应的Δd，制作缺陷影响度地图。
并且，上述实施例的检查方法或缺陷影响度地图的制作方法，也可以作为记录用于计算机执行程序的计算机产品实施。上述计算机程序产品，例如是CD-ROM、DVD等盘片(第3实施例)。
具体点说，如图20所示，将盘片21配置为用于存储在计算机系统中执行的程序指令，使计算机系统22能够实行就包括掩模图形的光掩模而言，关于所述掩模图形的多个地点的每个，输入根据上述地点上的缺陷对晶片的影响度决定的所述地点的缺陷检测灵敏度；以及按照所述掩模数据中的所述检测灵敏度，检查所述多个地点上的缺陷。进而，将上述检查方法的各种具体的工序作为顺序执行也无妨。
另一个方面，缺陷影响度地图的场合，将盘片21配置为用于存储在计算机系统中执行的程序指令，使计算机系统22能够实行就包括掩模图形的光掩模而言，关于所述掩模图形的多个地点的每个，取得根据上述地点上的缺陷对晶片的影响度决定的所述地点的缺陷检测灵敏度和分别取得关于所述掩模图形的多个地点的每个，按照所述缺陷的检测灵敏度，制成包括所述光掩模上的缺陷对晶片影响度的缺陷影响度地图。进而，将上述地图制成方法的各种具体的工序作为顺序实行也无妨。
图23中，表示本发明实施例的光掩模成品率预测方法基本概念。并且，为了比较，在图24中，表示现有技术方面说过的晶片成品率预测方法基本概念。另外，对于图24，给与图23对应的部分添加与图23同样的符号。
首先，由CAD数据中的光掩模设计图形数据和检查光掩模上缺陷时使用的缺陷检查信息(掩模缺陷信息)，制成把掩模缺陷信息反映在设计图形数据上的数据(缺陷考虑图形数据)，而且，按照该数据，对各尺寸(半径R)的黑缺陷和白缺陷，各自分别算出关键区Ac(R)(步骤S1)。
作为掩模缺陷信息，可以举出例如，掩模缺陷规格，掩模缺陷对晶片上的复制图形或器件造成的影响度。
并且，步骤S1前后或同时，按照黑缺陷数据和白缺陷数据，对黑缺陷和白缺陷，各自分别估计对光掩模上缺陷尺寸的缺陷密度分布D(R)(步骤S2)。
其次，采用累计黑缺陷关键区和黑缺陷密度分布的办法，算出黑缺陷的致命缺陷数λo，采用累计白缺陷关键区和白缺陷密度分布的办法，算出白缺陷的致命缺陷数λc(步骤S3)，进而通过把致命缺陷数λo和致命缺陷数λc相加，算出总计致命缺陷数λ。
其次，采用把致命缺陷数λ应用到Yield＝exp(-λ)式中，进行成品率计算的办法，预测光掩模成品率(步骤S4)。可以预测Yield值越大，成品率越高。
这样，考虑到掩模缺陷信息，同时通过对黑缺陷和白缺陷各自分别进行关键区分析，实现实用性的光掩模的成品率预测方法。
进而，也可以利用Yield值，进行成品率之外的评价。例如，在缺陷修改工序要求的成本，或光掩模的制作期间也可以进行评价。即，Yield值小的光掩模，为作为合格品出厂，在缺陷的修改工序要花成本，就能够评价。并且，Yield值小的光掩模，为作为合格品出厂，在缺陷的修改工序花时间，而且光掩模的制作期间变长，能够评价。
(第4实施例)本实施例光掩模的成品率预测方法，就是把关键区分析应用于光掩模成品率预测的时候，对作为一种掩模缺陷信息的掩模缺陷规格，即对各设计规则分别确定的光掩模上，利用要检测的缺陷尺寸(这里，各设计规则各一种)，而且，关于黑缺陷和白缺陷分别计算关键区等。
首先，如图25所示，准备电路布局的设计图形数据(GDS数据)1。在CAD数据中包括着设计图形数据1。为各设计规则的每一种准备掩模缺陷规则，本实施例中，就使用的0.175μm规则器件来说，对于黑缺陷和白缺陷，一律分别确定为150nm见方、160nm见方。小于它们的掩模缺陷，不用检查装置检测。因此，成为可减少光掩模上检出拟似缺陷数。所谓拟似缺陷，是本来不看作光掩模缺陷的这种地点，但当作掩模缺陷检出的缺陷。
其次，如图26A-26B所示，按照掩模缺陷规格，校正(变形)设计图形数据1。即，对设计图形数据1存在黑缺陷的布线，仅加粗两端边缘分别相当于掩模缺陷规格ΔL＝150nm见方的部分，另一方面，存在白缺陷的布线，仅变细两端边缘分别相当于掩模缺陷规格ΔL＝160nm见方的部分。这样，本实施例中，对于设计图形数据1，进行分别对黑缺陷和白缺陷考虑掩模缺陷规格的重定尺寸。存在黑缺陷和白缺陷的布线仅加粗相当于ΔL＝150nm见方的部分，或者仅变细相当于ΔL＝160nm见方的部分。
以下，考虑到黑缺陷和白缺陷的掩模缺陷规格，把重定尺寸后的设计图形数据1分别叫做黑缺陷考虑图形数据和白缺陷考虑图形数据。
接着，如图27A-27B所示，对于黑缺陷考虑图形数据和白缺陷考虑图形数据，用几何法，求出光掩模上相当于半径R＝0、50、75、100、125、150、175、200、225、250、275、300nm见方大小的黑缺陷和白缺陷的关键区。至于半径R＝0、50、...300nm见方以外的缺陷尺寸的关键区，例如用内插法来求出。这样一来求得关键区分布(以下，标记为关键区Ac(R))。
本实施例的关键区分布是关于光掩模的分布。因此，变为有关由缺陷考虑图形数据(黑缺陷考虑图形数据和白缺陷考虑图形数据)规定的图形上虚拟设置缺陷(黑缺陷、白缺陷)场合的上述图形上缺陷(黑缺陷、白缺陷)的尺寸与该尺寸缺陷(黑缺陷、白缺陷)的中心存在场合的上述图形上发生不良的区域最小面积之间关系的分布。
关于黑缺陷的关键区，用与图37A-37C所示的现有关键区同样办法算出，关于白缺陷的关键区，采用把图37A-37C的布线(line)和异物置换成间隔的办法，与现有的关键区同样算出来。
接着，按照从前一世代的缺陷修改工序数据库获得的光掩模上的缺陷尺寸和有关各尺寸缺陷在光掩模上每单位面积的个数的数据(黑缺陷数据、白缺陷数据)，对黑缺陷和白缺陷，各自分别取得该光掩模上每单位面积缺陷数对光掩模上缺陷尺寸的缺陷密度分布D(R)。
另外，要是当前世代的缺陷修改工序数据库而不用前一世代的缺陷修改工序数据库，就使用它也无妨。进而，就是并用前一世代和当前世代的缺陷修改工序数据库也无妨。
接着，利用与黑缺陷、白缺陷对应的各Ac(R)和D(R)，按照以下的定义，对黑缺陷、白缺陷分别通过计算，求出认为对晶片带来影响的掩模缺陷数(致命(killer)缺陷数)。
致命缺陷数＝∫Ac(R)D(R)dR这里的致命缺陷数是认为晶片上发生缺陷的光掩模上缺陷数。
图28中，典型地表示致命缺陷数、关键区Ac(R)、缺陷密度D(R)的关系。
接着，按照前一世代的缺陷修改工序数据库，对黑缺陷和白缺陷，分别取得关于缺陷应修改缺陷能不能有哪种程度修改的信息。这时，利用当前世代缺陷修改工序数据库而不用前一世代缺陷修改工序的数据库也无妨，或者利用前一世代和当前世代的缺陷修改工序数据库也无妨。对黑缺陷和白缺陷，分别算出可修改的致命缺陷数对成为修改对象的致命缺陷数之比，进而，获得黑缺陷、白缺陷各自的可修改函数。该函数是以缺陷尺寸为变量的可修改致命缺陷数的函数。
接着，按照上述黑缺陷、白缺陷各自的可修改函数和上述黑缺陷、白缺陷的致命缺陷数，算出考虑到黑缺陷可能不可能修改的致命缺陷数λo和考虑到白缺陷可能不可能修改的致命缺陷数λc，再用下式算出全部缺陷考虑能不能修改的致命缺陷数λ。
λ＝λo+λc进而，掩模成品率用以下表达式来预测。
Yield＝exp(-λ)可以预测，该值越大，例如，Yield＝80的场合，成品率越容易提高。另一方面，可以预料Yield＝60的场合，与Yield＝80的场合比较，一般地说成品率将降低。但是，即使Yield＝60的场合，可以预料，要是给缺陷修复工序增加时间和成本，也就能够提高成品率。
而且，Yield＝80的场合，光掩模的制造跟Yield＝60的场合比容易，可降低光掩模的制造成本，相反，Yield＝60的场合，光掩模的制造跟Yield＝80的场合比较困难，意味着光掩模的制造成本将增加。即，可以预料，Yield值大会降低光掩模的制造成本。
这样按照本实施例，考虑到掩模缺陷规格，进而采用对黑缺陷和白缺陷各自分别进行关键区分析的办法，能够实现实用性的光掩模成品率预测方法，作为其结果，现在已经可以在光掩模的设计阶段，事先预测光掩模的设定价格或变更设计。
另外，本实施例中，就掩模缺陷信息来说，虽然利用决定于每种设计规则的掩模缺陷规格，但是利用由光掩模用户提示的缺陷尺寸也无妨。这时，设计规则即使同样，有时也提示构成晶片上器件的各个层上不同的缺陷尺寸。
(第5实施例)本实施例与第4实施例不同点是，作为掩模缺陷信息，利用光掩模上的缺陷(掩模缺陷)对晶片的影响度。就掩模缺陷对晶片的影响度来说，例如，有给复制于晶片上的图形(复制图形)带来影响度(光刻的观点)，或给形成于晶片上的器件特性(器件特性)造成的影响度(器件的观点)。以下，对掩模缺陷对晶片的影响而言，就利用对晶片上复制图形的影响度一例，详细说明本实施例。
首先，如图29所示，准备设计图形数据(GDS数据)11。图中，用虚线包围的区域表示基本单元12。CAD数据中包括设计图形数据11。
其次，如图30A-30G所示，基本单元12上准备形状附加正方形的缺陷D1～D7的七种图形。缺陷D1～D4表示黑缺陷，缺陷D5～D7表示白缺陷。
存在缺陷D1～D7的设计图形数据上的地点(缺陷部分)，在与这些地点对应的光掩模上存在掩模缺陷的场合，使其变成为互相对复制图形的影响不同的地点。
另外，为了省去用于确认对复制图形的影响是互相不同的地点的工作，简单地，选择多个图形颜色不同地点也无妨。原因是，一般，如图形的颜色不同，对复制图形的影响就不同的缘故。
接着，如图31所示，准备缺陷D1一边的尺寸(缺陷尺寸)a为50、100、150、200nm见方的图形，进而，同样准备缺陷D2～D7的缺陷尺寸a为50、100、150、200nm见方的图形。
接着，对于图30A-30G的七种图形，分别算出设为a＝50、100、150、200nm见方的图形和对于没有配置缺陷的基本单元(无缺陷图形)，采用λ＝248nm、NA＝0.68、σ＝0.75、2/3环带照明的场合形成于晶片上光刻胶的光强度分布。
接着，利用有关无缺陷图形的光强度分布，通过计算取得曝光无缺陷图形时需要的曝光量(阈值)Ie。进而，对于图30A-30G的七种图形，分别用曝光量Ie使设为a＝50、100、150、200nm见方的图形曝光的场合，从上述算出的光强度分布，取得复制于晶片上光刻胶的缺陷部分尺寸CDdef。
图32中，表示算出无缺陷图形(a＝0)和图8A的图形(a＝100)的光强度分布例。图32的下侧表示借助于通过由图32的上侧横向延伸的点线所示地点的曝光光，在晶片上的光刻胶上形成的光强度分布。并且，图32的下侧X＝0.22～0.44范围的光强度分布是在图32上侧的中心线C之间的光强度分布。
图33中，表示算出复制在光刻胶上的图30A的图形(a＝100)缺陷部分尺寸CDdef例。光强度＝Ie’(相当于曝光量Ie的光强度)与图30A的图形(a＝100)光强度分布的二个交点之间距离是CDdef。并且，复制于光刻胶上的图30A的图形(a＝0)缺陷部分，即无缺陷部分的尺寸CDnon是光强度＝Ie’与图30A的图形(a＝0)光强度分布的二个交点之间距离。
接着，算出上述算出的缺陷部分复制图形尺寸CDdef与无缺陷部分的复制图形尺寸CDnon之差(CDdef-CDmpm)。该算出之差除以无缺陷部分图形尺寸CDnon，乘上100定义为尺寸变动率。也就是，尺寸变动率＝{(CDdef-CDnon)/CDnon}×100。图34中，表示有关缺陷D1～D7的缺陷尺寸a与尺寸变动率的关系。
接着，从图34，可以对各缺陷D1～D7，算出与晶片上形成的复制图形(光刻胶图形)的允许尺寸变动率对应的缺陷尺寸(允许缺陷尺寸)。
图35中，表示缺陷D1～D7的允许缺陷尺寸算出结果。本实施例中，设定复制图形(光刻胶图形)的允许尺寸变动率为±10％。允许尺寸变动率，由100×(复制图形的尺寸变动率)/(复制图形的设计尺寸)给出。上述算出的缺陷尺寸是光掩模上的允许缺陷尺寸。与该允许缺陷尺寸对应的区域上的掩模缺陷不需要用检查装置检测。原因是，上述掩模缺陷没有对晶片带来影响。这样，由于不需要检测与允许缺陷尺寸对应的区域上掩模缺陷，就会减少拟似缺陷的检测数。
接着，如图36所示，分别对于缺陷D1～D7配置的七种场所，仅上述算出的各允许缺陷尺寸部分(相当于第1实施例的ΔL)，对于设计图形数据(GDS数据)给黑缺陷和白缺陷各自进行重定尺寸。
以下，考虑到黑缺陷和白缺陷的允许缺陷尺寸，与第4实施例同样，把重定尺寸后的设计图形数据11分别叫做黑缺陷考虑图形数据和白缺陷考虑图形数据。
接着，与第4实施例的图27A-27B同样，对于黑缺陷考虑图形数据和白缺陷考虑图形数据，通过用几何法，求出光掩模上相当于半径R＝0、50、75、100、125、150、175、200、225、250、275、300nm见方尺寸的黑缺陷和白缺陷的关键区，取得关键区Ac(R)。
这样，对于黑缺陷考虑图形数据和白缺陷考虑图形数据取得的关键区(本实施例)，比对基于掩模缺陷给予晶片影响度的不做重定尺寸校正的设计图形数据11取得的关键区还要小。
这意味着，即便是比较例中认定为不合格的光掩模，对本实施例的方法有时也认定为合格品。即，通过利用反映设计图形数据中掩模缺陷给予晶片的影响度信息的数据，减少把合格品认定为不合格的这种错误，作为其结果，现在已经能够减少把光掩模的成品率预测弄错成低的可能性。
接着，与第1实施例同样，按照关于光掩模上的缺陷尺寸和各尺寸缺陷在光掩模上每单位面积个数的数据(黑缺陷数据、白缺陷数据)，对于上述黑缺陷和上述白缺陷，各自分别取得缺陷密度分布D(R)。
接着，利用与黑缺陷、白缺陷对应的各Ac(R)和D(R)，按照以下的定义，各自对黑缺陷和白缺陷，通过计算，求出认为对晶片造成影响的致命缺陷数。
致命缺陷数＝∫Ac(R)D(R)dR这里的致命缺陷数是认为给复制图形尺寸造成影响的掩模缺陷数。
接着，与第4实施例同样，对黑缺陷和白缺陷，分别取得缺陷应修改缺陷中能不能哪种程度修改的信息，对黑缺陷和白缺陷，分别算出可修改的致命缺陷数对成为修改对象的致命缺陷数之比，再获得黑缺陷、白缺陷各自的可修改函数。
接着，按照上述黑缺陷、白缺陷各自的可修改函数和上述黑缺陷、白缺陷的致命缺陷数，算出考虑黑缺陷可能不可能修改的致命缺陷数λo和考虑白缺陷可能不可能修改的致命缺陷数λc，再用下式算出全部缺陷考虑能不能修改的致命缺陷数λ。
λ＝λo+λc进而，掩模成品率用以下表达式来预测。
Yield＝exp(-λ)可以预测，该值越大，例如，Yield＝80的场合，成品率越容易提高。另一方面，可以预料Yield＝60的场合，与Yield＝80的场合比较，一般地说成品率将降低。但是，即使是Yield＝60的场合，可以预料，要是给缺陷修复工序增加时间和成本，也就能够提高成品率。
而且，Yield＝80的场合，光掩模的制造跟Yield＝60的场合比较容易，会降低光掩模的制造成本，相反，Yield＝60的场合，光掩模的制造跟Yield＝80的场合比较困难，意味着光掩模的制造成本将会增加。即，可以预料，Yield值越大，可降低光掩模的制造成本。
这样按照本实施例，考虑到掩模缺陷给予晶片上形成的复制图形的影响度，进而采用对黑缺陷和白缺陷各自分别进行关键区分析的办法，能够实现实用性的光掩模成品率预测方法，作为其结果，现在已经可以在光掩模的设计阶段，事先预测光掩模的设定价格或变更设计。
另外，将第4实施例与第5实施例比较时，很清楚，第5实施例的光掩模成品率预测方法是高精度的。就其理由来说，第4实施例中，一律加粗或弄细设计图形数据的图形宽度，然而第5实施例中，提出各个场所变更设计图形数据的图形宽度。换句话说，第2实施例中使用的掩模缺陷信息，可以说是比第1实施例中使用的掩模缺陷信息还有效的信息。
另外，本实施例中，考虑到掩模缺陷对晶片上复制图形的影响度，但就是考虑到对晶片上形成的器件工作(特性)的影响也没有关系。所谓器件工作(特性)，一般地说是关于应该检查器件的工作(特性)。就关于上述器件的工作(特性)而言，例如，栅极关断时的漏电流、或是否正确写入读出来等。
并且，上述实施例的光掩模评价方法，与第3实施例同样，也可以实施作为记录用于计算机执行程序的计算机程序产品。上述计算机程序产品，例如是CD-ROM、DVD等盘片。
具体点说，如图20所示，关于将盘片21配置为用于存储在计算机系统中执行的程序指令，使计算机系统22能够实行利用检查光掩模上缺陷时使用的缺陷检查信息，生成缺陷考虑图形数据，上述缺陷考虑图形数据是反映上述光掩模的设计图形数据中关于上述缺陷的信息；对于上述缺陷考虑图形数据算出关键区分布，而且，估计有关上述光掩模上的缺陷尺寸与该尺寸缺陷在上述光掩模上每单位面积的个数之间关系的缺陷密度分布；按照上述关键区分布和上述缺陷密度分布，取得有关上述光掩模上缺陷数的信息；以及按照有关上述光掩模上缺陷数的信息，评价上述光掩模。进而，将上述评价方法的各种具体工序作为顺序执行也无妨。
并且，用上述实施例的光掩模评价方法，算出关键区的时候，从设计数据只把允许缺陷量的重定尺寸应用于单元部分，但不是仅限定于单元部分，而且也可以在含有外围电路部分的区域进行重定尺寸。
进而，算出允许缺陷尺寸的时候，虽然给图形数据配置形状为正方形的缺陷进行光刻模拟，但是也可以只给从设计数据来的允许缺陷尺寸量(对应于各场所的缺陷检查等级)进行重定尺寸。
进而，算出关键区的时候，虽然利用缺陷，但是利用光掩模上的尺寸误差(CD误差)也能进行同样的计算。并且，虽然用几何法进行关键区的计算，但是用蒙特卡罗法进行也没有关系。
并且，为了预测光掩模的成品率，虽然使用Yield＝exp(-λ)式，但是利用其它式(方式)进行成品率预测也没有关系。
并且，就成为对象的光掩模来说，可以举出例如，用于KrF曝光、ArF曝光、F2曝光、EUV曝光等光曝光的半色调掩模、除半色调掩模以外的掩模，例如Leavenson掩模、COG掩模等，或者使用于EB步进机、X射线等非光学系统曝光的掩模。
并且，本实施例中，设计图形数据的形式是GDS，然而就是其它形式也没有关系。
另外的优点和改进，对本领域普通技术人员将是显而易见。因此，本发明概括起来说并不限于这里表示和描述的具体细节和表现的各实施例。所以，应该能够作各种各样的修改而不脱离由附属技术方案及其等同物所限定的本发明总构思的精神或范围内。
权利要求
1.一种掩模缺陷检查方法，包括对于包括掩模图形的光掩模，关于所述掩模图形的多个地点的每个，准备根据上述地点上的缺陷对晶片的影响度所决定的，在所述地点的缺陷检测灵敏度；以及按照所述检测灵敏度，检查所述多个地点上的缺陷。
2.按照权利要求1所述的掩模缺陷检查方法，其特征是所述缺陷对晶片的影响度是对所述晶片上形成的复制图形尺寸的影响度。
3.按照权利要求1所述的掩模缺陷检查方法，其特征是所述掩模图形包括构成器件的图形，所述缺陷对晶片的影响度是对所述晶片上形成的所述器件特性的影响度。
4.按照权利要求1所述的掩模缺陷检查方法，其特征是准备所述检测灵敏度包括准备用于管理所述光掩模的管理图形，和为了把在所述晶片上形成的，与所述管理图形对应的复制图形制成规定的尺寸而需要的第1曝光量；对所述掩模图形的所述多个地点的每个，变更所述地点的宽度，取得为了将在与变更了所述晶片上形成的所述宽度的地点对应的复制图形制成规定的尺寸所需要的第2曝光量，对所述掩模图形的所述多个地点的每个，计算所述第2曝光量对所述第1曝光量的变化率；对所述掩模图形的所述多个地点的每个，按照所述第2曝光量对所述第1曝光量的变化率，取得所述地点上的缺陷对所述晶片的影响度；对所述掩模图形的所述多个地点的每个，按照所述地点上的缺陷对所述晶片的影响度，取得在所述地点的缺陷检测灵敏度；以及对所述掩模图形的所述多个地点的每个，按照取得的所述检测灵敏度，制成所述光掩模上的缺陷对所述晶片的影响度地图。
5.按照权利要求1所述的掩模缺陷检查方法，其特征是所述掩模图形包括构成器件的图形，以及准备所述检测灵敏度包括准备用于管理所述光掩模的管理图形，和为了把在所述晶片上形成的，与所述管理图形对应的复制图形制成规定的尺寸而需要的第1曝光量；关于所述掩模图形的所述多个地点的每个，求与对所述器件特性的影响有无的界线对应的所述地点的宽度变化量，取得为了把在与所述晶片上形成的，仅变更所述变化量宽度的地点对应的复制图形制成规定的尺寸所需要的第2曝光量，对所述掩模图形的所述多个地点的每个，计算所述第2曝光量对所述第1曝光量的变化率；关于所述掩模图形的所述多个地点的每个，按照所述第2曝光量对所述第1曝光量的变化率，取得所述地点上的缺陷对所述晶片的影响度；关于所述掩模图形的所述多个地点的每个，按照所述地点上的缺陷对所述晶片的影响度，取得在所述地点的缺陷检测灵敏度；以及关于所述掩模图形的所述多个地点的每个，按照取得的所述检测灵敏度，制成所述光掩模上的缺陷对所述晶片的影响度地图。
6.按照权利要求4所述的掩模缺陷检查方法，其特征是计算所述第2曝光量对所述第1曝光量的变化率包括将所述地点的宽度变更多种，取得多个所述第2曝光量，关于这些多个第2曝光量的每个，计算对所述第1曝光量的变化率。
7.按照权利要求1所述的掩模缺陷检查方法，其特征是还包括制作表示所述光掩模上缺陷对晶片影响度的缺陷影响度地图，按照该缺陷影响度地图，检查所述多个地点上的缺陷。
8.一种半导体器件制造方法包括准备包括掩模图形的光掩模；用掩模缺陷检查方法，检查所述光掩模，所述掩模缺陷检查方法包括，关于所述掩模图形的多个地点的每个，准备根据所述地点上的缺陷对晶片的影响度决定的，在所述地点的缺陷检测灵敏度，按照所述检测灵敏度，检查所述多个地点上的缺陷。
9.按照权利要求8所述的半导体器件制造方法，其特征是所述缺陷对晶片的影响度是对所述晶片上形成的复制图形尺寸的影响度。
10.按照权利要求8所述的半导体器件制造方法，其特征是所述掩模图形包括构成器件的图形，所述缺陷对晶片的影响度是对所述晶片上形成的所述器件特性的影响度。
11. 一种掩模缺陷检查装置，包括关于光掩模内掩模图形的多个地点的每个，按照相应于上述地点上的缺陷对晶片的影响度决定的，在所述地点的缺陷检测灵敏度，制作表示所述光掩模上的缺陷对晶片影响度的影响度地图的地图制成部；以及按照所述影响度地图，检查所述多个地点上缺陷的检查部。
12.一种缺陷影响度地图制成方法，包括对于包括掩模图形的光掩模，关于所述掩模图形的多个地点的每个，取得按照所述地点上的缺陷对晶片的影响度决定的，在所述地点的缺陷检测灵敏度；以及按照对所述掩模图形的多个地点的每个取得的所述缺陷检测灵敏度，制作包括所述光掩模上的缺陷对晶片影响度的影响度地图。
13.一种光掩模评价方法，包括利用检查光掩模上的缺陷时使用的缺陷检查信息，生成缺陷考虑图形数据，所述缺陷考虑图形数据是所述光掩模的设计图形数据中反映有关所述缺陷的信息者；对所述缺陷考虑图形数据，计算关键区分布，而且，估计有关所述光掩模上的缺陷尺寸与该尺寸缺陷在所述光掩模上每单位面积个数之关系的缺陷密度分布；按照所述关键区分布和所述缺陷密度分布，取得有关所述光掩模上缺陷数的信息；以及按照有关所述光掩模上缺陷数的信息，评价所述光掩模。
14.按照权利要求13所述的光掩模评价方法，其特征是所述关键区分布是关于由所述缺陷考虑图形数据规定的图形上虚拟地设置缺陷场合的，所述图形上所述缺陷的尺寸，与该尺寸的缺陷中心存在的所述图形上发生不合格的区域最小面积之关系的分布。
15.按照权利要求13所述的光掩模评价方法，其特征是所述缺陷检查信息，包括对于每种设计规则确定的，在所述光掩模上应该检查的缺陷尺寸。
16.按照权利要求15所述的光掩模评价方法，其特征是在所述光掩模上应该检查的缺陷尺寸种类是每种设计规则一种。
17.按照权利要求13所述的光掩模评价方法，其特征是所述缺陷检查信息，包括关于所述掩模图形的多个地点的每个，在所述地点上的缺陷对晶片的影响度。
18.按照权利要求17所述的光掩模评价方法，其特征是所述缺陷对晶片的影响度，是对所述晶片上形成的复制图形尺寸的影响度，或对所述晶片上形成的器件特性的影响度。
19.按照权利要求13所述的光掩模评价方法，其特征是生成所述缺陷考虑图形数据包括所述设计图形数据中反映关于所述光掩模上缺陷的信息，以便减少在所述光掩模上检测的拟似缺陷数。
20.按照权利要求13所述的光掩模评价方法，其特征是估计所述缺陷密度分布包括利用关于比所述光掩模上的图形还前世代的设计规则的图形缺陷修改工序的数据库和关于与所述光掩模上的图形同世代的设计规则的图形缺陷修改工序的数据库的至少一方。
21.按照权利要求13所述的光掩模评价方法，其特征是计算所述关键区分布包括对黑缺陷和白缺陷各自分别计算关键区分布，估计所述缺陷密度分布包括对所述黑缺陷和所述白缺陷各自分别估计缺陷密度分布，取得有关所述缺陷数的信息包括取得所述黑缺陷的致命缺陷数和所述白缺陷的致命缺陷数之和。
22.按照权利要求13所述的光掩模评价方法，其特征是评价所述光掩模包括预测所述光掩模的成品率。
23.按照权利要求22所述的光掩模评价方法，其特征是所述光掩模成品率，利用式Yield＝exp(-λ)进行预测，这里λ是黑缺陷的致命缺陷数和白缺陷的致命缺陷数之和。
24.一种计算机程序产品，配置有存储用于在计算机系统中执行的程序指令，使计算机系统能够实行对于包括掩模图形的光掩模，关于所述掩模图形的多个地点的每个，输入根据上述地点上缺陷对晶片影响度决定的，在所述地点的缺陷检测灵敏度；以及按照所述掩模数据中的所述检测灵敏度，检查所述多个地点上的缺陷。
25.一种计算机程序产品，配置有存储用于在计算机系统中执行的程序指令，使计算机系统能够实行对于包括掩模图形的光掩模，关于所述掩模图形的多个地点的每个，取得根据上述地点上的缺陷对晶片影响度决定的，在所述地点的缺陷检测灵敏度；以及按照关于所述掩模图形的多个地点的每个取得的所述检测灵敏度，制作包括所述光掩模上的缺陷对晶片的影响度的缺陷影响度地图。
26.一种计算机程序产品，配置有存储用于在计算机系统中执行的程序指令，使计算机系统能够实行利用检查掩模上的缺陷时所用的缺陷检查信息，产生缺陷考虑图形数据，所述缺陷考虑图形数据是所述光掩模的设计图形数据中反映有关所述缺陷的信息者；对所述缺陷考虑图形数据计算关键区分布，而且，估计关于所述光掩模上的缺陷尺寸与该尺寸缺陷在所述光掩模上每单位面积个数之关系的缺陷密度分布；按照所述关键区分布和所述缺陷密度分布，取得有关所述光掩模上缺陷数的信息；以及按照有关所述光掩模上缺陷数的信息，评价所述光掩模。
全文摘要
一种掩模缺陷检查方法包括关于包括掩模图形的光掩模，就所述掩模图形的多个地点，各自准备根据上述地点上的缺陷对晶片的影响度决定的在所述地点的缺陷检测灵敏度；以及按照所述检测灵敏度，检查所述多个地点上的缺陷。
文档编号G03F1/00GK1489195SQ0315608
公开日2004年4月14日 申请日期2003年8月29日 优先权日2002年9月5日
发明者山口真司, 井上壮一, 田中聪, 井上麻里, 一, 里 申请人:株式会社东芝