形成光子器件的方法与流程
本发明实施例涉及形成光子器件的方法。
背景技术：
在当今的电信网络中，相比于电缆，通常选择光纤以将信息以光的形式从一个地方传输至另一地方，这部分由于光纤的各种有利特征，例如，当与电缆相比时的较高的带宽，较长的传输距离等。
为了进一步增加光纤的带宽，已经提出了通过使用相应的不同波长的光来在一根光纤上复用多个光信号的技术，例如，密集波分复用(dwdm)技术。通常，耦合到光纤的光子器件(例如，调制器)通常用于通过使用光栅衍射多个光信号来区分(例如，分割)多个光信号。例如，光子器件可以包括多个光栅，每个光栅形成为以相应的深度延伸到衬底中的梳状结构。当光子器件接收到与各个不同波长相关联的多个光信号时，基于不同的深度，每个光栅可以让相应波长的一个光信号通过。
制造具有这种多个梳状结构(各自具有不同深度)的光子器件的现有技术通常依赖于使用一个单个掩模层来多次直接蚀刻衬底。然而，这样的技术会引起各种问题，例如，不希望的残余物(例如，反应的光刻胶材料)保留在形成的梳状结构中，这不利地影响光子器件的性能。因此，现有的光子器件及其制造方法并不完全令人满意。
技术实现要素：
根据本发明的一些实施例，提供了一种形成光子器件的方法，包括：形成多个第一层，每个层包括位于衬底上方的第一伪层和第二伪层，其中，在每个层内，所述第二伪层设置在所述第一伪层之上；在所述多个第一层中形成多个第二凹进区域，其中，所述多个第二凹进区域中的至少一个子组分别延伸穿过不同数量的所述第二伪层；和穿过所述多个第二凹进区域的至少一个子组执行蚀刻操作以同时形成分别具有不同深度的多个第三沟槽。
根据本发明的另一些实施例，还提供了一种形成光子器件的方法，包括：在衬底上方形成第一蚀刻停止层；在所述第一蚀刻停止层上方形成第一掩模层；在所述第一掩模层上方形成第二蚀刻停止层；在所述第二蚀刻停止层上方形成第二掩模层；形成各自延伸穿过所述第二掩模层的两个以上的第一凹进区域；在所述两个以上的第一凹进区域的第一个第一凹进区域下方直接形成第二凹进区域，所述第二凹进区域进一步延伸穿过所述第二蚀刻停止层和所述第一掩模层；以及根据所述两个以上的第一凹进区域的第二个第一凹进区域和所述第二凹进区域，同时形成在所述衬底内具有各自不同深度的第一沟槽和第二沟槽。
根据本发明的又一些实施例，还提供了一种形成光子器件的方法，包括：在衬底上方形成第一伪层和第二伪层的n个层，其中，在每个层中，所述第二伪层位于所述第一伪层之上；横跨所述n个层，形成分别延伸穿过不同数量的第二伪层的n个凹进区域；以及使用横跨所述n个层的所述n个凹进区域，同时形成在所述衬底中分别具有不同深度的n个沟槽，其中，n是等于或大于2的整数。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1a和1b示出了根据一些实施例的用于形成半导体器件的示例性方法的流程图。
图2a、图2b、图2c、图2d、图2e、图2f、图2g和图2h示出了根据一些实施例的由图1a和1b的方法制造的各个制造阶段期间的示例性半导体器件的截面图。
图3a和3b示出了根据一些实施例的用于形成半导体器件的另一示例性方法的流程图。
图4a、4b、4c、4d、4e、4f、4g和4h示出了根据一些实施例的由图3a和3b的方法制造的各个制造阶段期间的示例性半导体器件的截面图。
图5示出了根据一些实施例的通过图1a和1b或图3a和3b的方法制造的示例性半导体器件的截面图。
图6a、图6b、图6c、图6d、图6e和图6f分别示出了根据一些实施例的图2a-2h和图4a-4h的半导体器件的梳状结构的示例性顶视图。
图7a、图7b、图7c和图7d分别示出了根据一些实施例的图2a-2h和图4a-4h的半导体器件的梳状结构的光栅结构的示例性截面图。
具体实施方式
以下公开内容提供了许多用于实现本发明的不同特征的不同实施例或实例。下面描述了组件和设置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实施例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)原件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其它方式定向(旋转90度或在其它方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。
本发明提供了用于形成包括具有分别不同深度的多个梳状结构的光子器件的新方法的各个实施例。更具体地，每个梳状结构包括以基本上相似的深度延伸到衬底内并且填充有介电材料的多个周期性沟槽，并且梳状结构的相应深度彼此不同。与现有技术不同，在本发明的一些实施例中，一种方法包括在衬底上方形成多个伪层，形成多个凹进区域，每个凹进区域延伸穿过相应的不同数量的伪层，并且使用跨过伪层的这样的多个凹进区域以蚀刻衬底以形成多个梳状结构。
图1a和图1b共同示出了根据本发明的一个或多个实施例的形成半导体器件的方法100的流程图。要注意的是，方法100仅仅是一个实例，并不意图限制本发明。在一些实施例中，半导体器件是光子器件的至少一部分。如本发明所采用的，光子器件是指被配置为处理(例如，接收，反射，衍射，传输等)光信号的任何器件。注意到图1a-1b的方法100不产生完整的光子器件。可以使用互补金属氧化物半导体(cmos)技术处理来制造完整的光子器件。因此，可以理解，可以在图1a-1b的方法100之前，期间和之后提供额外的操作，并且可以仅在此简要地描述一些其他操作。
首先参考图1a，在一些实施例中，方法100从提供衬底的操作102开始。方法100继续到操作104，其中，在衬底上形成多个第一层，每个第一层包括第一伪层和在第一伪层之上的第二伪层。
接下来，方法100继续到操作106，其中暴露第一层处的第一伪层的多个第二部分。在一些实施例中，第一层可以是多个第一层中的最顶层。此外，当暴露最顶层处的第一伪层的多个第二部分时，可以相应地形成多个第一凹进区域，每个第一凹进区域延伸穿过最顶层处的第二伪层的相应部分。方法100继续到操作108，其中暴露第二层处的第一伪层的多个第三部分。在一些实施例中，第二层比第一层低一层，例如，下一个最顶层。在一些实施例中，当暴露下一个最顶层处的第一伪层的多个第三部分时，可以形成各自延伸穿过最顶层处的第二伪层的相应部分、最顶层处的第一伪层的相应部分和下一个最顶层处的第二伪层的相应部分的多个第二凹进区域。因此，可以理解，多个第二凹进区域是第一凹进区域的进一步朝向衬底延伸(即，朝向下层)的子组。
接下来，方法100继续到操作110，其中当最底层处的第一伪层没有部分被暴露时，暴露下一较低层处的第一伪层的至少另外多个部分。在一些实施例中，这样的最底层是包括直接接触衬底的上边界的第一伪层的层。在一些实施例中，暴露下一较低层处的第一伪层的另外的多个部分与如上所述的暴露操作基本类似，从而不再重复讨论。方法100继续到操作112，其中使用横跨多个第一层的相应的暴露部分蚀刻衬底以形成具有延伸到衬底内的不同深度的多个沟槽。在一些实施例中，由于蚀刻工艺包括各向异性蚀刻工艺，并且不同层处的第一伪层的各个暴露部分对应于具有不同深度的凹进区域，所以当使用在上述暴露操作之后保留的多个第一层作为掩模时，蚀刻工艺可以产生具有延伸到衬底内的不同深度的多个沟槽。
接着参考图1b，方法100继续到操作114，其中，在衬底上方形成介电材料。在一些实施例中，介电材料被形成为填充具有不同深度的多个沟槽。方法100继续到其中执行抛光工艺的操作116。在一些实施例中，执行抛光工艺(例如，化学机械抛光(cmp)工艺)以去除形成在衬底的上边界之上的任何过量的介电材料以及横跨多个第一层的第一伪层和第二伪层的剩余部分。
在一些实施例中，方法100的操作可以分别与如图2a，2b，2c，2d，2e，2f，2g和2h所示的各种制造阶段的半导体器件200的截面图相关联。在一些实施例中，半导体器件200可以是光子器件。光子器件200可以被包括在微处理器和/或其他集成电路(ic)中。而且，为了更好地理解本发明的概念，图2a至图2h被简化。例如，虽然附图示出了光子器件200，但是应该理解，其中形成有光子器件200的ic可以包括许多其他器件，例如光电二极管、激光二极管、光调制器，为了清楚说明的目的，光电二极管、激光二极管、光调制器在图2a至图2h中未示出。
对应于图1a的操作102，图2a是根据一些实施例的包括衬底202的光子器件200的截面图，在各个制造阶段的一个阶段提供衬底202。在一些实施例中，衬底202包括半导体材料衬底，例如硅。可选地，衬底202可以包括其他元素半导体材料，例如锗。衬底202还可以包括诸如碳化硅、砷化镓、砷化铟和磷化铟的化合物半导体。衬底202可以包括诸如硅锗，碳化硅锗、磷砷化镓和磷铟化镓的合金半导体。在一个实施例中，衬底202包括外延层。例如，衬底可以具有覆盖体半导体的外延层。此外，衬底202可以包括绝缘体上半导体(soi)结构。例如，衬底可以包括通过诸如注氧隔离(simox)的工艺或诸如晶圆接合和研磨的其他合适技术形成的埋氧(box)层。在一些其他实施例中，衬底202可以包括蓝宝石。
对应于图1a的操作104，图2b是根据一些实施例的包括层204,206和208的光子器件200的截面图，层204,206和208形成在各个制造阶段中的一个阶段。尽管在图2b(以及以下附图)示出的实施例中，示出了三个层，应注意的是，在本发明的范围内可在衬底上方形成任何期望数量的层。此外，根据一些实施例，多个层对应于一个或多个相应的沟槽延伸到衬底202内的多个不同的深度，这将在下面进一步详细讨论。
如图2b所示，层204设置在衬底202之上；层206设置在层204之上；并且层208设置在层206之上，其中每层包括第一伪层和第二伪层。层204包括第一伪层204-1和第二伪层204-2；层206包括第一伪层206-1和第二伪后206-2；而层208包括第一伪层208-1和第二伪层208-2。在一些实施例中，暴露层208的第二伪层208-2，并且第一层204的第一伪层204-1与衬底202的上边界202u直接接触。因此，层208和204在这里分别被称为最顶层和最底层。
在一些实施例中，第一伪层204-1,206-1和208-1可以各自为例如使用热氧化工艺形成的包含氧化硅的薄膜。在一些实施例中，第一伪层204-1,206-1和208-1每个可以用作相邻层之间的粘合层，例如，第一伪层204-1用作衬底202和第二伪层204-2之间的粘合层。此外，第一伪层204-1,206-1和208-1也可以在蚀刻形成在其上的相应的第二伪层时用作蚀刻停止层。在一些实施例中，第二伪层204-2,206-2和208-2各自由氮化硅，使用例如低压化学气相沉积(lpcvd)或等离子体增强化学气相沉积(pecvd)形成。在一些实施例中，第二伪层204-2,206-2和208-2各自在随后的光刻工艺期间用作硬掩模。
对应于图1a的操作106，图2c是根据一些实施例在多个制造阶段的一个阶段形成的包括多个第一凹进区域210-1、210-2、210-3、210-4、210-5、210-6、210-7、210-8和210-9的光子器件200的截面图。尽管在图2c(以及以下附图)所示的实施例中，示出了九个第一凹进区域210-1至210-9，但应该理解的是，可以形成任何期望数量的第一凹进区域，同时保持在本发明的范围内。此外，尽管在图2c(以及以下附图)示出的实施例中，第一凹进区域210-1至210-9在衬底202上形成为彼此相邻，但应当理解，第一凹进区域210-1至210-9可以被划分成多个子组，这些子组彼此横向间隔开和/或通过衬底202上的一个或多个器件彼此分开，这仍然保持在本发明的范围内。
多个第一凹进区210-1至210-9至少通过以下方式形成：在最顶层208上方形成图案化层(例如，光刻胶层)211以覆盖最顶层208处的第二伪层208-2的相应部分；并且在使用图案化层211作为掩模的同时，对最顶层208处的第二伪层208-2执行各向异性蚀刻工艺(例如，反应离子蚀刻工艺)213。如上所述，根据一些实施例，层204、206和208的第一伪层各自提供蚀刻停止功能，使得蚀刻工艺213可停止在第一伪层208-1处。因此，多个第一凹进区域210-1至210-9各自暴露最顶层208处的第一伪层208-1的相应部分。
对应于图1a的操作108，图2d是包括根据一些实施例在多个制造阶段的一个制造阶段形成的多个第二凹进区域220-1、220-2、220-3、220-4、220-5和220-6的光子器件200的截面图。多个第二凹进区域220-1至220-6至少通过以下方式形成：在最顶层208上方形成图案化层(例如，光刻胶层)221以覆盖第一凹进区域210-1至210-3以及第二伪层208-2的剩余部分；并且在使用图案化层221作为掩模的同时，对下一较低层(即，206)的第二伪层206-2执行各向异性蚀刻工艺223。如上所述，根据一些实施例，层204、206和208中的第一伪层各自提供蚀刻停止功能，使得蚀刻工艺223可停止在第一伪层206-1处。因此，多个第二凹进区域220-1至220-6各自暴露层206处的第一伪层的相应部分。
由于第一凹进区域210-1至210-3在蚀刻工艺223期间被图案化层221覆盖，所以第一凹进区域210-1至210-3可基本上保持完整并且其他第一凹进区域210-4至210-9(图2c)可以进一步朝向衬底202延伸以分别形成第二凹进区域220-1至220-6。如此，第一凹进区域210-1至210-3通过延伸穿过一个第二伪层208-2而呈现第一深度210'；并且第二凹进区域220-1至220-6通过延伸穿过两个第二伪层208-2和206-2以及一个第一伪层208-1而呈现第二深度220'，其中第二深度220'显著大于第一深度210'。尽管在图2d(以及下图)示出的实施例中，图案化层221覆盖三个第一凹进区域210-1至210-3，但应理解，可以覆盖任何期望数量的第一凹进区域，同时保持在本发明的范围内。
对应于图1a的操作110，图2e是根据一些实施例的在多个制造阶段的一个阶段形成的包括多个第三凹进区域230-1、230-2和230-3的光子器件200的截面图。在一些实施例中，由于在暴露层206处的第一伪层206-1的部分(图2d)之后，最底层204处的第一伪层204-1没有部分被暴露，所以至少通过形成第三凹进区域230-1至230-3来执行进一步的暴露操作。
在一些实施例中，多个第三凹进区域230-1至230-3至少通过以下形成：在最顶层208上方形成图案化层(例如，光刻胶层)231以覆盖第一凹进区域210-1至210-3，第二凹进区220-1至220-3以及第二伪层208-2的其余部分；并且在使用图案化层231作为掩模的同时，对下一较低层(即，204)的第二伪层204-2执行各向异性蚀刻工艺(例如，反应离子蚀刻工艺)233。如上所述，根据一些实施例，层204、206和208中的第一伪层各自提供蚀刻停止功能，使得蚀刻工艺233可停止在第一伪层204-1处。因此，多个第三凹进区域230-1至230-3各自暴露最底层204处的第一伪层的相应部分。
由于在蚀刻工艺233期间，第一凹进区域210-1至210-3和第二凹进区域220-1至220-3被图案化层231覆盖，所以第一凹进区域210-1至210-3并且第二凹进区域220-1至220-3可基本上保持完整并且其他第二凹进区域220-4至220-6(图2d)可进一步朝向衬底202延伸以分别形成第三凹进区域230-1至230-3。如此，第三凹进区域230-1至230-3通过延伸穿过三个第二伪层208-2、206-2和204-2和两个第一伪层208-1和206-1而呈现第三深度230'，其中第三深度230'明显大于第一深度210'和第二深度220'。尽管在图2e的示例性实施例(以及下面的附图)中，图案化层231覆盖三个第一凹进区域210-1至210-3和三个第二凹进区域220-1至220-3，但应理解，可以覆盖任何期望数量的第一凹进区域和第二凹进区域，同时保持在本发明的范围内。
对应于图1a的操作112，图2f是根据一些实施的在多个制造阶段的一个阶段形成的包括位于衬底202上方的第一组沟槽240-1、240-2和240-3，第二组沟槽250-1、250-2和250-3以及第三组沟槽260-1、260-2和260-3的光子器件200的截面图。第一组沟槽240-1至240-3，第二组沟槽250-1至250-3和第三组沟槽260-1至260-3至少通过以下步骤形成：去除图案化层231(图2e)；使用横跨层204、206和208的剩余的第一和第二伪层作为掩模，对衬底202执行各向异性蚀刻工艺(例如，反应离子蚀刻工艺)273。
更具体地，在去除图案化层231之后，横跨层204、206和208的剩余的第一和第二伪层共同呈现各组凹进区域210-1至210-3、220-1至220-3和230-1至230-3(在图2f中以虚线示出)，其中每组具有每组凹进区域延伸穿过的相应的不同的深度210'，220'或230'或各自不同数量的第一和/或第二伪层。换言之，不同数量的第一和/或第二伪层被设置在各组凹进区域210-1至210-3、220-1至220-3以及230-1至230-3之下。如此，在蚀刻工艺273期间，位于各个凹进区域210-1至210-3、220-1至220-3以及230-1至230-3下方的衬底202的相应部分可以接收具有不同能量的蚀刻离子，从而使得第一组沟槽240-1至240-3，第二组沟槽250-1至250-3和第三组沟槽260-1至260-3(分别通过蚀刻穿过各组凹槽区域210-1至210-3、220-1至220-3和230-1至230-3形成)可以呈现各自不同的深度240'，250'和260'。
因此，可以理解的是，层数(半导体器件200的示出实例中的层数3)对应于如上所述的沟槽240-1至240-3、250-1至250-3和260-1至260-3延伸到衬底202内的不同深度的数量(在当前实例中也为3)。并且，根据本发明的一些实施例，凹进区域(例如，210-1至210-3、220-1至220-3和230-1至230-3)的深度，每个凹进区域延伸穿过的第一和/或第二伪层的数量，或者设置在每个凹进区域下方的第一和/或第二伪层的数量对应于形成在衬底202中的相应沟槽(例如，240-1至240-3、250-1至250-3和260-1至260-)的深度。
对应于图1b的操作114，图2g是根据一些实施例的在多个制造阶段的一个制造阶段形成的包括介电材料274的光子器件200的截面图。如所示出的，介电材料274形成在衬底202(以及横跨层204、206和208的剩余第一和第二伪层)上方以分别填充第一组沟槽240-1至240-3、第二组沟槽250-1至250-3和第三组沟槽260-1至260-3。
在一些实施例中，介电材料274可以包括选自以下中的至少一个的材料：氧化硅(sio)、氮化硅(sin)，氮氧化硅(sion)、低介电常数(低k)材料、高介电常数(高k)材料或其组合。低k材料可以包括氟化硅石玻璃(fsg)、磷硅酸盐玻璃(psg)、硼磷硅酸盐玻璃(bpsg)、碳掺杂的氧化硅(sioxcy)，black
对应于图1b的操作116，图2h是根据一些实施例在多个制造阶段的一个制造阶段形成的包括第一组光栅结构280-1、280-2和280-3，第二组光栅结构282-1、282-2和282-3以及第三组光栅结构284-1、284-2和284-3的光子器件200的截面图。第一组光栅结构280-1至280-3，第二组光栅结构282-1至282-3和第三组光栅结构284-1至284-3至少通过以下方式形成：对形成于衬底202的上边界202u之上的介电材料274和横跨层204、206和208的剩余的第一伪层和第二伪层(图2g)执行抛光工艺(例如，化学机械抛光(cmp)工艺)；以及执行湿蚀刻工艺以去除层204、206和208的任何剩余的第一伪层和第二伪层。
在一些实施例中，各自以深度240'延伸至衬底202内的第一组光栅结构280-1至280-3共同形成第一梳状结构280；各自以深度250'延伸至衬底202内的第二组光栅结构282-1到282-3共同形成第二梳状结构282；和各自以深度260'延伸至衬底202内的第三组光栅结构284-1至到284-3共同形成第三梳状结构284。
如上面关于图2c所述，所公开的光子器件200可以包括任何期望数量的第一凹进区域，例如，210-1至210-9。并且第一凹进区域随后用于形成第二凹进区域(例如，220-1至220-3)，和然后第三凹进区域(例如，230-1至230-3)，这允许分别形成光栅结构280-1至280-3、282-1至282-3和284-1至284-3。此外，在第二和第三凹进区域的相应的形成步骤期间，也可以形成任何期望数量的第二和第三凹进区域。因此，可以理解的是，第一梳状结构280，第二梳状结构282和第三梳状结构284均可以包括任何期望数量的光栅结构，这些光栅结构共享基本上相似的深度，即任何期望数量的周期性布置的光栅结构。
图3a和图3b共同示出了根据本发明的一个或多个实施例的形成半导体器件的另一方法300的流程图。要注意的是，方法300仅仅是一个实例，并不意图限制本发明。在一些实施例中，半导体器件是光子器件的至少一部分。如本发明所采用的，光子器件是指被配置为处理(例如，接收，反射，衍射，传输等)光信号的任何器件。注意到图3a-3b的方法300不产生完整的光子器件。可以使用互补金属氧化物半导体(cmos)技术处理来制造完整的光子器件。因此，可以理解的是，可以在图3a-3b的方法300之前，期间和之后提供额外的操作，并且可以仅在此简要地描述一些其他操作。
首先参照图3a，在一些实施例中，方法300从其中提供衬底的操作302开始。方法300继续到操作304，其中在衬底上方形成第一伪层和第二伪层，其中第二伪层在第一伪层之上。方法300继续到操作306，其中形成每个都部分地延伸穿过第二伪层的多个第一凹进区域。在一些实施例中，多个第一凹进区域共享基本相似的第一深度(即，以基本相似的第一深度延伸到第二伪层内)。方法300继续到操作308，其中形成每个都部分地延伸穿过第二伪层的多个第二凹进区域。在一些实施例中，多个第二凹进区域通过使多个第一凹进区域的子组进一步延伸到第二伪层内并且共享基本相似的第二深度而形成(即，以基本相似的第二深度延伸到第二伪层内)。
接下来，方法300继续到操作310，其中当第一伪层没有部分被暴露时，形成每个完全延伸穿过第二伪层的多个附加凹进区域的至少一个。在一些实施例中，通过将多个第二凹进区域的子组进一步延伸到第二伪层内以暴露第一伪层的对应部分来形成多个附加凹进区域的至少一个。在一些实施例中，附加凹进区域共享基本相似的第三深度(即，以基本相似的第三深度延伸到第二伪层内)。方法300继续到操作312，其中穿过多个第一凹进区域，多个第二凹进区域和多个附加凹进区域的至少一个附加凹进区域，蚀刻衬底以形成具有延伸至衬底内的不同深度的多个沟槽。类似于图1a的方法100的操作112，在一些实施例中，由于蚀刻工艺包括各向异性蚀刻工艺并且相应的凹进区域具有不同的深度，所以当使用剩余的第二伪层作为掩模时，蚀刻工艺可以产生具有延伸至衬底内的不同深度的多个沟槽。
接着参照图3b，方法300继续到操作314，其中在衬底上方形成介电材料。在一些实施例中，介电材料被形成为填充具有不同深度的多个沟槽。方法300继续到其中执行抛光工艺的操作316。在一些实施例中，执行抛光工艺(例如，化学机械抛光(cmp)工艺)以去除形成在衬底的上边界和第一和第二伪层的剩余部分之上的任何过量的介电材料。
在一些实施例中，方法300的操作可以分别与如图4a，4b，4c，4d，4e，4f，4g和4h所示的各种制造阶段的半导体器件300的截面图相关联。在一些实施例中，半导体器件300可以是光子器件。光子器件300可以被包括在微处理器和/或其他集成电路(ic)中。而且，为了更好地理解本发明的概念，图4a至4h被简化。例如，虽然附示出出了光子器件300，但是应该理解，其中形成有光子器件300的ic可以包括许多其他器件，例如光电二极管，激光二极管，光调制器，为了清楚说明的目的，其在图4a至4h中未示出。
对应于图3a的操作302，图4a是根据一些实施例的在各个制造阶段的一个阶段中提供的包括衬底402的光子器件400的截面图。在一些实施例中，衬底402包括半导体材料衬底，例如硅。可选地，衬底402可以包括其他元素半导体材料，例如锗。衬底402还可以包括诸如碳化硅、砷化镓、砷化铟和磷化铟的化合物半导体。衬底402可以包括诸如硅锗，碳化硅锗、磷砷化镓和磷铟化镓的合金半导体。在一个实施例中，衬底402包括外延层。例如，衬底可以具有覆盖体半导体的外延层。此外，衬底402可以包括绝缘体上半导体(soi)结构。例如，衬底可以包括通过诸如注氧隔离(simox)的工艺或诸如晶圆接合和研磨的其他合适技术形成的埋氧(box)层。在一些其他实施例中，衬底402可以包括蓝宝石。
对应于图3a的操作304，图4b是根据一些实施例的在多个制造阶段的一个阶段处形成的包括第一伪层404和第二伪层406的光子器件400的截面图。如图所示，第一伪层404形成在衬底402上方，并且第二伪层406形成在第一伪层404上方。在一些实施例中，第一伪层404可以与衬底402直接接触，即，直接接触衬底402的上边界402u。
在一些实施例中，第一伪层404可以是包含例如使用热氧化工艺形成的氧化硅的薄膜。在一些实施例中，第一伪层404可以用作相邻层之间的粘合层，例如，第一伪层404用作衬底402和第二伪层406之间的粘合层。此外，第一伪层404也可以在蚀刻其上形成的层(例如，第二伪层406)时充当蚀刻停止层。在一些实施例中，第二伪层406由氮化硅，使用例如低压化学蒸气沉积(lpcvd)或等离子体增强化学气相沉积(pecvd)形成。在一些实施例中，在随后的光刻工艺期间，将第二伪层406用作硬掩模。
对应于图3a的操作306，图4c是根据一些实施例的在多个制造阶段的一个阶段处形成的包括多个第一凹进区域408-1、408-2、408-3、408-4、408-5、408-6、408-7、408-8和408-9的光子器件400的截面图。尽管在图4c(以及以下附图)的所示实施例中，示出了九个第一凹进区域408-1至408-9，但应理解的是，可以形成任何期望数量的第一凹进区域，同时保持在本发明的范围内。此外，尽管在图2c(以及以下附图)的所示实施例中，第一凹进区域408-1至408-9在衬底402上形成为彼此相邻，但应当理解，第一凹进区域408-1至408-9可以被划分为多个子组，这些子组彼此横向地间隔开和/或被衬底402上的一个或多个器件彼此分开，这仍然保持在本发明的范围内。
多个第一凹进区408-1至408-9至少通过以下步骤形成：在第二伪层406上方形成图案化层(例如，光刻胶层)409以覆盖第二伪层406的相应部分；并且在使用图案化层409作为掩模的同时对第二伪层406执行各向异性蚀刻工艺(例如，反应离子蚀刻工艺)411。在一些实施例中，蚀刻工艺411可以由蚀刻工艺411的持续时间控制。因此，蚀刻工艺411可以基于预定持续时间而停止。
对应于图3a的操作308，图4d是根据一些实施例的在多个制造阶段的一个阶段处形成的包括多个第二凹进区域412-1、412-2、412-3、412-4、412-5和412-6的光子器件400的截面图。多个第二凹进区域412-1至412-6至少通过以下步骤形成：在第二伪层406上方形成图案化层(例如，光刻胶层)413以覆盖第一凹进区域408-1至408-3和第二伪层406的剩余部分；并且在使用图案化层413作为掩模的同时，对第二伪层406执行各向异性蚀刻工艺415。在一些实施例中，类似于蚀刻工艺411，蚀刻工艺415可以由蚀刻工艺415的持续时间来控制。因此，蚀刻工艺415可以基于预定持续时间而停止。
由于在蚀刻工艺415期间，第一凹进区域408-1至408-3被图案化层413覆盖，所以第一凹进区域408-1至408-3可基本上保持完整并且其他第一凹进区域408-4至408-9(图4c)可以进一步朝向衬底402延伸以分别形成第二凹进区域412-1至412-6。如此，第一凹进区域408-1至408-3呈现第一深度408'；并且第二凹进区域412-1至412-6呈现第二深度412'，其中第二深度412'显著大于第一深度408'。虽然图4d示出的实施例(以及下图)中图案化层413覆盖三个第一凹进区域408-1至408-3，但应理解，任何期望数量的第一凹进区域可被覆盖，同时保持在本发明的范围内。
对应于图3a的操作310，图4e是根据一些实施例的在多个制造阶段的一个阶段处形成的包括多个第三凹进区域416-1、416-2和416-3的光子器件400的截面图。在一些实施例中，由于在形成第二凹进区域412-1至412-6(图4d)之后，没有第一伪层404的部分被暴露，因此至少执行进一步的蚀刻操作以形成第三凹进区域416-1到416-3。
在一些实施例中，多个第三凹进区416-1至416-3至少由以下形成：在第二伪层406上方形成图案化层(例如，光刻胶层)417以覆盖第一凹进区408-1至408-3，第二凹进区域412-1至412-3以及第二伪层406的其余部分；并且在使用图案化层417作为掩模的同时，对第二伪层406执行各向异性蚀刻工艺(例如，反应离子蚀刻工艺)419。如上所述，根据一些实施例，第一伪层404可以提供蚀刻停止功能，使得蚀刻工艺419可以在第一伪层404处停止。因此，多个第三凹进区域416-1至416-3各自暴露第一伪层404的相应部分。
由于在蚀刻工艺419期间，第一凹进区域408-1至408-3和第二凹进区域412-1至412-3被图案化层417覆盖，所以第一凹进区域408-1至408-3和第二凹进区域412-1至412-3可基本上保持完整并且其他第二凹进区域412-4至412-6(图4d)可以进一步朝向衬底402延伸以分别形成第三凹进区域416-1至416-3。如此，第三凹进区域416-1至416-3呈现第三深度416'，其中第三深度416'显著大于第二深度412'和第一深度408'。虽然图4e示出的实施例(以及下图)中，图案化层417覆盖三个第一凹进区域408-1至408-3和三个第二凹进区域412-1至412-3，但应理解，任何期望数量的第一和第二凹进区域可被覆盖，同时保持在本发明的范围内。
对应于图3a的操作312，图4f是根据一些实施例的在多个制造阶段的一个阶段处形成的包括位于衬底402上方的第一组沟槽420-1、420-2和420-3，第二组沟槽430-1、430-2和430-3以及第三组沟槽440-1、440-2和440-3的光子器件400的截面图。第一，第二和第三组沟槽420-1至420-3、430-1至430-3和440-1至440-3至少通过以下方式形成：去除图案化层417(图4e)；并且在使用剩余的第二伪层406作为掩模的同时，对衬底402执行各向异性蚀刻工艺(例如，反应离子蚀刻工艺)451。
更具体地，在去除图案化层417之后，剩余的第二伪层406呈现各组凹进区域408-1至408-3、412-1至412-3以及416-1至416-3(在图4f中以虚线示出)，其中每组具有各自不同的深度408'，412'或416'。换言之，不同厚度的第二伪层设置在各组凹进区域408-1至408-3、412-1至412-3和416-1至416-3的下方。这样，在蚀刻工艺451期间，在各个凹进区域408-1至408-3、412-1至412-3和416-1至416-3下方的衬底402的相应部分可以接收具有不同能量的蚀刻离子，从而使得分别通过蚀刻穿过多组凹进区域408-1至408-3、412-1至412-3和416-1至416-3而形成的第一沟槽420-1至420-3，第二组沟槽430-1至430-3和第三组沟槽440-1至440-3可呈现各自不同的深度420'，430'和440'。
因此，可以理解，根据本发明的一些实施例，凹进区域(例如，408-1至408-3、412-1至412-3以及416-1至416-3)的深度对应于形成在衬底402中的相应的沟槽(例如，420-1至420-3、430-1至430-3和440-1至440-3)的深度。
对应于图3b的操作314，图4g是根据一些实施例的在多个制造阶段的一个阶段处形成的包括介电材料454的光子器件400的截面图。如所示出的，介电材料454形成在衬底402(以及剩余的第一和第二伪层404和406)上方以分别填充第一组沟槽420-1至420-3，第二组沟槽430-1至430-3和第三组沟槽440-1至440-3。
在一些实施例中，介电材料454可以包括选自以下中的至少一个的材料：氧化硅(sio)、氮化硅(sin)，氮氧化硅(sion)、低介电常数(低k)材料、高介电常数(高k)材料或其组合。低k材料可以包括氟化硅石玻璃(fsg)、磷硅酸盐玻璃(psg)、硼磷硅酸盐玻璃(bpsg)、碳掺杂的氧化硅(sioxcy)，black
对应于图3b的操作316，图4h是根据一些实施例的在多个制造阶段的一个阶段处形成的包括第一组光栅结构480-1、480-2和480-3，第二组光栅结构482-1、482-2和482-3以及第三组光栅结构484-1、484-2和484-3的光子器件400的截面图。第一组光栅结构480-1、480-2和480-3，第二组光栅结构482-1、482-2和482-3以及第三组光栅结构484-1、484-2和484-3至少通过以下步骤形成：对形成在衬底402的上边界402u和剩余的第一和第二伪层404和406(图4g)之上的介电材料454执行抛光工艺(例如，化学机械抛光(cmp)工艺)；并且执行湿蚀刻工艺以去除任何剩余的第一和第二伪层404和406。
在一些实施例中，各自以深度420'延伸到衬底402内的第一组光栅结构480-1到480-3共同形成第一梳状结构480；各自以深度430'延伸到衬底402内的第二组光栅结构482-1到482-3共同形成第二梳状结构482；和各自以深度440'延伸到衬底402内的第三组光栅结构484-1到484-3共同形成第三梳状结构484。
如上面关于图4c所述，所公开的光子器件400可以包括任何期望数量的第一凹进区域，例如408-1至408-9。随后第一凹进区域用于形成第二凹进区域(例如，412-1至412-3)，和然后形成第三凹进区域(例如，416-1至416-3)，其允许分别形成光栅结构480-1至480-3、482-1至482-3和484-1至484-3。此外，在第二凹进区域和第三凹进区域的各自的形成步骤期间，也可以形成任何期望数量的第二凹进区域和第三凹进区域。因此，可以理解的是，第一梳状结构480，第二梳状结构482和第三梳状结构484可以各自包括任何期望数量的光栅结构，这些光栅结构共享基本上相似的深度，即任何期望数量的周期性地布置的光栅结构。
图5示出了根据本发明的一些实施例的示例性光子器件500，其基本上类似于图2a-2h和4a-4h中分别示出的光子器件200和300。如图5所示，光子器件500包括与衬底202/402基本类似的衬底502，具有第一深度504'的第一梳状结构504和具有第二深度506'的第二梳状结构506，第二深度506'与第一深度504'不同，其各自基本类似于梳状结构280/282/284/480/482/484，一个或多个光电子器件510-1和510-2(例如，光电二极管，光电晶体管，光电倍增管，光隔离器，光调制器等)以及顶层512。
在一些实施例中，第一梳状结构504包括以第一深度504'延伸到衬底502中的多个光栅结构；并且第二梳状结构506包括以第二深度506'延伸到衬底502中的多个光栅结构。应注意的是，如图5中所示，第一梳状结构504和第二梳状结构506不一定彼此横向相邻地形成。在一些实施例中，尽管在衬底502的上边界上方形成的顶层512在图5中显示为单层，但是钝化层512可以包括形成在彼此顶部上的多个层间介电(ild)层或金属间介电(imd)层，以及位于多个ild/imd层的顶部上的至少一个钝化层。
在一些实施例中，顶层512包括设置在第一梳状结构504和第二梳状结构506上方的相应开口513。这种开口513可以被配置为允许入射辐射515(例如，多个光信号，每个载流子信息使用相应的波长)穿过其中。在一些实施例中，在接收到光学信号515时，第一梳状结构504和第二梳状结构506被配置为衍射(或者通常称为“光栅衍射”)光学信号515，以允许具有相应的不同波长的光学信号通过。换句话说，第一梳状结构504和第二梳状结构506可以各自允许具有特定波长的相应光信号通过其中。如此，可以通过一个或多个光电子器件510-1和510-2进一步处理这样的通过的(例如，传输的)光信号。例如，所传输的光学信号可以被衬底502(可以是soi)反射，被光电子器件510-1(可以是光电二极管)收集，然后由光电子器件510-2放大(可以是任选的光调制器)。
图6a，6b，6c，6d，6e和6f分别示出了根据本发明的一些实施例的梳状结构280/282/284/480/482/484/504/506的示例性俯视图。更具体地，当从顶部看时，在图6a中，梳状结构(例如，280、282、284、480、482、484、504或506)的部分或全部光栅结构可以横向布置作为多个平行带；在图6b中，梳状结构(例如，280、282、284、480、482、484、504或506)的部分或全部光栅结构可横向布置以形成矩形环；在图6c中，梳状结构(例如，280、282、284、480、482、484、504或506)的部分或全部光栅结构可横向布置以形成圆环；在图6d中，梳状结构(例如，280、282、284、480、482、484、504或506)的部分或全部光栅结构可以各自形成为“l形”结构，并且多个这种l形结构可以如图所示横向布置；在图6e中，梳状结构(例如，280、282、284、480、482、484、504或506)的部分或全部光栅结构可横向布置以形成三角形环；并且在图6f中，梳状结构(例如，280、282、284、480、482、484、504或506)的部分或全部光栅结构可以各自形成为“弯月面状”结构，并且多个这样的弯月面状结构彼此横向间隔开。
当以截面观察时，虽然上述梳状结构280/282/284/480/482/484/504/506中的每一个的光栅结构均形成为沿着基本上垂直的方向(即，沿着基本上垂直于相应衬底的上边界的方向)延伸至相应的衬底内，在一些其他实施例中，光栅结构可以具有任何各种其他形状，同时保持在本发明的范围内。
图7a，7b，7c和7d分别示出了梳状结构280/282/284/480/482/484/504/506的光栅结构的其他示例性截面形状。在图7a中，梳状结构280/282/284/480/482/484/504/506的至少一个光栅结构(填充有斜条纹)延伸到相应的衬底中，其两个侧壁以朝向彼此并且远离垂直于衬底的上边界的方向的方式倾斜；在图7b中，梳状结构280/282/284/480/482/484/504/506的至少一个光栅结构(填充有斜条纹)延伸到相应的衬底中，其两个侧壁以远离彼此并且远离垂直于衬底的上边界的方向的方式倾斜；在图7c中，梳状结构280/282/284/480/482/484/504/506的至少一个光栅结构(填充有斜条纹)延伸到相应的衬底中，其两个侧壁基本垂直于衬底的上边界，并且在侧壁的相应下端处通过球状结构耦接；并且在图7d中，梳状结构280/282/284/480/482/484/504/506的至少一个光栅结构(填充有斜条纹)延伸到各自的衬底中，其两个侧壁形成为波纹并且在侧壁的相应下端处通过球状结构耦接。
在实施例中，一种方法包括：形成多个第一层，每个层包括位于衬底上方的第一伪层和第二伪层，其中，在每个层内，第二伪层设置在第一伪层之上；在多个第一层中形成多个第二凹进区域，其中，多个第二凹进区域中的至少一个子组分别延伸穿过不同数量的第二伪层；和穿过多个第二凹进区域的至少一个子组执行蚀刻操作以同时形成分别具有不同深度的多个第三沟槽。
在另一实施例中，一种方法，包括：在衬底上方形成第一蚀刻停止层；在第一蚀刻停止层上方形成第一掩模层；在第一掩模层上方形成第二蚀刻停止层；在第二蚀刻停止层上方形成第二掩模层；形成各自延伸穿过第二掩模层的两个以上的第一凹进区域；在两个以上的第一凹进区域的第一个第一凹进区域下方直接形成第二凹进区域，第二凹进区域进一步延伸穿过第二蚀刻停止层和第一掩模层；以及根据两个以上的第一凹进区域的第二个第一凹进区域和第二凹进区域，同时形成在衬底内具有各自不同深度的第一沟槽和第二沟槽。
在又一实施例中，一种方法包括：在衬底上方形成第一伪层和第二伪层的n个层，其中，在每个层中，第二伪层位于第一伪层之上；横跨n个层，形成分别延伸穿过不同数量的第二伪层的n个凹进区域；以及使用横跨n个层的n个凹进区域，同时形成在衬底中分别具有不同深度的n个沟槽，其中，n是等于或大于2的整数。
根据本发明的一些实施例，提供了一种形成光子器件的方法，包括：形成多个第一层，每个层包括位于衬底上方的第一伪层和第二伪层，其中，在每个层内，所述第二伪层设置在所述第一伪层之上；在所述多个第一层中形成多个第二凹进区域，其中，所述多个第二凹进区域中的至少一个子组分别延伸穿过不同数量的所述第二伪层；和穿过所述多个第二凹进区域的至少一个子组执行蚀刻操作以同时形成分别具有不同深度的多个第三沟槽。
在上述方法中，还包括：使用所述多个第二凹进区域的至少一个子组作为掩模来蚀刻所述衬底，从而形成所述多个第三沟槽。
在上述方法中，所述多个第二凹进区域的至少一个子组延伸穿过的第二伪层的数量对应于所述衬底中的所述多个第三沟槽的深度。
在上述方法中，在所述多个第一层中形成多个第二凹进区域包括：(a)在所述多个第一层中的第一个第一层处暴露所述第一伪层的多个第四部分；(b)在所述多个第一层中的第二个第一层处暴露所述第一伪层的多个第五部分，其中，所述第二个第一层比所述第一个第一层低一层，并且其中，所述多个第五部分的数量小于所述多个第四部分的数量；和(c)重复步骤(a)和(b)，直到形成多个第二凹进区域的至少一个子组。
在上述方法中，步骤(a)包括：蚀刻所述多个第一层中的所述第一个第一层处的所述第二伪层的部分，所述第二伪层的部分直接设置在所述多个第一层中的所述第一个第一层处的所述第一伪层的多个第四部分之上。
在上述方法中，步骤(b)包括：蚀刻分别直接设置在所述多个第一层中的所述第一个第一层处的所述第一伪层的多个第五部分之上的所述多个第一层中的所述第一个第一层处的第一伪层的部分以及所述多个第一层中的所述第二个第一层处的第二伪层的部分。
在上述方法中，还包括：用介电材料填充所述多个第三沟槽。
在上述方法中，跨越所述多个第一层的所述第一伪层是蚀刻停止层。
根据本发明的另一些实施例，还提供了一种形成光子器件的方法，包括：在衬底上方形成第一蚀刻停止层；在所述第一蚀刻停止层上方形成第一掩模层；在所述第一掩模层上方形成第二蚀刻停止层；在所述第二蚀刻停止层上方形成第二掩模层；形成各自延伸穿过所述第二掩模层的两个以上的第一凹进区域；在所述两个以上的第一凹进区域的第一个第一凹进区域下方直接形成第二凹进区域，所述第二凹进区域进一步延伸穿过所述第二蚀刻停止层和所述第一掩模层；以及
根据所述两个以上的第一凹进区域的第二个第一凹进区域和所述第二凹进区域，同时形成在所述衬底内具有各自不同深度的第一沟槽和第二沟槽。
在上述方法中，还包括：在形成所述第二凹进区域时，掩蔽所述两个以上的第一凹进区域的第二个第一凹进区域。
在上述方法中，还包括：去除剩余的第一蚀刻停止层、第一掩模层、第二蚀刻停止层和第二掩模层；以及用介电材料填充所述第一沟槽和第二沟槽。
在上述方法中，还包括：通过分别穿过所述两个以上的第一凹进区域的第二个第一凹进区域和所述第二凹进区域蚀刻所述衬底来形成所述第一沟槽和所述第二沟槽。
在上述方法中，所述第二沟槽的深度大于所述第一沟槽的深度。
根据本发明的又一些实施例，还提供了一种形成光子器件的方法，包括：在衬底上方形成第一伪层和第二伪层的n个层，其中，在每个层中，所述第二伪层位于所述第一伪层之上；横跨所述n个层，形成分别延伸穿过不同数量的第二伪层的n个凹进区域；以及使用横跨所述n个层的所述n个凹进区域，同时形成在所述衬底中分别具有不同深度的n个沟槽，其中，n是等于或大于2的整数。
在上述方法中，在所述衬底中形成n个沟槽包括：穿过所述衬底上的所述n个凹进区域蚀刻所述衬底。
在上述方法中，还包括：用介电材料填充所述n个沟槽。
在上述方法中，所述n个凹进区域延伸穿过的所述第二伪层的数量对应于所述n个沟槽的深度。
在上述方法中，形成横跨所述n个层的n个凹进区域包括：(a)通过蚀刻第n层处的所述第二伪层的n个部分形成n个第一凹进区域；(b)通过穿过所述n个第一凹进区域的n-1个第一凹进区域，蚀刻第n-1层处的所述第二伪层的n-1个部分，形成n-1个第二凹进区域，其中n等于或小于n。
在上述方法中，还包括：重复步骤(a)和(b)，直到n等于2。
在上述方法中，跨越所述n个层的所述第一伪层是蚀刻停止层。
上面概述了若干实施例的特征，使得本领域人员可以更好地理解本发明的方面。本领域人员应该理解，它们可以容易地使用本发明作为基础来设计或修改用于实施与本人所介绍实施例相同的目的和/或实现相同优势的其它工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中它们可以做出多种变化、替换以及改变。
- 还没有人留言评论。精彩留言会获得点赞！