像素电极、薄膜晶体管阵列基板及显示面板的制作方法

本申请涉及显示技术领域，尤其涉及一种像素电极、薄膜晶体管阵列基板及显示面板。

背景技术：

液晶显示器是具有高分辨率彩色屏幕的显示器，其已经逐渐成为各种电子设备如移动电话、个人数字助理(pda)、数字相机、计算机屏幕以及笔记本电脑屏幕所广泛应用的显示器。

目前普遍采用的液晶显示器通常由薄膜晶体管基板、彩膜基板以及位于薄膜晶体管基板和彩膜基板之间的液晶层组成，薄膜晶体管基板和彩膜基板上均由玻璃基板和电极等组成。在薄膜晶体管基板和彩膜基板上均有电极时，可以形成纵向电场模式的显示器，如扭曲向列式(twistnematic，tn)模式，垂直配向(verticalalignment，va)模式，以及为了解决视角过窄开发的多象限垂直配向技术(multi-domainverticalalignment，mva)；另一类显示器是形成横向电场模式，电极只位于薄膜晶体管基板或彩膜基板的一侧，如平面转换(in-planeswitching，ips)模式、边缘场开关(fringefieldswitching，ffs)模式等。va模式显示器以其高开口、高分辨率、广视角等特点为液晶电视等大尺寸面板采用，然而使用传统方法设计的va模式显示器的像素液晶效率低，导致液晶显示器的光学穿透率低。如图1所示，其为va模式显示器的薄膜晶体管的结构示意图，薄膜晶体管阵列侧的像素电极10结构为鱼骨状，像素电极10被并分割为多个区域以改善视角特性，图2为图1所示薄膜晶体管的像素电极10不同位置的穿透率图，其中，图2a为像素电极的分支电极较宽时像素电极10不同位置的穿透率图，图2b为像素电极的分支电极较窄时像素电极10不同位置的穿透率图，由图2可知，组成像素电极10的分支电极采用传统的结构设计时，难以使像素电极各区域达到最大穿透率。

技术实现要素：

鉴于现有技术的不足，本申请提供一种像素电极，该像素电极能提高像素电极各个区域的穿透率。

为实现上述目的，技术方案如下。

一种像素电极，所述像素电极包括：

主干部，所述主干部包括水平主干电极和垂直主干电极，所述水平主干电极和所述垂直主干电极相互垂直且将所述像素电极均分为四个分支部区；

分支部，所述分支部位于四个所述分支部区中，每个所述分支部区中的所述分支部包括多条平行且沿预设方向排列的分支电极，相邻所述分支电极之间设置有狭缝，所述分支电极两端的宽度与所述分支电极中间的宽度不同。

在上述像素电极中，所述分支电极两端的宽度小于所述分支电极中间的宽度。

在上述像素电极中，所述分支电极的宽度由中间向两端逐渐减小。

在上述像素电极中，所述分支电极两端的宽度大于所述分支电极中间的宽度。

在上述像素电极中，所述分支电极的宽度由中间向两端逐渐增大。

在上述像素电极中，所述分支电极包括第一端、第二端以及位于所述第一端和所述第二端之间的中间部，所述第一端的宽度大于所述第二端的宽度，所述第二端的宽度大于所述中间部的宽度。

在上述像素电极中，所述预设方向与所述水平主干电极之间的夹角为45度。

在上述像素电极中，所述像素电极的制备材料为氧化铟锡或氧化铟锌中的一种。

本申请的另一目的是提供一种薄膜晶体管阵列基板。

一种薄膜晶体管阵列基板，所述薄膜晶体管阵列基板包括上述像素电极。

本申请的又一目的是提供一种显示面板，所述显示面板包括上述薄膜晶体管阵列基板。

有益效果：本申请提供一种像素电极、薄膜晶体管阵列基板及显示面板，通过使像素电极的分支电极两端宽度与分支电极的中间宽度不同以提高像素电极各个区域的穿透率。

附图说明

图1为传统va模式显示器的薄膜晶体管的结构示意图；

图2为图1中薄膜晶体管的像素电极不同位置的穿透率图，图2a为像素电极的分支电极过宽时不同位置的穿透率图，图2b为像素电极的分支电极过窄时不同位置的穿透率图；

图3为本申请第一实施例像素电极的结构示意图；

图4为图3所示的像素电极应用于va模式显示器时像素电极不同位置的穿透率图；

图5为本申请第二实施例像素电极的结构示意图；

图6为本申请第三实施例像素电极的结构示意图；

图7为本申请第四实施例像素电极的结构示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

本申请提供一种像素电极，该像素电极包括：

主干部，主干部包括水平主干电极和垂直主干电极，水平主干电极和垂直主干电极相互垂直且将像素电极均分为四个分支部区；

分支部，分支部位于四个分支部区中，每个分支部区中的分支部包括多条平行且沿预设方向排列的分支电极，相邻分支电极之间设置有狭缝，分支电极两端的宽度与分支电极中间的宽度不同。

上述方案通过使像素电极的分支电极两端的宽度与分支电极中间的宽度不同以提高像素电极的各个区域的穿透率。

图3为本申请第一实施例的像素电极20，该像素电极20包括：

主干部200，主干部200包括水平主干电极201和垂直主干电极202，水平主干电极201和垂直主干电极202相互垂直且将像素电极20均分为四个分支部区；

分支部，分支部位于四个分支部区中，每个分支部区中的分支部包括多条平行且沿预设方向排列的分支电极210，相邻分支电极210之间设置有狭缝，分支电极210两端的宽度小于分支电极210中间的宽度。

分支电极210包括第一端211和第二端212以及位于第一端211和第二端212之间的中间部213。在本实施例中，第一端211的宽度与第二端212的宽度相同，第一端211的宽度和第二端212的宽度均小于中间部213的宽度。在其他实施例中，第一端211的宽度和第二端212的宽度也可以不同，第一端211的宽度和第二端212的宽度均小于中间部213的宽度。

在本实施例中，预设方向与水平主干电极201的夹角为45度，在其他实施例中，预设方向与水平主干电极201的夹角也可以为0度至90度之间的角度，本申请不做具体的限定；相邻分支部区的分支电极210以水平主干电极201或垂直主干电极202为中心轴线对称设置。像素电极20的制备材料为氧化铟锡或氧化铟锌中的一种；像素电极的厚度为1纳米-40纳米。

如图4所示，其为本实施例图3所示像素电极20应用于va模式显示器时同一波长色光(与形成图2中像素电极10不同位置的穿透率图的色光相同)在像素电极20不同位置的穿透率图，图4横坐标和图4左侧纵坐标分别为像素电极20横向位置坐标(横向坐标轴与水平主干电极201平行)和纵向位置坐标，图4右侧纵坐标为穿透率坐标，由图4可知，210所在位置(分支电极)的穿透率最高，此处的穿透率接近0.3；203所在位置(相邻分支电极之间的间隙)的穿透率次之，穿透率在0.22-0.28之间；205所在位置(分支部的外围)的穿透率为0.1-0.2。而在图2a中，101a(分支部的外围)所在位置的穿透率为0.1-0.15，102a所在位置(相邻分支电极之间的间隙)的穿透率为0.22-0.28之间，103a所在位置(分支电极)的穿透率接近0.3；在图2b中，101b所在位置(分支部的外围)的穿透率为0.18-0.2，102b所在位置(分支电极之间的间隙)为0.22-0.28，103b所在位置(分支电极)的穿透率接近0.3。相对于图2a和图2b，图4中穿透率为0.1-0.2所占的区域在整个像素电极中减少，穿透率为0.22-0.28和穿透率接近0.3所占的区域在整个像素电极中均增大。综上所述，本实施例像素电极应用于va模式显示器时像素电极能提高像素电极的各个区域的穿透率。

与基于传统像素电极设计的显示器的像素电极穿透率相比，本实施例像素电极应用于va模式显示器时能提高像素电极的各个区域的穿透率。

图5为本申请第二实施例的像素电极30，该像素电极30包括：

主干部300，主干部300包括水平主干电极301和垂直主干电极302，水平主干电极301和垂直主干电极302相互垂直且将像素电极30均分为四个分支部区；

分支部，分支部位于四个分支部区中，每个分支部区中的分支部包括多条平行且沿预设方向排列的分支电极310，相邻分支电极310之间设置有狭缝，分支电极310的宽度由中间向两端逐渐减小。

分支电极310相对的两侧为两条相对弧线，两条弧线的凹陷段相对设置从而使得分支电极311的宽度由中间向两端逐渐减小。在本实施例中，分支电极310包括第一端311、第二端312以及位于第一端311和第二端312之间的中间部313，第一端311的宽度和第二端312的宽度均小于中间部313的宽度，第一端311的宽度和第二端312的宽度的相对大小不作具体的限定；在本实施例中，两条弧线的曲率不同，在其他实施例中，两条弧线的曲率也可以相同。

图6为本申请第三实施例的像素电极40，该像素电极40包括：

主干部400，主干部400包括水平主干电极401和垂直主干电极402，水平主干电极401和垂直主干电极402相互垂直且将像素电极40均分为四个分支部区；

分支部，分支部位于四个分支部区中，每个分支部区中的分支部包括多条平行且沿预设方向排列的分支电极410，相邻分支电极410之间设置有狭缝，分支电极410两端的宽度大于分支电极410中间的宽度。

分支电极410包括第一端411和第二端412以及位于第一端411和第二端412之间的中间部413。在本实施例中，第一端411的宽度与第二端412的宽度相同，第一端411的宽度和第二端412的宽度均大于中间部413的宽度。在其他实施例中，第一端411的宽度和第二端412的宽度也可以不同，但第一端411的宽度和第二端412的宽度均小于中间部413的宽度，例如，第一端411的宽度大于第二端412的宽度，第二端412的宽度大于中间部413的宽度。

图7为本申请第四实施例的像素电极50，该像素电极50包括：

主干部500，主干部500包括水平主干电极501和垂直主干电极502，水平主干电极501和垂直主干电极502相互垂直且将像素电极50均分为四个分支部区；

分支部，分支部位于四个分支部区中，每个分支部区中的分支部包括多条平行且沿预设方向排列的分支电极510，相邻分支电极510之间设置有狭缝，分支电极510的宽度由中间向两端逐渐增大。

分支电极510相对的两侧为两条相对的弧线，两条弧线的凸出段相对设置从而使得分支电极511的宽度由中间向两端逐渐增大，分支电极510的第一端511与分支电极的第二端512的宽度可以相同，也可以不同，第一端511的宽度和第二端512的宽度均大于分支电极510的中间部513的宽度。在本申请中，两条弧线的曲率不相同，在其他实施例中，两条弧线的曲率也可以相同。

上述第一实施例至第四实施例的分支电极的形状均不相同，本申请分支电极的形状不限于上述实施例，分支电极的两端的宽度与分支电极中间的宽度不同即可，例如分支电极的形状也可以为菱形或弧形等，本申请不作具体的限定。

本申请还提供一种薄膜晶体管阵列基板，薄膜晶体管阵列基板包括上述像素电极。

进一步地，上述薄膜晶体管阵列基板还包括：一基板，于基板上形成的第一金属层；覆盖第一金属层的第一绝缘层；于第一绝缘层上形成的有源层；于有源层上形成的第二金属层；覆盖第二金属层且具有过孔的第二绝缘层；像素电极于第二绝缘层上形成且填充过孔以与第二金属层的漏电极接触。

在本申请中，基板为玻璃基板或柔性基板；第一金属层包括栅极以及栅极走线；第二金属层包括源极和漏极；第一绝缘层和第二绝缘层均起到绝缘的作用。

本申请的又一目的是提供一种显示面板，显示面板包括上述薄膜晶体管阵列基板。

以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。