出端14输出，并投射到光子晶体结构单元02的第一中间信号输入端21 ;同时，光选通开关接通参考光输入端13的参考光E至第二中间信号输出端15输出，并投射到光子晶体结构单元02的第二中间信号输入端22.由式子(2)可得出此时端口 24的输出为
[0042]Qn+1= X(tn+1)+X(tn_k) (4)
[0043]光子晶体结构单元02的输出端口 24的输出等于D触发器单元05的D信号输入端52的输入，由式子(3)与式子(4)可得出D信号输入端52的输入信号在CP = O时，D =X (tn-k) ；CP = I 时，D = X (tn+1) +X (tn-k).
[0044]由D触发器的逻辑特性可知，CP = I时，系统输出跟随输入信号D ;CP = O时，系统输出保持上一时刻的输入信号D。由此可得出本发明器件的系统输出端口 53的输出在CP = I时，Qn+1= X(tn+1)+X(tn-k);在下一时刻CP = O时，系统输出保持上一时刻的输出，即在一个时钟周期内的系统输出为
[0045]Qn+1 = X (t n+1) +X (tn-k) (5)
[0046]可见，本发明器件可实现逻辑信号的多步延迟自或变换逻辑功能。若将上述存储器改为一个k步的延迟器可实现同样功能。
[0047]当器件工作波长为1.55 μm，光子晶体结构单元02的晶格常数d为0.5208 μπι ；圆形高折射率线性介质杆25的半径为0.093744 μ m ;第一长方形高折射率线性介质杆26的长边为0.3192504 μ m，短边为0.0843696 μ m ;第二长方形高折射率线性介质杆27的尺寸与第一长方形高折射率线性介质杆26的尺寸一致；中心正方形非线性介质杆28的边长为0.7812 μπι，三阶非线性系数为1.33*10_2μπι2/ν2;两两相邻的长方形线性介质杆相距0.13894944 μ mo在上述尺寸参数下，当光选通开关的延迟信号输入端11的延迟信号X(t-k)与逻辑信号端12的信号X(t)如图2所示的波形输入，在时钟信号CP控制下，可得出该图下方的系统输出波形图。可见，系统将逻辑输入量X(t+Ι)与上一时刻的逻辑输入量X(t-k)作或逻辑运算。即实现了对逻辑信号的多步延迟自或变换逻辑功能。
[0048]结合图3，本发明器件通过缩放，可在不同晶格常数及相应工作波长下实现同样的逻辑功能。
[0049]综上可知，将光子晶体结构单兀与一个3X3光选通开关、一个存储器、一个参考光源、一个吸波负载和一个D触发器配合可实现本发明全光逻辑信号的多步延迟自或逻辑功能。
[0050]在集成光路的逻辑信号处理中，可定义一种单一逻辑信号的自卷积运算，而上述逻辑信号的自或逻辑运算即为逻辑信号自卷积运算的基本运算。本发明实现的逻辑信号自或变换逻辑功能对逻辑变量的自相关变换或自卷积运算的实现起着重要应用。
[0051]以上所述本发明在【具体实施方式】及应用范围均有改进之处，不应当理解为对本发明限制。
【主权项】
1.一种光子晶体全光多步延迟自或变换逻辑门，其特征在于:它由一个光开关单元、一个光子晶体结构单元、一个参考光源、一个存储器或延迟器、一个D触发器单元和一个吸波负载组成；逻辑信号X通过一个二分支波导的输入端连接，其两个输出端分别与存储器输入端和光开关单元的逻辑信号输入端连接；所述存储器输出端与光开关单元的延迟信号输入端连接；所述参考光源与光开关单元的参考光输入端连接；所述光开关单元的三个中间信号输出端分别与光子晶体结构单元的第一、二中间信号输入端和吸波负载连接；时钟控制信号CP通过另一个二分支波导的输入端分别与光开关单元的时钟信号CP输入端和D触发器单元的时钟信号输入端连接；所述光子晶体结构单元的输出端与D触发器单元的D信号输入端连接。
2.按照权利要求1所述的光子晶体全光多步延迟自或变换逻辑门，其特征在于:所述的光开关单元为3X3光选通开关，它由一个时钟信号CP输入端、一个延迟信号输入端、一个逻辑信号输入端、一个参考光输入端和三个中间信号输出端组成；所述三个中间信号输出端分别为第一中间信号输出端、第二中间信号输出端、第三中间信号输出端。
3.按照权利要求1所述的光子晶体全光多步延迟自或变换逻辑门，其特征在于:所述光子晶体结构单元为一个二维光子晶体交叉波导非线性腔，它由高折射率介质杆构成二维的光子晶体“十”字交叉波导四端口网络，所述四端口网络的左端、下端、上端、右端分别为第一中间信号输入端、第二中间信号输入端、信号输出端、闲置端；通过交叉波导中心沿两波导方向放置两相互正交的准一维光子晶体结构；在交叉波导的中部设置中间介质柱，该中间介质柱为非线性材料，所述中间介质柱的横截面为正方形、多边形、圆形或者椭圆形；紧贴中心非线性杆且靠近信号输出端的一根矩形线性杆的介电常数与中心非线性杆在弱光条件下的介电常数相等；所述准一维光子晶体结构与中间介质柱构成波导缺陷腔。
4.按照权利要求1所述的光子晶体全光多步延迟自或变换逻辑门，其特征在于:所述的存储器或延迟器由一个输入端和一个输出端组成；所述存储器的输出信号为k步之前输入存储器的输入信号。
5.按照权利要求4所述的光子晶体全光多步延迟自或变换逻辑门，其特征在于:所述的存储器或延迟器为k步延迟的存储器或延迟器。
6.按照权利要求1所述的光子晶体全光多步延迟自或变换逻辑门，其特征在于:所述的D触发器单元由一个时钟信号输入端、一个D信号输入端和一个系统输出端组成；所述D信号输入端的输入信号与光子晶体结构单元输出端的输出信号相等。
7.按照权利要求3所述的光子晶体全光多步延迟自或变换逻辑门，其特征在于:所述的二维光子晶体为(2k+l) X (2k+l)结构，其中k为大于等于3的整数。
8.按照权利要求3所述的光子晶体全光多步延迟自或变换逻辑门，其特征在于:所述二维光子晶体的高折射率介质柱的横截面为圆形、椭圆形、三角形或者多边形。
9.按照权利要求3所述的光子晶体全光多步延迟自或变换逻辑门，其特征在于:所述二维光子晶体的背景填充材料为空气或者折射率小于1.4的低折射率介质。
10.按照权利要求3所述的光子晶体全光多步延迟自或变换逻辑门，其特征在于:所述交叉波导中的准一维光子晶体中的介质柱的折射率为3.4或者大于2的值，且所述准一维光子晶体中的介质柱的横截面形状为矩形、多边形、圆形或者椭圆形。
【专利摘要】本发明公开了一种光子晶体全光多步延迟自或变换逻辑门，它由一个光开关单元、一个光子晶体结构单元、一个参考光源、一个存储器或延迟器、一个D触发器单元和一个吸波负载组成；逻辑信号X与存储器输入端和光开关单元的逻辑信号输入端连接；存储器输出端与光开关单元的延迟信号输入端连接；参考光源与光开关单元的参考光输入端连接；光开关单元的三个中间信号输出端分别与光子晶体结构单元的第一、二中间信号输入端和吸波负载连接；时钟控制信号CP与光开关单元的时钟信号CP输入端和D触发器单元的时钟信号输入端连接；光子晶体结构单元的输出端与D触发器单元的D信号输入端连接。本发明易与其它光学逻辑元件实现集成。
【IPC分类】G02F3-00, G02F1-35
【公开号】CN104536235
【申请号】CN201410804438
【发明人】欧阳征标, 余铨强
【申请人】欧阳征标, 深圳大学
【公开日】2015年4月22日
【申请日】2014年12月19日