一种阵列基板及显示面板的制作方法
【技术领域】
[0001]本发明涉及显示技术领域，尤其涉及一种阵列基板及显示面板。
【背景技术】
[0002]随着TFT-LCD 技术(Thin Film Transistor-Liquid Crystal Display，薄膜场效应晶体管液晶显示装置)的不断发展，用户对于显示装置窄边框的要求也越来越高，以求获得视野更宽大的观看效果。
[0003]如图1所示，为了降低显示装置边框的宽度，目前行业内普遍的设计方法是将设置有栅极驱动电路(Gate On Array，简称GOA)单元的GOA区域200制作在阵列基板01显示区域100的外侧且位于封框胶70的内侧，从而减小了传统阵列基板边框区域中的栅极驱动芯片(Gate IC)以及连接Gate IC与栅线40的PAD区所占用的面积，从而达到减小边框宽度的效果。
[0004]然而，上述的Gate On Array设计结构对显示装置边框宽度的减小效果有限，仍然无法进一步达到用户期望获得的窄边框显示装置的显示效果。
【发明内容】
[0005]鉴于此，为进一步解决现有技术的不足，本发明的实施例提供一种阵列基板及显示面板，可进一步降低具有Gate On Array结构的显示面板的边框宽度，满足用户对于窄边框显示面板显示效果要求。
[0006]为达到上述目的，本发明的实施例采用如下技术方案:
[0007]本发明实施例提供了一种阵列基板，包括位于衬底基板上的显示区域；所述显示区域内设置有像素单元；所述显示区域内还包括设置有GOA单元的GOA区域；其中，所述GOA单元与所述像素单元无重叠。
[0008]优选的，沿栅线方向，所述显示区域包括主显示子区、位于所述主显示子区两侧的第一辅显示子区、第二辅显示子区；所述GOA区域包括分别位于所述第一辅显示子区、所述第二辅显示子区内的第一GOA子区、第二GOA子区；所述显示区域内设置有贯穿所述主显示子区、所述第一辅显示子区以及所述第二辅显示子区的m行栅线，m为正整数；所述第一 GOA子区、所述第二 GOA子区内均设置有m行GOA单元、与所述GOA单元相连的时钟信号线；其中，每行栅线与每行GOA单元相连。
[0009]进一步优选的，所述第一辅显示子区、所述主显示子区以及所述第二辅显示子区内依次设置有Ii1列像素单元、η列像素单元以及η 2列像素单元；ηι、η、η2均为正整数；其中，在所述第一辅显示子区内，所述第一 GOA子区将所述Ii1列像素单元间隔为两部分；和/或，在所述第二辅显示子区内，所述第二 GOA子区将所述η2列像素单元间隔为两部分。
[0010]进一步优选的，在所述第一 GOA子区内，所述时钟信号线垂直于所述栅线，且奇数行的GOA单元与偶数行的GOA单元交错排列于所述时钟信号线两侧；在所述第一辅显示子区内，靠近所述时钟信号线两侧的两列像素单元中的各像素单元间隔开所述m行GOA单元交错排列；和/或，在所述第二 GOA子区内，所述时钟信号线垂直于所述栅线，且奇数行的GOA单元与偶数行的GOA单元交错排列于所述时钟信号线两侧；在所述第二辅显示子区内，靠近所述时钟信号线两侧的两列像素单元中的各像素单元间隔开所述m行GOA单元交错排列。
[0011]进一步优选的，在所述第一辅显示子区内，位于所述第一 GOA子区远离所述主显示子区的一侧像素单元中，至少有一列像素单元中的各像素单元的尺寸大于所述主显示子区内的像素单元的尺寸；和/或，在所述第二辅显示子区内，位于所述第二 GOA子区远离所述主显示子区的一侧像素单元中，至少有一列像素单元中的各像素单元的尺寸大于所述主显示子区内的像素单元的尺寸。
[0012]进一步优选的，在所述第一辅显示子区内，位于所述第一 GOA子区远离所述主显示子区的一侧像素单元中，除靠近所述时钟信号线的一列像素单元外，至少有一列像素单元中的各像素单元的尺寸大于所述主显示子区内的像素单元的尺寸；和/或，在所述第二辅显示子区内，位于所述第二 GOA子区远离所述主显示子区的一侧像素单元中，除靠近所述时钟信号线的一列像素单元外，至少有一列像素单元中的各像素单元的尺寸大于所述主显示子区内的像素单元的尺寸。
[0013]在上述基础上优选的，Ii1 < n，和/或，η 2< η。
[0014]优选的，Ii1=5% (n #+?)，和 / 或，n2= 5% (η ι+η+η2)。
[0015]在上述基础上优选的，所述显示区域的横纵比例大于16: 9;所述主显示子区的横纵比例等于16: 9。
[0016]在上述基础上优选的，在所述显示区域的外侧，所述阵列基板还包括位于所述m行栅线两端、且与m行栅线分别相连的2m个静电放电ESD保护单元。
[0017]本发明实施例还提供了一种显示面板，包括彩膜基板、与所述彩膜基板对盒的上述所述的阵列基板；所述彩膜基板上设置有黑矩阵；其中，所述黑矩阵包括开口区域；所述开口区域露出设置在所述阵列基板上的显示区域内的像素单元。
[0018]基于此，通过本发明实施例提供的上述阵列基板，由于设置有GOA单元的GOA区域位于显示区域的内部，减小了这部分GOA区域所占用的边框区域的面积，从而减小了上述阵列基板与彩膜基板对盒后形成的显示面板的边框宽度，进一步满足了用户对于窄边框显示面板显示效果的要求，为用户提供了视觉效果更优的观感。
【附图说明】
[0019]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0020]图1为现有技术提供的一种Gate On Array的阵列基板的俯视结构示意图；
[0021]图2为本发明实施例提供的一种阵列基板的俯视结构示意图(一)；
[0022]图3为本发明实施例提供的一种阵列基板与图1所示的现有技术的阵列基板的剖面结构比对示意图；
[0023]图4为本发明实施例提供的一种阵列基板的俯视结构示意图(二)；
[0024]图5为本发明实施例提供的一种阵列基板中GOA单元的电路结构及对应的时序控制图；
[0025]图6为本发明实施例提供的一种阵列基板的俯视结构示意图(三)；
[0026]图7为本发明实施例提供的一种阵列基板的俯视结构示意图(四)；
[0027]图8为本发明实施例提供的一种阵列基板的俯视结构示意图(五)；
[0028]图9为本发明实施例提供的一种阵列基板的俯视结构示意图(六)；
[0029]图10为本发明实施例提供的一种显示面板中彩膜基板的俯视结构示意图。
[0030]附图标记:
[0031]01-阵列基板；100-显示区域；101-第一辅显示子区；102-第二辅显示子区；103-主显示子区；200-G0A区域；201_第一 GOA子区；202_第二 GOA子区；10-衬底基板；20-像素单元；30-G0A单元；40_栅线；50_时钟信号线；60_ESD单元；70_封框胶；90_黑矩阵；91_开口区域；02_彩膜基