液晶显示面板及其阵列基板的制作方法
【技术领域】
[0001] 本发明涉及液晶显示技术领域，具体而言涉及一种液晶显示面板及其阵列基板。
【背景技术】
[0002] 当前，越来越多的液晶显示装置采用在阵列基板上制作栅极驱动电路（Gate driverOnArray，简称GOA)技术，减少阵列基板的边框宽度，以迎合液晶显示装置的窄边 框设计趋势。
[0003] 现有技术的G0A电路通常由多个移位寄存单元组成，每一移位寄存单元连接一条 栅极线，利用上一行栅极线输出的高电平信号对移位寄存单元中的电容充电，以使本行的 栅极线输出高电平信号，再利用下一行栅极线输出的高电平信号实现复位。其中，为使本行 的栅极线输出高电平信号，必须确保足够大的电容，即电容在阵列基板上所占的面积，然而 面积较大的电容不利于液晶显示面板的窄边框设计。
【发明内容】
[0004] 有鉴于此，本发明实施例所要解决的技术问题是提供一种液晶显示面板及其阵列 基板，能够减少G0A电路在阵列基板上所占的面积，有利于液晶显示面板的窄边框设计。
[0005] 为解决上述技术问题，本发明采用的一个技术方案是：提供一种阵列基板，包括 基体以及形成于基体上的第一金属层、第一介电层、第二金属层、绝缘层、电极层，第一金属 层、第一介电层和第二金属层构成第一电容，第二金属层、绝缘层和电极层构成第二电容， 电极层通过贯穿第一介电层和绝缘层的通道孔与第一金属层连接，以将第一电容和第二电 容并联。
[0006] 其中，阵列基板进一步包括位于非显示区的移位寄存单元，第一电容和第二电容 并联连接于移位寄存单元。
[0007] 其中，沿垂直于基体的方向，第一金属层在基体上的投影区域的面积大于第二金 属层在基体上的投影区域的面积，通道孔设置于第二金属层对应的投影区域之外。
[0008] 其中，阵列基板还包括设置于基体上的薄膜晶体管，薄膜晶体管包括栅电极、源电 极和漏电极，栅电极与第一金属层同步形成，由源电极和漏电极组成的源漏电极层与第二 金属层同步形成，源漏电极层与栅电极之间夹设的第一介电层，与第一电容的第一介电层 同步形成。
[0009] 其中，阵列基板包括第一区域和第二区域，薄膜晶体管位于第一区域，电极层设置 于第二区域的绝缘层上。
[0010] 其中，薄膜晶体管还包括形成于基体上的半导体层，半导体层和栅电极之间夹设 有第二介电层，第一金属层设置于第二介电层上，源电极和漏电极均贯穿第一介电层和第 二介电层并与半导体层连接。
[0011] 其中，薄膜晶体管还包括形成于栅电极和源漏电极层之间的半导体层，半导体层 和栅电极之间夹设有第二介电层，第一介电层夹设于半导体层和源漏电极层之间，源电极 和漏电极均贯穿第一介电层并与半导体层连接。
[0012] 其中，第二金属层和源漏电极层与基体之间的距离相等。
[0013] 其中，栅电极与第一金属层的厚度相等，源漏电极层与第二金属层的厚度相等。
[0014] 为解决上述技术问题，本发明采用的另一个技术方案是：提供一种液晶显示面板， 包括上述阵列基板。
[0015] 通过上述技术方案，本发明实施例所产生的有益效果是：本发明实施例设计第一 金属层、第一介电层和第二金属层构成第一电容，第二金属层、绝缘层和电极层构成第二电 容，通过电极层贯穿第一介电层和绝缘层的通道孔与第一金属层连接，从而将第一电容和 第二电容并联，在确保足够大的电容时，能够减少GOA电路在阵列基板上所占的面积，有利 于液晶显示面板的窄边框设计。
【附图说明】
[0016] 图1是本发明液晶显示面板一实施例的结构示意图；
[0017] 图2是图1所示阵列基板一实施例的结构剖视图；
[0018] 图3是图1所示液晶显示面板一实施例的像素结构示意图。
【具体实施方式】
[0019] 下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完 整地描述，显然，本发明以下所描述的实施例仅仅是本发明的一部分实施例，而不是全部的 实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获 得的所有其它实施例，都属于本发明保护的范围。
[0020] 图1是本发明液晶显示面板一实施例的结构示意图。如图1所示，液晶显示面板 10包括第一基板11、第二基板12以及液晶层13,第一基板11和第二基板12相对间隔设 置，其中第二基板12可以为CF(ColorFilter，彩色滤光片）彩膜基板，对应地，第一基板 11可以为TFT(ThinFilmTransistor，薄膜晶体管）阵列基板。
[0021] 图2是图1所示阵列基板一实施例的结构剖视图。如图2所示，阵列基板（第一 基板）11包括基体111以及层叠形成于基体111上的薄膜晶体管T、第一金属层112、第一 介电层113、第二金属层114、绝缘层115、电极层116。其中：
[0022] 阵列基板11包括第一区域A和第二区域B，薄膜晶体管T位于第一区域A，电极层 116设置于第二区域B的绝缘层115上。
[0023] 在第一区域A，
[0024] 薄膜晶体管T包括栅电极g、源电极s、漏电极d以及形成于基体111上的半导体 层117,其中，半导体层117和栅电极g之间夹设有第二介电层118,并且基体111上除半导 体层117覆盖区域之外还设置有第二介电层118,第一金属层112设置于位于第二区域的第 二介电层118上，薄膜晶体管T的源电极s和漏电极d均贯穿第一介电层113和第二介电 层118并与半导体层117电连接。
[0025] 应该理解到，本发明实施例可设置薄膜晶体管T具有其他结构，例如，将半导体层 117形成于由源电极s和漏电极d组成的源漏电极层和栅电极g之间，对应地，位于第一区 域A的第二介电层118夹设于半导体层117和栅电极g之间，第一介电层113夹设于半导 体层117和源漏电极层之间，薄膜晶体管T的源电极s和漏电极d均贯穿第一介电层113 并与半导体层117电连接。
[0026] 在第二区域B，
[0027] 第一金属层112、第一介电层113和第二金属层114构成第一电容Q，第二金属层 114、绝缘层115和电极层116构成第二电容C2，电极层116通过贯穿第一介电层113和绝 缘层115的通道孔％与第一金属层112连接，以将第一电容(^和第二电容C2并联。
[0028] 其中，沿垂直于基体111的方向，第一金属层112在基体111上的投影区域的面积 大于第二金属层114在基体上的投影区域的面积，通道孔％设置于第二金属层114对应的 投影区域之外。
[0029] 第一金属层112与薄膜晶体管T的栅电极