液晶显示面板、阵列基板及其制作方法
【专利摘要】本发明提供了一种液晶显示面板、阵列基板及其制作方法。阵列基板的制作方法包括：在衬底上同时形成栅极图案层和公共电极；在栅极图案层、公共电极和衬底上覆盖栅极绝缘层；在栅极绝缘层上形成半导体层；在半导体层上形成源\漏极图案层，同时在栅极绝缘层上形成像素电极和数据线；在源\漏极图案层、半导体层、像素电极和数据线上覆盖钝化层。阵列基板包括衬底；衬底上的栅极图案层和公共电极；栅极图案层和公共电极上的栅极绝缘层；栅极绝缘层上的半导体层；半导体层上的源\漏极图案层及栅极绝缘层上的像素电极和数据线以及覆盖于其上的钝化层。液晶显示面板包括上述阵列基板。本发明能提高像素开口率和穿透率，使得显示效果更佳。
【专利说明】
液晶显示面板、阵列基板及其制作方法
技术领域
[0001]本发明涉及液晶显示技术领域，特别是涉及一种液晶显示面板、阵列基板及其制作方法。
【背景技术】
[0002]液晶显示器是目前使用最广泛的一种平板显示器，已经逐渐成为各种电子设备如移动电话、个人数字助理(PDA)、数字相机、计算机屏幕或笔记本电脑屏幕所广泛应用具有高分辨率彩色屏幕的显示器。随着液晶显示器技术的发展进步，人们对液晶显示器的显示品质、外观设计、低成本和高穿透率等提出了更高的要求
[0003]IPS(平面控制模式)广视角技术的液晶显示让观察者任何时候都只能看到液晶分子的短轴，因此在各个角度上观看的画面都不会有太大差别，这样就比较完美地改善了液晶显示器的视角。第一代IPS技术针对TN模式的弊病提出了全新的液晶排列方式，实现较好的可视角度。第二代IPS技术(S-1PS即Super-1PS)采用人字形电极，引入双畴模式，改善IPS模式在某些特定角度的灰阶逆转现象。第三代IPS技术(AS-1PSS卩Advanced Super-1PS)减小液晶分子间距离，提高开口率，获得更高亮度。
[0004]如图1和图2所示，图1是现有技术的液晶显示面板的截面结构示意图。图2是现有技术的液晶显示面板的像素结构示意图。现有的液晶显示面板包括TFT基板1、彩膜基板2和设置在所述TFT基板I和彩膜基板2之间的液晶层3。其中，TFT基板I包括玻璃衬底11、设置在玻璃衬底11上的栅极12，覆盖所述栅极12和玻璃衬底11之上的栅极绝缘层13，设置在所述栅极绝缘层13上的半导体层14和源\漏极图案层15以及数据线16，覆盖所述半导体层14、源\漏极图案层15和所述数据线16的隔离层17，设置在所述隔离层17上的像素电极18和公共电极19。现有技术中的TFT基板11的形成需要形成三层金属，第一层金属形成栅极12、第二层金属形成源\漏极图案层15和数据线16、第三层金属形成像素电极18和公共电极19。图2所示的像素中，TFT10、存储电容101和数据线16设在栅极12之上，公共电极19和像素电极18设置在数据线16和存储电容101之上，其中，像素电极18上还设有过孔105，以使像素电极18和TFTlO上的源极通过过孔106进行连接。
[0005]现有技术中，像素电极与TFT桥接处需要设过孔，当像素较小时，该过孔会影响像素开口率，导致液晶显示器的穿透率过低。
【发明内容】
[0006]本发明提供一种液晶显示面板、阵列基板及其制作方法，能够解决现有技术存在的过孔影响像素开口率导致液晶显示器穿透率低的问题。
[0007]为解决上述技术问题，本发明采用的一个技术方案是:提供一种阵列基板的制作方法，该方法包括以下步骤:在衬底上同时形成栅极图案层和公共电极;在所述栅极图案层、所述公共电极和所述衬底上覆盖栅极绝缘层;在所述栅极绝缘层上形成半导体层;在所述半导体层上形成源\漏极图案层，同时在所述栅极绝缘层上形成像素电极和数据线;在所述源\漏极图案层、半导体层、像素电极和数据线上覆盖钝化层。
[0008]其中，在所述源\漏极图案层、半导体层、像素电极和数据线上覆盖第二绝缘层的步骤之后，还包括:在所述钝化层上形成顶层电极。
[0009]其中，所述顶层电极为ITO电极，所述顶层电极与所述公共电极电连接。
[0010]其中，当所述顶层电极为金属电极，所述顶层电极与所述公共电极电连接;在所述钝化层上形成顶层电极的步骤包括:在所述钝化层上形成顶层金属层;通过黄光制程将所述顶层金属层图案化形成顶层电极。
[0011]其中，在衬底上同时形成栅极图案层和公共电极的步骤包括:在所述衬底上形成第一金属层;通过黄光制程将所述第一金属层图案化形成栅极图案层和公共电极层。
[0012]其中，在所述半导体层上形成源\漏极图案层，同时在所述栅极绝缘层上形成像素电极和数据线的步骤包括:在所述半导体层和所述栅极绝缘层上覆盖第二金属层;通过黄光制程将所述第二金属层图案化形成源\漏极图案层、像素电极和数据线。
[0013]为解决上述技术问题，本发明采用的另一个技术方案是:提供一种阵列基板，该阵列基板包括衬底;形成在所述衬底之上的栅极图案层和公共电极;覆盖在所述栅极图案层和所述公共电极之上的栅极绝缘层;形成在所述栅极绝缘层之上的半导体层；形成在所述半导体层之上的源\漏极图案层以及设置在所述栅极绝缘层之上的像素电极和数据线；覆盖在所述源\漏极图案层、半导体层、像素电极和数据线之上的钝化层。
[0014]其中，所述阵列基板还包括形成在所述钝化层之上的顶层电极。
[0015]其中，所述顶层电极为金属电极或者ITO电极，所述顶层电极与所述公共电极电连接。
[0016]为解决上述技术问题，本发明采用的又一个技术方案是:提供一种液晶显示面板，该液晶面板包括上述阵列基板。
[0017]本发明的有益效果是:区别于现有技术的情况，本发明通过在形成栅极图案层的同时形成公共电极，在形成源\漏极图案层的同时形成像素电极和数据线，减少了一道制程，并且使像素电极与源\漏极图案层位于同一平面上，从而使得像素电极和源电极之间的连接无需过孔，即使像素很小时，也不会发生因过孔影响像素开口率的问题，进而提高了像素开口率和液晶显示器的穿透率，从而使得显示效果更佳。
【附图说明】
[0018]图1是现有技术的液晶显示面板的截面结构示意图；
[0019]图2是现有技术的液晶显示面板的像素结构示意图；
[0020]图3是本发明阵列基板的制作方法第一实施例的流程图；
[0021]图4是本发明阵列基板的制作方法第一实施例中形成栅极图案层和公共电极的步骤的示意图；
[0022]图5是本发明阵列基板的制作方法第一实施例中形成栅极绝缘层的步骤的示意图；
[0023]图6是本发明阵列基板的制作方法第一实施例中形成半导体层的步骤的示意图；
[0024]图7是本发明阵列基板的制作方法第一实施例中形成源\漏极图案层、像素电极和数据线的步骤的示意图；
[0025]图8是本发明阵列基板的制作方法第一实施例中形成钝化层的步骤的示意图；
[0026]图9是本发明阵列基板的制作方法第一实施例最终形成的像素结构的示意图；
[0027]图10是图9的像素结构中栅极图案层和公共电极之后的结构示意图；
[0028]图11是在图10上形成半导体层后的结构示意图；
[0029]图12是在图11上形成像素电极和数据线之后的结构示意图；
[0030]图13是本发明阵列基板的制作方法第二实施例的流程图；
[0031]图14是本发明阵列基板的制作方法第二实施例最终形成的像素结构的示意图；
[0032]图15是本发明液晶显示面板实施例的结构示意图；
[0033]图16是本发明液晶面板的彩膜基板制作过程中，形成黑矩阵后的结构示意图；
[0034]图17是本发明液晶面板的彩膜基板制作过程中，形成了红色色阻后的结构示意图；
[0035]图18是本发明液晶面板的彩膜基板制作过程中，形成了绿色色阻后的结构示意图；
[0036]图19是本发明液晶面板的彩膜基板制作过程中，形成了蓝色色阻后的结构示意图；
[0037]图20是本发明液晶面板的彩膜基板制作过程中，形成了支撑件后的结构示意图。
【具体实施方式】
[0038]下面结合附图和【具体实施方式】对本发明进行详细说明。
[0039]请参阅图3，图3是本发明阵列基板的制作方法第一实施例的流程图。本发明提供了一种阵列基板的制作方法，具体地，该方法包括以下步骤:
[0040]SlOl、在衬底31上同时形成栅极图案层32和公共电极33。
[0041]请结合图4，图4是本发明阵列基板的制作方法第一实施例中形成栅极图案层和公共电极的步骤的示意图。步骤SlOl中，在衬底31上形成第一金属层，然后通过黄光制程经曝光、显影和蚀刻形成栅极图案层32和公共电极33。栅极图案层32和公共电极33同时形成，并且位于同一平面中。栅极图案层32和公共电极33采用铝及铝合金或者铜等材料形成。
[0042]S102、在栅极图案层32、公共电极33和衬底31上覆盖栅极绝缘层34。
[0043]其中，栅极绝缘层34可以是一层结构，也可以是两层结构，如果采用两层结构，第一层为SiNx，S1或者AlO，厚度在175-300nm左右，第二层一般采用SiNx，厚度在300nm左右，如图5所示，图5是本发明阵列基板的制作方法第一实施例中形成栅极绝缘层的步骤的示意图。栅极绝缘层34通过CVD或者PECVD的方式形成。
[0044]S103、在栅极绝缘层34上形成半导体层35。
[0045]如图6所示，图6是本发明阵列基板的制作方法第一实施例中形成半导体层的步骤的示意图。半导体层35的厚度为150-350nm，例如250nm，半导体层35也通过该CVD工艺形成。
[0046]S104、在半导体层35上形成源\漏极图案层36，同时在栅极绝缘层34上形成像素电极37和数据线38。
[0047]步骤S104中首先在半导体层35和栅极绝缘层34上形成第二金属层，再通过黄光制程经曝光、显影和蚀刻形成源\漏极图案层36、像素电极37和数据线38。请参阅图7，图7是本发明阵列基板的制作方法第一实施例中形成源\漏极图案层、像素电极和数据线的步骤的示意图。
[0048]第三金属层可以由铝合金或者金属铝或者金属铬制成。源\漏极图案层的厚度为350nm-450nm，例如，427nm 或者400nm。
[0049]步骤S104中，在形成源\漏极图案层36的同时，形成了像素电极37和数据线38，像素电极37和数据线38也是金属，具体地，源\漏极图案层36的一部分位于半导体层35的上方，一部分位34于栅极绝缘层上。像素电极37、数据线38、半导体层35以及一部分源\漏极图案层36均位于栅极绝缘层34上，即位于同一平面上，因此，像素电极37与源电极之间无需经过孔进行连接，因而不会产生因过孔影响开口率导致液晶显示器的穿透率过低的问题，提示像素开口率和穿透率。
[0050]并且，本实施例中，第一层金属形成了栅极图案层和公共电极，第二层金属形成了源\漏极图案层、像素电极和数据线，因而可以不用形成第三层金属。整个液晶显示面板的制作过程中，节省了一道制程，且光罩数量由五道降为四道，节约了成本。
[0051]S105、在源\漏极图案层36、半导体层35、像素电极37和数据线上38覆盖钝化层39。
[0052]本实施例的钝化层39为氮化硅，其厚度为100nm-300nm，例如200nm或者250nm，该钝化层39对其下方的元器件起保护作用，如图8所示，图8是本发明阵列基板的制作方法第一实施例中形成钝化层的步骤的示意图。
[0053]经过上述步骤之后，最终形成的阵列基板的像素结构如图9所示，图9是本发明阵列基板的制作方法第一实施例最终形成的像素结构的示意图。图10、图11和图12是图9中的像素结构的分层结构图。其中，图10是图9的像素结构中栅极图案层和公共电极之后的结构示意图。图11是在图10上形成半导体层后的结构示意图。图12是在图11上形成像素电极和数据线之后的结构示意图。所形成的像素结构中，栅极图案层32和公共电极33位于同一平面上，TFT30设在栅极图案层32之上，存储电容370、像素电极37、TFT30中的源\漏极图案层以及数据线38设置在栅极图案层32和公共电极33之上，且同时形成，因而位于同一平面上，由于像素电极37和源\漏极图案层中的源极位于同一平面，所以像素电极37和源极之间无需通过过孔进行连接。
[0054]TFTlO、存储电容101和数据线16设在栅极12之上，公共电极19和像素电极18设置在数据线16和存储电容101之上，其中，像素电极18上还设有过孔105，以使像素电极18和TFTlO上的源极通过过孔106进行连接。
[0055]区别于现有技术，本发明通过在形成栅极图案层32的同时形成公共电极33，在形成源\漏极图案层36的同时形成像素电极37和数据线38，减少了一道制程，并且使像素电极37与源\漏极图案层36位于同一平面上，从而使得像素电极37和源电极之间的连接无需过孔，即使像素很小时，也不会发生因过孔影响像素开口率的问题，进而提高了像素开口率和液晶显示器的穿透率，从而使得显示效果更佳。
[0056]请参阅图13，图13是本发明阵列基板的制作方法第二实施例的流程图。
[0057]S201、在衬底31上同时形成栅极图案层32和公共电极33。
[0058]请继续参阅图4。具体地，步骤S201包括:在衬底31上形成第一金属层;通过黄光制程，经曝光、显影和蚀刻将第一金属层图案化形成栅极图案层32和公共电极层33。
[0059]S202、在栅极图案层32、公共电极33和衬底31上覆盖栅极绝缘层34。
[0060]具体地，栅极绝缘层34通过CVD或者PECVD的方式形成，请继续参阅图5。
[0061]S203、在栅极绝缘层32上形成半导体层35。
[0062]请继续参阅图5，其中，半导体层35也通过该CVD工艺形成。
[0063]S204、在半导体层35上形成源\漏极图案层36，同时在栅极绝缘层34上形成像素电极37和数据线38。
[0064]步骤S204包括:在半导体层35和栅极绝缘层34上覆盖第二金属层;通过黄光制程将第二金属层图案化形成源\漏极图案层36、像素电极37和数据线38，如图6所示。
[0065]S205、在源\漏极图案层36、半导体层35、像素电极37和数据线38上覆盖钝化层39。
[0066]如图7所示，钝化层39可以是氮化硅保护膜，通过CVD工艺形成，对TFT等元器件进行保护。
[0067]S206、在钝化层39上形成顶层电极40。
[0068]具体地，顶层电极40为ITO电极或者金属电极，顶层电极40与公共电极33电连接，通过公共电极33给顶层电极40进行配电。本实施例的顶层电极40为ITO电极。当顶层电极40为金属电极时，步骤S206包括:在钝化层39上形成顶层金属层;通过黄光制程将顶层金属层图案化形成顶层电极40。
[0069]如图14所示，图14是本发明阵列基板的制作方法第二实施例最终形成的像素结构的示意图。所形成的像素结构中，栅极图案层32和公共电极33位于同一平面上，TFT30设在栅极图案层32之上，存储电容370、像素电极37、TFT30中的源\漏极图案层以及数据线38设置在栅极图案层32和公共电极33之上，且同时形成，因而位于同一平面上，由于像素电极37和源\漏极图案层中的源极位于同一平面，所以像素电极37和源极之间无需通过过孔进行连接。在存储电容370、像素电极37、TFT30中的源\漏极图案层以及数据线38所在层之上还设有顶层电极40，顶层电极40与公共电极33连接。
[0070]本发明还提供了一种阵列基板，如图8所示，该阵列基板包括衬底31、形成在衬底31之上的栅极图案层32和公共电极33。覆盖在栅极图案层32和公共电极33之上的栅极绝缘层34。形成在栅极绝缘层34之上的半导体层35。形成在半导体层35之上的源\漏极图案层36以及设置在栅极绝缘层34之上的像素电极37和数据线38。覆盖在源\漏极图案层36、半导体层35、像素电极37和数据线38之上的钝化层39。
[0071]其中，栅极图案层32和公共电极33位于同一平面上，由同一层金属层形成。源\漏极图案层36、像素电极37和数据线38位于同一平面上，由同一层金属层形成，由于像素电极37和源\漏极图案层36在同一平面上，因而，像素电极37与源极之间无需经过孔连接，因而本发明的阵列基板的像素电极37上不用设置过孔，所以不会影响像素开口率，从而提高了穿透率。
[0072]在另一个实施例中，阵列基板还包括形成在钝化层39之上的顶层电极40，如图14所示。顶层电极40为金属电极或者ITO电极，顶层电极40与公共电极33电连接。
[0073]本发明还提供了一种液晶显示面板，请参阅图15，图15是本发明液晶显示面板实施例的结构示意图。该液晶显示面板包括彩膜基板50、阵列基板60以及设置在彩膜基板50和阵列基板60之间的液晶层70。其中，阵列基板60为上述任一实施例的阵列基板60。
[0074]具体地，阵列基板60可以通过本发明的阵列基板的制作方法制作而成。
[0075]彩膜基板50的形成过程如下:
[0076]在衬底51上形成黑矩阵52，如图16所示，图16是本发明液晶面板的彩膜基板制作过程中，形成黑矩阵后的结构示意图。
[0077]在衬底51和黑矩阵52上覆盖不同颜色的色阻以形成色阻层53，例如，红色色阻、绿色色阻和蓝色色阻，不同的颜色的色阻之间的分界线形成在黑矩阵52之上，如图17、18和19所示，图17是本发明液晶面板的彩膜基板制作过程中，形成了红色色阻后的结构示意图，图18是本发明液晶面板的彩膜基板制作过程中，形成了绿色色阻后的结构示意图，图19是本发明液晶面板的彩膜基板制作过程中，形成了蓝色色阻后的结构示意图。
[0078]在色阻层53上形成支撑件54，支撑件54的作用是维持阵列基板60和彩膜基板50之间的间隔，如图20所示，图20是本发明液晶面板的彩膜基板制作过程中，形成了支撑件后的结构示意图。
[0079]当阵列基板60和彩膜基板50形成之后，将阵列基板60和彩膜基板50对位组装，并在阵列基板60和彩膜基板50之间形成液晶层70，从而形成本发明的液晶显示面板。
[0080]综上所述，本发明能提高像素开口率和穿透率，使得显示效果更佳。
[0081]以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。
【主权项】
1.一种阵列基板的制作方法，其特征在于，包括以下步骤: 在衬底上同时形成栅极图案层和公共电极； 在所述栅极图案层、所述公共电极和所述衬底上覆盖栅极绝缘层； 在所述栅极绝缘层上形成半导体层； 在所述半导体层上形成源\漏极图案层，同时在所述栅极绝缘层上形成像素电极和数据线； 在所述源\漏极图案层、半导体层、像素电极和数据线上覆盖钝化层。2.根据权利要求1所述的方法，其特征在于，在所述源\漏极图案层、半导体层、像素电极和数据线上覆盖第二绝缘层的步骤之后，还包括: 在所述钝化层上形成顶层电极。3.根据权利要求2所述的方法，其特征在于，所述顶层电极为ITO电极，所述顶层电极与所述公共电极电连接。4.根据权利要求2所述的方法，其特征在于，当所述顶层电极为金属电极，所述顶层电极与所述公共电极电连接； 在所述钝化层上形成顶层电极的步骤包括: 在所述钝化层上形成顶层金属层； 通过黄光制程将所述顶层金属层图案化形成顶层电极。5.根据权利要求1所述的方法，其特征在于，在衬底上同时形成栅极图案层和公共电极的步骤包括: 在所述衬底上形成第一金属层； 通过黄光制程将所述第一金属层图案化形成栅极图案层和公共电极层。6.根据权利要求1所述的方法，其特征在于，在所述半导体层上形成源\漏极图案层，同时在所述栅极绝缘层上形成像素电极和数据线的步骤包括: 在所述半导体层和所述栅极绝缘层上覆盖第二金属层； 通过黄光制程将所述第二金属层图案化形成源\漏极图案层、像素电极和数据线。7.一种阵列基板，其特征在于，包括: 衬底； 形成在所述衬底之上的栅极图案层和公共电极； 覆盖在所述栅极图案层和所述公共电极之上的栅极绝缘层； 形成在所述栅极绝缘层之上的半导体层； 形成在所述半导体层之上的源\漏极图案层以及设置在所述栅极绝缘层之上的像素电极和数据线； 覆盖在所述源\漏极图案层、半导体层、像素电极和数据线之上的钝化层。8.根据权利要求7所述的阵列基板，其特征在于，所述阵列基板还包括形成在所述钝化层之上的顶层电极。9.根据权利要求8所述的阵列基板，其特征在于，所述顶层电极为金属电极或者ITO电极，所述顶层电极与所述公共电极电连接。10.—种液晶显示面板，其特征在于，包括权利要求7至9任一项所述的阵列基板。
【文档编号】G02F1/1343GK106094372SQ201610383643
【公开日】2016年11月9日
【申请日】2016年6月1日 公开号201610383643.8, CN 106094372 A, CN 106094372A, CN 201610383643, CN-A-106094372, CN106094372 A, CN106094372A, CN201610383643, CN201610383643.8
【发明人】郝思坤
【申请人】深圳市华星光电技术有限公司