基板处理装置和基板处理方法

专利名称：基板处理装置和基板处理方法
技术领域：
本发明涉及使用等离子体的平行平板型的基板处理装置和基板处 理方法。
背景技术：
在平行平板型的基板处理装置中，具备相互平行地配置的上部电
极和下部电极，对该上部电极或下部电极施加RF (高频)而产生等离 子体，利用该等离子体处理放置在下部电极上的基板(晶片)。
并且，为了控制等离子体密度和从等离子体向基板射入的离子的 能量，提案有对下部电极叠加施加RF (高频)和脉冲负电压的方法。 在该方法中，利用RF控制等离子体密度，利用负电压脉冲控制离子的 能量(参照专利文献l)。
但是，由于近年来的基板的大口径化和等离子体的高密度化，在 每单位时间内射向基板的离子数增加。由于该离子带正电，因此向下 部电极施加的负电压被抵消。因此，保持在下部电极上的基板的电压 发生变化，向该基板入射的离子的入射能量的变动变大。
专利文献1:日本特开2008-85288号公报

发明内容
鉴于上述情况，本发明的目的是提供能够有效地抑制电极上的基 板的电压变化，抑制射向基板的离子的入射能量的变动的基板处理装 置和基板处理方法。
本发明的一个方式的基板处理装置包括腔室；配置在腔室内，
将基板保持在主面上的第一电极；与第一电极相对地配置在腔室内的 第二电极；对第一电极施加频率为40MHz以上的RF电压的RF电源； 和脉冲电压施加部，其与RF电压叠加，向第一电极施加电压与时间的 经过对应地下降的脉冲电压。
6本发明的一个方式的基板处理方法包括在配置于腔室内的电极
上保持基板的步骤；对电极施加频率为40MHz以上的RF电压的步骤; 和与RF电压叠加，向电极施加电压与时间的经过对应地下降的脉冲电 压的步骤。
发明的效果
根据本发明，能够获得有效地抑制电极上的基板的电压变化，抑 制射向基板的离子的入射能量的变动的基板处理装置和基板处理方 法。


图1是现有技术的基板处理装置的大致结构图。 图2是叠加在下部电极上的电压的概略波形图。 图3是用于说明晶片的电压上升的图。 图4是表示晶片的电压与时间的大致关系的图。 图5是表示模拟结果的一例的图。
图6是表示氮化硅膜和SiOC膜的选择比以及氮化硅膜的腐蚀 (erosion)的关系的图。
图7是第一实施方式的基板处理装置的大致结构图。 图8是第一实施方式的脉冲施加部的详细结构图。 图9是叠加在下部电极上的电压的概略波形图。 图IO是表示模拟结果的一例的图。
图11是在第一实施方式的变形例中向下部电极施加的电压的波形图。
图12是在第一实施方式的变形例中向下部电极施加的电压的波形图。
图13是第二实施方式的基板处理装置的概略结构图。
图14是脉冲施加部的详细结构图。
图15是叠加在下部电极上的电压的大概波形图。
图16是表示模拟结果的一例的图。
图17是第三实施方式的基板处理装置的概略结构图。
图18是第三实施方式的变形例的基板处理装置的概略结构图。图19是第四实施方式的基板处理装置的概略结构图。
图20是第四实施方式的变形例的基板处理装置的概略结构图,
图21是第五实施方式的基板处理装置的概略结构图。
图22是叠加在下部电极上的电压的概略波形图。
图23是表示模拟结果的一例的图。
图24是第六实施方式的基板处理装置的概略结构图。
图25是可变电阻部的详细结构图。
符号的说明
1~7基板处理装置
11蚀刻腔室
12处理气体导入管
13上部电极
14等离子体
15晶片
16下部电极
17排气口
18匹配器
19 RF (高频)电源
20 LPF (Low Pass Filter:低通滤波器)
21 DC电源
31、 41开关电路(第一、二切换部) 32锯齿波电源
33、 43 门极触发器(gatetrigger)
42a 42f DC电源
51电压监视器(电压测定部)
52控制电路
61可变电容器
62控制电路
具体实施例方式
(基板处理装置的结构)图1是表示现有技术的基板处理装置1的概略结构图。图2表示 叠加在下部电极16上的电压的概略波形图。在图2中，纵轴表示电压
(Voltage),横轴表示时间(w)。在此，作为现有的基板处理装置， 对平行平板型的RIE (Reactive Ion Etching:反应性离子蚀刻)装置进 行说明。
晶片(Wafer) 15为该实施方式的基板处理装置1的处理对象。蚀 刻腔室11保持进行晶片15的处理所必需的环境。处理气体导入管12 导入进行晶片15的处理所必需的处理气体。
下部电极16具备用于保持晶片15的静电吸盘。上部电极13与下 部电极16的上部相对地设置，其一端接地。该上部电极13和下部电 极16形成平行平板电极。
等离子体14通过施加在下部电极16上的RF而产生。形成该等离 子体14的离子在图1中的箭头的方向射向晶片15。在该基板处理装置 1中，利用等离子体14对晶片15进行蚀刻处理。
排气口 17与未图示的压力调整阀、排气泵连接。蚀刻腔室11内 的气体从排气口 17被排气，蚀刻腔室11内的压力被保持为一定。RF 电源19产生向下部电极16施加的RF。匹配器18使RF电源19和等 离子体14的阻抗匹配。
DC脉冲电源21将图2所示的波形的电压(DC脉冲(Pluse))向 LPF (低通滤波器)20输入。如图2所示，在现有技术的基板处理装 置1中，向下部电极16施加在1个脉冲内电压不发生变化的矩形波状 的电压。LPF20防止来自RF电源19的高频RF成分进入DC脉冲电源 21。
(基板处理装置的动作)
首先，利用未图示的搬送机构将晶片15搬送到被抽真空并达到规 定的压力的蚀刻腔室ll内。接着，利用下部电极16具备的静电吸盘， 将晶片15保持在下部电极16上。
接着，从处理气体导入管12导入进行晶片15的处理所必需的处 理气体。这时，导入到蚀刻腔室ll内的处理气体，通过未图示的压力 调整阀和排气泵从排气口 17以规定的速度被排气。其结果是，蚀刻腔 室ll内的压力被保持为一定。接着，从RF电源19经匹配器18向下部电极16施加RF。另外， 来自DC脉冲电源21的图2所示的脉冲电压与RF叠加并被施加在下 部电极16上。
并且，利用来自RF电源19的RF电力控制等离子体密度，利用 来自DC脉冲电源21的负电压控制射向晶片15的离子的能量，对保 持在下部电极16上的晶片15进行蚀刻处理。 (处理中的晶片的电压变化)
图3是用于说明晶片15的电压变化的图。此外，对与在图1中说 明过的结构相同的结构标注相同的符号，省略重复的说明。图4是表 示晶片15的电压变化和时间的概略关系的图。在图4中，纵轴表示电 压(Voltage)。此外，横轴表示时间(w)。其中，在图4中，电压朝 向纵轴方向上侧降低(负电压增加)。
如图3所示，形成等离子体14的离子带正电。该离子射向被施加 负电压的下部电极16上的晶片15。
如上所述，近年来，晶片15趋于大口径化，而且，由于等离子体 14趋于高密度化，因此在每单位时间内射向晶片15的离子数增加。由 于该离子，通过下部电极16向晶片15施加的负电压被抵消，如图4 所示，晶片15的电压随着时间而上升。
图5是模拟施加图2所示的波形的电压的情况下的晶片15和下部 电极16的电压的变化的图。在图5中，纵轴表示电压(Voltage),横 轴表示时间(]is)。
通过以下方式，能够模拟电压的变化。使用等离子体模拟器 (G.chen，LL.Raja,J.Appl.Phys.96，6073(2004))计算等离子体密度、电子 温度、阴极鞘(cathode sheath)静电电容、阳极静电电容。与这些等 离子体密度等对应的等离子体14能够利用使用由电容器、电流源、二 极管构成的2个鞘、和电阻的模型表示。在电路模拟器(PSpice)中应 用该模型，能够分析所施加的负电压引起的晶片15的电压变化。
以下表示计算条件。
晶片直径300mm
上部电极13和下部电极16的距离50mm 下部电极16的静电吸盘电容10nF负电压脉冲的频率200kHz 蚀刻腔室11内压力40mTorr (约5.3Pa) RF频率/电力100MHz/1000W 以下表示计算结果。 等离子体密度lxlO"个/m3 电子温度3.0eV 阴极鞘静电电容280pF 阳极静电电容14nF
接着，使用电路模拟器(PSpice)，分析施加负电压的晶片15的电 压变化。
实线101为下部电极16的电压。虚线102为通过LPF20向下部电 极16施加的电压。如利用图3、 4所说明的那样，带正电的离子从等 离子体14射向晶片15。因此，在向下部电极16施加虚线102所示那 样的1个脉冲内的电压为一定的电压的情况下，如虚线101所示，晶 片15的电压随时间而上升，最终，在1个脉冲内电压上升大约250伏 特(Voltage )。
这样，在向下部电极16叠加施加RF和脉冲负电压的现有技术的 基板处理装置1中，由于晶片15的电压发生变化，因此在晶片15的 处理中射入的离子的入射能量的变动变大。此外，因为离子的入射能 量的变动大，所以晶片15的加工精度恶化。
在此，1个脉冲内的晶片15的电压变化由以下的式(1)、 (2)表
V(t) = VpulSe(t)+{z.e.S.B.No.(k.Te/mi)l/2/c}.tpulse……式(i) tpulse=Duty/ lse ……式(2)
V (t)为晶片15的电压的时间变化。Vpulse为从脉冲电源21施 加的电压的时间变化。S为下部电极16的面积。B为Bohm常数。NO 为等离子体14的密度(电子密度)。k为玻尔兹曼(Boltzmann)常数。 Te为电子温度。mj为形成等离子体14的离子的质量。e为元电荷。Z 为离子价数。C为下部电极16具备的静电吸盘和包括静电吸盘的电路
ii的合成静电电容。tp^e为DC脉冲的1周期之中的施加时间。Duty为 脉冲的施加占空(duty)比。(Op^e为脉冲频率。
根据式(1)可知，以下的对策(1) ~ (3)对控制晶片15的电压 上升有效。
(1) 使Vpulse的值随着时间经过而下降。
(2) 增大静电吸盘和包括静电吸盘的电路的合成静电电容C。
(3) 提高脉冲的频率，或者降低Duty比(縮短1个脉冲的时间)。 在此，认为，在技术上难以制作高频的脉冲电源，此外处理特性
发生变化。因此在采用对策(3)的情况下，比较现实的是降低Duty 比。
另外， 一般，由于对Low-K材料进行微细加工的情况下的处理窗 口 (Process Window)的宽度非常狭窄，所以优选晶片15的电压变化 抑制为50V以下。以下，说明其理由。
图6是表示对作为掩模的SbN4膜(以下，称为氮化硅膜)和SiOC 膜(以下称为Low-K (低介电性)膜)进行蚀刻处理的情况下的氮化 硅膜与Low-K膜的选择比以及氮化硅膜的腐蚀(Erosion)和窗口 15 的偏置电压的关系的图。
其中，所谓腐蚀，是图形的部分丧失，以蚀刻后的掩模上表面尺 寸/蚀刻前的掩模上表面尺寸表示。 一般而言，当该值小于0.7时露出 基底。因此，必须使腐蚀在0.7以上而对晶片15进行处理。
图6的实线103表示氮化硅膜的腐蚀。虚线104表示氮化硅膜与 Low-K膜的选择比。另外，左纵轴表示氮化硅膜的腐蚀，右纵轴表示 氮化硅膜与Low-K膜的选择比，横轴表示偏置电压。
如实线103所示，氮化硅膜的腐蚀直到偏置电压为-200V为止几乎 不发生，但是当成为-200V以下时其值急剧减少。并且当偏置电压成为 -300V时腐蚀的值为作为允许界限的0.7以下。
另外，如虚线104所示，氮化硅膜与Low-K膜的选择比，在偏置 电压为-400V至-250V之间时为大致一定的值，在比-250V高或者比 400V低的偏置电压下，氮化硅膜与Low-K膜的选择比变小。
如上所述，在对Low-K膜进行蚀刻处理的情况下，如果偏置电压 为-250V以下则氮化硅膜与Low-K膜的选择比变得充分大，而在偏置电压为-300V以下时腐蚀成为作为允许界限的0.7以下。因此，如上所 述，优选将偏置电压的变化控制在50V左右以下。
以下，对用于有效地抑制晶片15的电压变化的实施方式进行说明。 (第一实施方式)
图7是本发明的一个实施方式的基板处理装置2的概略结构图。 图8是脉冲施加部的详细结构图。图9是叠加在下部电极16上的电压 的概略波形图。在图9中，纵轴表示电压(Voltage)，横轴表示时间(p)。
锯齿波电源32向开关电路(第一切换部)31输出图9的波形线 106所示的锯齿波形的电压。另外，锯齿波电源32向门极触发器33 输入同步信号。同步信号在图9的波形线106所示的锯齿波形的任意 的点，例如锯齿波形的每个电压最低的点或每个电压最高的点向门极 触发器33被输入。
门极触发器33，根据从锯齿波电源32输入的同步信号，向开关电 路31输入用于进行0N (导通)/OFF (断开)的切换的信号。具体而 言，当从锯齿波电源32接收到同步信号时，以规定的间隔输入ON信 号和OFF信号。
开关电路(第一切换部)31，根据从门极触发器33输入的信号， 对于将从锯齿波电源32输入的电压输向LPF20的动作进行ON/OFF 的切换。具体而言，当从门极触发器33接收到ON信号时，连接与锯 齿波电源32的开关，向LPF20输入电压。另外，当从门极触发器33 接收到OFF信号时，切断与锯齿波电源32的开关，阻断向LPF20的 电压的输入，接地。
其结果是，由图9的实线105表示的波形电压被输向LPF20。
另夕卜，RF电源19通过匹配器18向下部电极16施加40MHz以上 的RF。关于其它的构成要素，由于在图l中已进行说明，所以对共同 的构成要素标注相同的符号，省略说明。其中，由开关电路31、锯齿 波电源32和门极触发器33构成脉冲电压施加部。
图10是模拟在向下部电极16施加图9的实线105所示的波形的 电压的情况下的晶片15的电压的变化的图。在图10中，纵轴表示电 压(Voltage),横轴表示时间(w)。此外，模拟条件、方法与在图5 中说明过的条件、方法相同。实线107为晶片15的电压。虚线108是经LPF20向下部电极16 施加的电压。虚线108是，为了抵消由于离子从等离子体14射入而引 起的晶片15的电压上升，向下部电极16输入在1个脉冲内电压大约 下降250伏特(Voltage)的波形电压。
如上所述，在该第一实施方式的基板处理装置2中，具备输出 锯齿形状的波形电压的锯齿波电源32;根据从锯齿波电源32输入的同 步信号，向开关电路31输入用于进行ON/OFF的切换的信号的门极触 发器33;和根据来自门极触发器33的信号切换从锯齿波电源32输入 的电压的ON/OFF的开关电路31。并且，如图9的实线105所示，向 下部电极16施加1个脉冲内的电压与时间对应地降低(负电压增加) 的脉冲电压。
因此，能够有效地抑制保持在下部电极16上的晶片15的电压变 化，能够将晶片15的电压变化抑制在50V以下。另外，由于能够抑制 晶片15的处理中的下部电极16的电压变化，所以能够抑制向晶片15 入射的离子的入射能量的变动。另外，由于向晶片15入射的离子的入 射能量的变动被抑制，所以晶片15的加工精度变得良好。 (第一实施方式的变形例)
图11、 12是在该第一实施方式的变形例中向下部电极16施加的 电压的波形图。在第一实施方式中，如在图9中所说明的那样，通过 开关电路31对从锯齿波电源32输出的锯齿形状的波形电压进行截取， 向下部电极16施加1个脉冲内的电压与时间对应地降低的脉冲电压。
但是，如果能够将蚀刻处理中的晶片15的电压变化抑制在50V以 下，则不一定需要使用锯齿形状的波形电压。因此，也可以通过开关 电路对图11的虚线所示的三角波或图12的虚线所示的正弦波进行截 取，如以图11或图12的实线所示那样向下部电极16施加1脉冲内的 电压与时间对应地降低的脉冲电压。另外，虽然未图示，但是也可以 如式(1)所说明的那样縮短l个脉冲的时间。在此情况下也能够得到 与第一实施方式相同的效果。
另外，如下所述，也能够取得同步。即，在取得同步的规定的时 刻从门极触发器33向锯齿波电源32和开关电路(第一切换部)31输 入信号。
14(第二实施方式)
图13是第二实施方式的基板处理装置3的概略结构图。图14是脉冲施加部的详细结构图。图15是叠加在下部电极16上的电压的概略波形图。在图15中，纵轴表示电压(Voltage),横轴表示时间(p)。
DC电源42a 42f向开关电路41输入相互不同的负电压。门极触发器43向开关电路41输入用于进行DC电源42a 42f的开关的信号。开关电路(第二切换部)41具备分别与DC电源42a 42f对应的开关41a 41f。
开关41a 41f根据从门极触发器43输入的信号切换ON/OFF。具体而言，当从门极触发器43接收到ON信号时，连接开关41a 41f，向LPF20输入电压。另外，当从门极触发器43接收到OFF时，切断开关41a 41f，阻断向LPF20的电压的输入。其中，开关41a 41f的控制独立进行。
对于其它的构成要素，由于在图1中已进行说明，因此对于共同的构成要素标注相同的符号，省略重复说明。此外，由开关电路41、DC电源42a 42f和门极触发器43构成脉冲电压施加部。
在该第二实施方式中，为了获得以图15的实线表示的电压波形，进行以下的说明的控制。此外，令1个脉冲内的电压上升为250V， 1个脉冲的时间为36p。
DC电源42a输出-500V。 DC电源42b输出-550V。 DC电源42c输出-600V。 DC电源42d输出-650V。 DC电源42e输出-700V。 DC电源42f输出-750V。
门极触发器43每6ns向开关电路41输入信号。开关电路41根据来自门极触发器43的信号，切换从DC电源42a 42f输入的电压，经LPF20向下部电极16施加。
图16是模拟向下部电极16施加图15所示的波形的电压的情况下的晶片15的电压变化的图。在图16中，纵轴表示电压(Voltage),横轴表示时间(Kis)。此外，模拟条件、方法与在图5中说明的条件、方法相同。
实线109为晶片15的电压的波形。虚线110为向下部电极16施加的电压的波形。通过门极触发器43和开关电路41，以一定间隔切换从DC电源42a 42f输出的负电压。因此，如虚线110所示的那样，向下部电极16施加的电压阶段地变化为-500V、 -550V、 -600V、 -650V、-700V、 -750V。
其结果是，能够将1个脉冲内的晶片15的电压的变化如实线109所示那样控制为大约50V左右。此外，DC电源的数目并不局限于6个，能够改变。
如上所述，在该第二实施方式的基板处理装置3中，具备输出相互不同的负电压的多个DC电源42a 42f;和选择从该多个DC电源输出的电压而向下部电极16施加的开关电路41。并且，向下部电极16施加在1个脉冲内电压阶段地降低的波形的电压。
因此，能够有效地抑制保持在下部电极16上的晶片15的电压变化，能够将晶片15的电压变化抑制在50V以下。其它的效果与第一实施方式相同。
此外，还可以具备受理用户的输入的输入受理部，例如在处理方案中设定DC电源42a 42f的输出电压、和门极触发器43的DC电源42a 42f的切换时刻。(第三实施方式)
图17是第三实施方式的基板处理装置4的概略结构图。电压监视器(电压测定部)51测定下部电极16的电压，向切换指示电路52输入所测定到的电压。切换指示电路52，根据从电压监视器51输入的下部电极16的电压向开关电路41指示DC电源42a 42f的切换。
具体而言，为了将下部电极16上的晶片15的电压变化控制为50V以下，切换指示电路52每当从电压监视器51输入的电压上升50V时，向开关电路41输入对开关电路41所具备的开关41a 41f指示ON/OFF
的信号。
开关电路41根据来自切换指示电路52的指示，进行开关电路41a 41f的ON或OFF。因此，向下部电极16施加的电压阶段地变化为-500V、画550V、 -600V、 -650V、 -700V、 -750V。
关于其它的构成要素，由于在图l、图13中已进行说明，因此对于共同的构成要素标注同一符号，省略重复说明。如上所述，在该第三实施方式的基板处理装置4中，具备测定下部电极16的电压的电压监视器51;和根据由电压监视器51测定到
的下部电极16的电压向开关电路41指示DC电源42a 42f的切换的切换指示电路52。
因此，能够有效地抑制保持在下部电极16上的晶片15的电压变化，能够将晶片15的电压变化抑制在50V以下。其它的效果与第一实施方式相同。
此外，也可以代替电压监视器51而具备测定等离子体14的电子密度的等离子体监视器(朗缪尔测量仪等的等离子体测定部)。根据由该等离子体监视器测定到的等离子体14的电子密度或电子温度向开关电路41进行切换指示，也能够获得同样的效果。例如，在等离子体的电子密度为高的等离子体的情况下，加快开关电路41进行的DC电源切换时刻，加快电压上升，由此能够将晶片15的电压变化抑制在50V以下。
另外，与第二实施方式相同，也可以还具备受理用户的输入的输入受理部，根据电压监视器51测定到的下部电极16的电压，或由等离子体监视器测定到的电子温度、电子密度，设定DC电源42a 42f的输出电压。另外，DC电源的数目并不限定于6个，能够进行变更。(第三实施方式的变形例)
图18是第三实施方式的变形例的基板处理装置5的概略结构图。在该第三实施方式的变形例中，按照以下方式构成根据由电压监视器51测得的下部电极16的电压，或由等离子体监视器测得的电子温度、电子密度，改变锯齿波电源32的电压变动倾斜度，由此将晶片l5的电压变化抑制得较小。
例如，在下部电极16的电压上升较大的情况下，或者等离子体14的电子密度较大，或者电子温度较高的情况下，通过使锯齿波电源32的电压变动倾斜度急剧，能够将晶片15的电压变化抑制在50V以下。对于其它的构成要素，由于在图1中已进行说明，因此对于共同的构成要素，标注相同的符号，省略重复说明。(第四实施方式)
图19是第四实施方式的基板处理装置6的概略结构图。可变电容器61为能够改变静电电容的电容器。该可变电容器61与具备静电吸盘的下部电极16串联连接。控制电路62根据从电压监视器51输入的下部电极16的电压使可变电容器61的静电电容改变。具体而言，增大开始的静电吸盘的静电电容，使用可变电容器61将合成静电电容C降低至规定的值。当从电压监视器51输入的电压上升时，控制电路62与该上升对应地使可变电容器61的静电电容增加，使与静电吸盘的合成静电电容C增加。
关于其它的构成要素，由于在图1中已进行说明，因此对于共同的构成要素，标注相同的符号，省略重复说明。
可变电容器61的位置，可以与下部电极16串联连接，也可以位于进行叠加的RF电路内的串联位置。另夕卜，进行叠加的DC脉冲电路内的串联位置，例如如图20所示的基板处理装置7那样，可以在LPF20的前后，或者在LPF20或脉冲电源21的内部串联地设置。通过增加可变电容器61的静电电容，与静电吸盘的合成静电电容C增加，能够将晶片15的电压变化抑制为较低。
如上所述，该第四实施方式的基板处理装置6具备测定下部电极16的电压的电压监视器51;和根据由电压监视器51测定到的下部电极16的电压使可变电容器61的静电电容增加，从而使合成静电电容C增加的控制电路62。
因此，能够有效地抑制保持在下部电极16上的晶片15的电压变化，能够将晶片15的电压变化抑制在50V以下。其它的效果与第一实施方式相同。
另外，在仅利用第一 第三实施方式所具备的构成要素时，晶片15的电压变化过大的情况下，通过使合成电容器电容C增加，能够将晶片15的电压变化抑制在50V以下。(第五实施方式)
图21为第五实施方式的基板处理装置8的概略结构图。基板处理装置8包括脉冲电压产生部71、控制部72、和等离子体监视器73。脉冲电压产生部71生成脉冲组电压波形。
图22表示叠加在下部电极16上的脉冲组电压波形的一例。在图22中，纵轴方向表示电压(Voltage),横轴方向表示时间(s)。在该脉冲组电压波形中，重复包含多个脉冲状波形(脉冲组)的期间ttl，和
不包含脉冲状波形的期间(脉冲组间的休止时间)t2。在期间ttl中，以休止时间(脉冲间的休止时间)tl、频率col (脉冲间的时间间隔厶t
(=l/col))，重复N1个脉冲状波形。
在图22所示的脉冲状波形中，存在电压为V0 (通常为0V)、 Vtop的一定电压的期间。相对于此，允许在该期间的某程度的电压的变动。即，作为脉冲状波形，除纯粹的脉冲波形以外，也允许使用疑似脉冲
(例如sin波)。
控制部72控制脉冲组电压波形。控制部72控制脉冲的个数Nl、频率col、休止时间tl、 t2的至少任意一个。
图23是模拟向下部电极16施加图22所示的脉冲组电压波形的情况下的晶片15的电压的变化的图。在此，比较图5的晶片15和下部电极16的电压的变化(图2所示的单一脉冲波形的情况)并加以表示。在图23中，纵轴表示电压(Voltage),横轴表示时间(ps)。此外，模拟条件、方法与在图5中说明的条件、方法相同。
曲线701-703对应于脉冲组电压波形。曲线701(虚线)为经LPF20向下部电极16施加的电压，与图22所示的脉冲组电压波形对应。曲线702 (实线)为这时的晶片15的电压。伴随脉冲电压的施加，晶片15的电压发生变动，与l个脉冲对应的电压具有峰值。曲线703表示该峰值电压Vp的时间上的变动(倾斜度)。伴随时间的变动，峰值电压Vp的绝对值减少，在1个脉冲组产生电压降AVp。
另一方面，曲线801-803与单一脉冲电压波形对应。曲线801 (虚线)为经LPF20向下部电极16施加的电压，与图2所示的单一脉冲电压波形对应。曲线802 (实线)为这时的晶片15的电压。曲线803表示该电压的时间上的变动(倾斜度)。伴随时间的变动，电压的绝对值减少，在1个脉冲中产生电压降AV。
在图23中，使脉冲组电压波形中的期间ttl与单一脉冲电压波形中的脉冲宽度tw相同。这时，前者的电压降AVp比后者的电压降AV小(AVp<AV)。 g卩，判断脉冲组电压波形与单一脉冲电压波形相比难以产生电压降。
通过使用脉冲组电压波形，产生以下所述的优点(1) (3)。(1) 通过调节脉冲的个数N1，能够进行控制，使晶片15的峰值电压Vp (t)的变化(电压降)AVp成为50V以下。
基于脉冲组电压波形的电压V (t)的变化由以下的式(3)表示。另外，l个脉冲组中的峰值电压Vp的变化(电压降)AVp由以下的式(4)表示。
<formula>formula see original document page 20</formula>V (t)为晶片15的电压的时间变化。Vpulse为从脉冲电压产生部71施加的电压的时间变化。S为下部电极16的面积。B为Bohm常数。No为等离子体14的密度(电子密度)。k为波尔兹曼常数。Te为电子温度。mi为形成等离子体14的离子的质量。e为元电荷。Z为离子价数。C为下部电极16具备的静电吸盘和包括静电吸盘的电路的合成静电电容。teff为有效脉冲施加时间(在1个脉冲组中，有效施加脉冲电压的时间)。(ol为脉冲的频率。
根据该公式(5)，判断能够利用脉冲的个数Nl控制电压降AVp。此外，利用休止时间tl、频率col也能够控制电压降AV。电压降AVp由等离子体密度No、电子温度Te、电容C、电阻R、离子质量mi、有
效脉冲施加时间teff决定。
(2) 与DC脉冲波形相比较，在脉冲组电压波形中，电压降的倾斜度变得平缓。
如上所述，脉冲组电压波形与单一脉冲电压波形相比，较难以产生电压降。这是由于休止时间tl中的电子电流导致的电压恢复效果。即，在休止时间tl中，蓄积在晶片15上的电荷被释放。这也表示有效
脉冲施加时间teff依赖与休止时间tl的情况。
(3) 并不是通过各个脉冲，而是通过1个脉冲组，能够控制离子。如以下的式(6)所示，使休止时间tl比等离子体离子的时间常数
(1/cop)短。其结果是，能够使得各个脉冲本身不会对离子的动作施加较大的影响。即，由于离子的动作不追随各个脉冲的电压变化，因对对离子而言，感觉到1个脉冲组如同1个脉冲。
tl < 1/cop (秒) ……式(6)
cop (=e2No/somi) 1/2:等离子体离子频率
e:元电荷
SO:真空的介电常数 mi:离子的质量 No:等离子体的密度
根据公式(6)，例如如果使等离子体离子频率cop为5 (MHz), 则休止时间tl大约为0.2 (psec)左右以下。这样，并不是通过各个脉 冲，而是能够通过1个脉冲组的整体控制离子。在此情况下，根据1 个脉冲组中的电压的平均值(平均施加电压)，离子实质上进行移动， 射入晶片15， g卩，即使使用脉冲组电压波形，也能够确保离子的入射 能量的均匀性。
另一方面，离子的入射能量依赖于平均施加电压是指，为了增大 离子的入射能量，需要更大的脉冲电压。但是，如果脉冲电压充分大， 则即使使脉冲电压一定，也能够调整平均施加电压(甚至离子的入射 能量)。即，能够利用脉冲的个数N1、频率col、休止时间tl调整离子 的入射能量。
等离子体监视器73是测定等离子体14的电子密度或电子温度的 例如朗缪尔测量仪。
控制部72能够根据该测定结果控制脉冲组电压波形。例如，在电 子密度高的等离子体的情况下，通过控制脉冲数N1、脉冲的频率col、
休止时间tl而使得有效脉冲施加时间teff变小，能够抑制晶片15的电
压变化。
另外，也可以替换等离子体监视器73而使用电压监视器测定下部 电极16的电压。当下部电极16的电压变化较大时，通过控制脉冲数
Nl、脉冲的频率COl、休止时间tl使得有效脉冲施加时间teff变小。其
结果是，能够抑制下部电极16的电压的变化。
关于其它的构成要素，由于在图1中已进行说明，所以对于共同 的构成要素，标注相同的符号，省略重复说明。 (第六实施方式)图24为第六实施方式的基板处理装置7的概略结构图。基板处理 装置7包括可变电阻部81、电阻控制部82、等离子体监视器73。
如图25所示，可变电阻部81具有电阻811、开关812，通过开关 812的ON/OFF，能够改变电阻值。作为开关812，能够利用双极型晶 体管、MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor: MOS场效应晶体管)、IGBT (Insulated Gate Bipolar Transistor:绝缘栅 极双极型晶体管)等。开关812的时间常数为数10MHz左右即可。在 此，表示3组的电阻811、开关812。相对于此，也能够使用更多组(例 如，10-100组)的电阻811、开关812。当使用多组电阻811、开关812 时，能够更加精细地使可变电阻部81的电阻变化。
电阻控制部82操作开关812，控制可变电阻部81的电阻值。
在此，1个脉冲内的晶片15的电压变化V (t)由以下的式(7) 表示。另外，在1个脉冲中的电压的变化(电压降)AV由以下的式(8)
表不o
V(t) = Vconst + {S . B . No . (k . Te/mi) 1/2 }
{[Duty/(,lse.C)]2+R2}1/2……式(7)
△V = +(S.B.No.(k.Te/mi)1/2
,([Duty/(w一,C)]2+R卞……式(8)
V (t)为晶片15的电压的时间变化。Vconst为从脉冲电源21施 加的脉冲的电压。S为下部电极16的面积。B为Bohm常数。N0为等 离子体14的密度(电子密度)。k为波尔兹曼常数。Te为电子温度。 mi为形成等离子体14的离子的质量。C为下部电极16具备的静电吸 盘和包括静电吸盘的电路的合成静电电容。Duty为脉冲的施加占空比。 COpuke为脉冲频率。R为可变电阻部81的电阻。
如式(8)所示，通过减小电阻R，能够抑制电压V (t)的变动。
等离子体监视器73是测定等离子体14的电子密度或电子温度的 装置，例如为朗缪尔测量仪。
电阻控制部82能够根据等离子体监视器73的测定结果(电子密
22度或电子温度)控制电阻R。例如，根据等离子体的电子密度，以使 得电阻R变小的方式控制可变电阻部81,能够抑制晶片15的电压变 化。
另外，也可以代替等离子体监视器73而使用电压监视器测定下部 电极16的电压。当下部电极16的电压的变化较大时，控制可变电阻 部81，使电阻R减小。其结果是能够控制下部电极16的电压的变化。
对于其它的构成要素，由于在图1中已进行说明，因此对于共同 的构成要素标注相同符号，省略重复说明。 (其它的实施方式)
此外，本发明并不仅限定于上述实施方式，在实施阶段，在不脱 离其主旨的范围内能够对构成要素进行变形而具体化。例如，作为基 板处理装置，除R正之外，也能够应用于等离子体CVD(Chemical Vapor Deposition)装置等。
权利要求
1.一种基板处理装置，其特征在于，包括腔室；配置在所述腔室内，将基板保持在主面上的第一电极；与所述第一电极相对地配置在所述腔室内的第二电极；对所述第一电极施加频率为40MHz以上的RF电压的RF电源；和脉冲电压施加部，其与所述RF电压叠加地向所述第一电极施加电压与时间的经过对应地下降的脉冲电压。
2. 如权利要求1所述的基板处理装置，其特征在于所述脉冲电压施加部包括输出与时间的经过对应地周期性下降的电压的电源；和 以规定的间隔向所述第一电极施加从所述电源输出的电压的第一 切换部。
3. 如权利要求1所述的基板处理装置，其特征在于-所述脉冲电压施加部包括 输出相互不同的电压的多个电源；禾口以规定的间隔切换从所述电源输出的电压并向所述第一电极施加 该电压的第二切换部。
4. 如权利要求3所述的基板处理装置，其特征在于 所述脉冲电压施加部包括测定所述第一电极的电压的电压测定部或测定等离子体状态的等 离子体测定部；和切换指示部，其根据所述电压测定部或等离子体测定部的测定结 果，向所述第二切换部指示进行从所述电源输出的电压的切换。
5. 如权利要求4所述的基板处理装置，其特征在于-所述等离子体状态为等离子体的电子密度或电子温度。
6. —种基板处理装置，其特征在于，包括 腔室；配置在所述腔室内，将基板保持在主面上的第一电极； 与所述第一 电极相对地配置在所述腔室内的第二电极； RF电源，其向所述第一电极施加频率为40MHz以上的RF电压； 脉冲电压施加部，其将脉冲电压叠加在所述RF电压上向所述第一 电极施加；可变电容器，其位于所述第一电极与所述脉冲电压施加部之间， 与所述第一电极串联连接；测定所述第一电极的电压的电压测定部或测定等离子体的电子密 度的等离子体测定部；和控制部，其根据所述电压测定部或等离子体测定部的测定结果， 使所述可变电容器的电容量变化。
7. —种基板处理装置，其特征在于，包括 腔室；配置在所述腔室内，将基板保持在主面上的第一电极； 与所述第一电极相对地配置在所述腔室内的第二电极； 向所述第一电极施加频率为40MHz以上的RF电压的RF电源；和将重复第一期间和第二期间的电压波形叠加在所述RF电压上向 所述第一电极施加的脉冲电压施加部，其中，所述第一期间是包括以 休止时间tl、频率col重复的N1个脉冲状波形的脉冲组波形的第一期 间，所述第二期间是不包括脉冲状波形、比该休止时间tl长的休止时 间t2的第二期间。
8. 如权利要求7所述的基板处理装置，其特征在于，还具备 测定所述第一电极的电压的电压测定部或测定等离子体电子密度的等离子体测定部；和根据所述电压测定部或等离子体测定部的测定结果，控制所述个数N1、频率col、休止时间tl、 t2中的至少任意一个的控制部。
9. 如权利要求7所述的基板处理装置，其特征在于所述休止时间tl由以下的式表示tl < 1/邵(秒)op (=e2No/somi) 1/2:等离子体离子频率 e:元电荷eo:真空的介电常数mi:离子的质量NO:等离子体的密度。
10. —种基板处理装置，其特征在于，包括 腔室；配置在所述腔室内，将基板保持在主面上的第一电极； 与所述第一电极相对配置在所述腔室内的第二电极； 向所述第一电极施加频率为40MHz以上的RF电压的RF电源； 与所述RF电压叠加地向所述第一电极施加脉冲电压的脉冲电压 施加部；在所述脉冲电压施加部与所述第一电极之间设置的可变电阻；和 控制所述可变电阻的电阻值R的控制部。
11. 如权利要求1所述的基板处理装置，其特征在于1个脉冲内或者1个脉冲组中的保持在所述第一电极上的基板的 电压变化为50伏特以下。
12. —种基板处理方法，其特征在于，包括 将基板保持在配置于腔室内的电极上的步骤； 对所述电极施加频率为40MHz以上的RF电压的步骤；禾口 与所述RF电压叠加地向所述电极施加电压与时间的经过对应地下降的脉冲电压的步骤。
13. —种基板处理方法，其特征在于，包括 将基板保持在配置于腔室内的电极上的步骤； 对所述电极施加频率为40MHz以上的RF电压的步骤；和将重复第一期间和第二期间的电压波形叠加在所述RF电压上向 所述电极施加的步骤，其中，所述第一期间是包括以休止时间tl、频 率col重复的Nl个脉冲状波形的脉冲组波形的第一期间，所述第二期 间是不包括脉冲状波形、比该休止时间tl长的休止时间t2的第二期间。
全文摘要
本发明提供基板处理装置和基板处理方法，其能够有效地抑制电极上的基板的电压变化，抑制射向基板的离子的入射能量的变动。基板处理装置包括将基板保持在主面上的第一电极；与第一电极相对的第二电极；向第一电极施加频率为40MHz以上的RF电压的RF电源；和叠加在RF电压上，向第一电极施加电压与时间对应地下降的脉冲电压的脉冲电压施加部。
文档编号H01J37/32GK101685772SQ20091017562
公开日2010年3月31日 申请日期2009年9月24日 优先权日2008年9月24日
发明者上夏井健, 大瀬刚, 宇井明生, 山田纪和, 林久贵, 桧森慎司, 阿部淳 申请人:东京毅力科创株式会社