专利名称：硅化镍层形成方法及半导体器件形成方法
技术领域：
本发明涉及半导体制造领域，特别涉及一种硅化镍层形成方法及半导体器件形成方法。
背景技术：
随着半导体器件集成度不断增大，与半导体器件相关的临界尺寸不断减小，器件的寄生电阻和寄生电容对器件性能的影响变得越来越显著，RC(电阻、电容)延迟变得越来越大，因此，低电阻率的互连结构成为制造高集成度半导体器件的一个关键要素。金属硅化物和自对准金属硅化物及形成工艺已被广泛地用于降低MOS晶体管的栅极、源极、漏极的电阻，包括薄层电阻和接触电阻，进而降低RC延迟时间。现有的自对准金属硅化物技术中， 常采用硅化镍作为金属硅化物。由于利用所述硅化镍形成的栅极接触区、源极接触区、漏极接触区，由于具有较小的接触电阻和薄层电阻、较小的硅消耗、容易达到较窄的线宽，硅化镍被视为一种较为理想的金属硅化物。
但是半导体器件的尺寸还在不断地缩小，硅化镍层的电阻对器件电学性能的影响也越来越显著，如何减小硅化镍层的电阻变得越来越重要。在现有技术中，形成硅化镍层的工艺包括提供基底，所述基底内形成有离子掺杂区，所述离子掺杂区为MOS晶体管的源极、漏极和/或栅极；在所述离子掺杂区表面形成有镍金属层；对所述镍金属层进行两次退火处理，形成硅化镍层。由于所述镍金属层表面很容易被氧化形成氧化镍层，所述氧化镍层会提高最终形成的硅化镍层的薄层电阻，本领域技术人员通过在所述镍金属层表面形成氮化钛/钛来隔离所述镍金属层和外界气体，防止所述镍金属层表面被氧化形成氧化镍层。
更多关于低电阻的硅化镍层的形成方法请参考公开号为US 2005/0176247A1的美国专利文献。
但是现有技术的方法仍然不能有效地降低硅化镍层的电阻。发明内容
本发明解决的问题是提供一种硅化镍层形成方法及半导体器件形成方法，可以有效的降低硅化镍层的电阻，减小了电路的RC延迟。
为解决上述问题，本发明技术方案提供了一种硅化镍层形成方法，包括
提供衬底，在所述衬底表面形成硅化二镍层；
在所述硅化二镍层表面形成含有氢离子的氮化硅层；
对所述硅化二镍层进行第二退火处理，形成硅化镍层。
可选的，所述含有氢离子的氮化硅层中氢离子的含量范围为lE15atom/cm2 lE25atom/cm2。
可选的，形成所述含有氢离子的氮化硅层的工艺包括利用化学气相沉积工艺在所述硅化二镍层表面形成氮化硅层，对所述氮化硅层进行氢离子注入形成含有氢离子的氮化娃层。
可选的，形成所述含有氢离子的氮化硅层的工艺为等离子体增强化学气相沉积。
可选的，利用等离子体增强化学气相沉积形成所述氮化硅层的具体工艺参数包括基板温度范围为300°C 500°C，气压范围为Itorr lOtorr，电极的功率范围为50W 400W。
可选的，利用等离子体增强化学气相沉积形成所述氮化硅层的反应气体包括氨气和硅烷、或包括氮气和硅烷、或包括氨气、氮气和硅烷。
可选的，当形成所述氮化硅层的反应气体包括氨气、氮气和硅烷时，所述硅烷的流率为50sccm 200sccm,所述氨气的流率为200sccm IOOOsccm,所述氮气的流率为 500sccm 2000SCCm。可选的，所述含有氢离子的氮化硅层的厚度范围为200A 800A。
可选的，形成所述硅化二镍层的方法包括在所述衬底表面形成含镍金属层，在所述含镍金属层表面形成隔离层；对所述含镍金属层进行第一退火处理，除去所述隔离层和未反应的含镍金属层，在所述衬底表面形成娃化二镍层。
可选的，所述含镍金属层包括镍和合金金属。
可选的，所述合金金属为钨、钽、锆、钛、铪、钼、钯、钒、铌、钴其中一种或几种的组八口 ο
可选的，所述合金金属占含镍金属层的原子百分比的范围为0% 10%。
可选的，所述合金金属为钼，所述钼占含镍金属层的原子百分比的范围为5% 10%。
可选的，所述隔离层为氮化钛层。
本发明技术方案还提供了一种半导体器件形成方法，包括
提供半导体衬底，在所述半导体衬底表面形成栅极结构，在所述栅极结构两侧的半导体衬底内形成源/漏区；
在所述栅极结构、源/漏区表面形成含镍金属层，在所述含镍金属层表面形成隔离层；
对所述含镍金属层进行第一退火处理后，除去所述隔离层和未反应的含镍金属层，形成硅化二镍层；
在所述硅化二镍层表面形成含有氢离子的氮化硅层；
对所述硅化二镍层进行第二退火处理，形成硅化镍层。
可选的，当所述半导体器件为NMOS晶体管时，还包括，在进行第二退火处理后，对所述含有氢离子的氮化硅层进行紫外线辐射，形成具有拉伸应力的氮化硅层。
可选的，所述紫外线辐射的工艺参数包括温度为350°C 500°C，辐射的时间为 Imin IOmin0
可选的，所述紫外线辐射的伴随气体为氮气，所述氮气的流率为5 O O O s c cm 20000sccm,气压为 Itorr IOtorr0
可选的，当所述半导体器件为PMOS晶体管时，还包括，除去所述含有氢离子的氮化硅层，在所述硅化镍层表面形成具有压缩应力的氮化硅层。
可选的，形成所述含有氢离子的氮化硅层的工艺包括利用化学气相沉积工艺在所述硅化二镍层表面形成氮化硅层，对所述氮化硅层进行氢离子注入形成含有氢离子的氮化娃层。
可选的，形成所述含有氢离子的氮化硅层的工艺为等离子体增强化学气相沉积。
可选的，所述含有氢离子的氮化硅层中氢离子的含量范围为lE15atom/cm2 lE25atom/cm2。
可选的，所述含有氢离子的氮化硅层的厚度范围为200A-800A。
可选的，所述含镍金属层包括镍和合金金属。
可选的，所述合金金属为钨、钽、锆、钛、铪、钼、钯、钒、铌、钴其中一种或几种的组八口 ο
可选的，所述合金金属占含镍金属层的原子百分比的范围为0% 10%。
可选的，所述隔离层为氮化钛层。
与现有技术相比，本发明实施例具有以下优点
对所述硅化二镍层进行第二退火处理形成硅化镍层之前，在所述硅化二镍层表面形成含有氢离子的氮化硅层，在进行第二退火处理时，所述氮化硅层中的氢离子会扩散到硅化二镍层中，所述含有氢离子的硅化镍层会降低硅化镍层和硅衬底的界面粗糙度，降低硅化镍层与硅衬底的接触电阻，且所述含有氢离子的硅化镍层还会减少晶界的数量，减少晶界的缺陷，降低硅化镍层的薄层电阻，从而降低了硅化镍层的电阻，降低了电路的RC延迟。
进一步的，在本发明实施例中，利用等离子体增强化学气相沉积工艺形成含有氢离子的氮化硅层，氮化硅层中氢离子的含量很高，可有效降低硅化镍层的电阻。
进一步的，用于形成硅化镍层的含镍金属层内含有合金金属，含有少量合金金属的含镍金属层退火形成硅化镍层所需的退火温度较低，退火时间较短，与未含有合金金属的镍金属层相比，所述含有合金金属的含镍金属层经过退火，不容易形成电阻较大的二硅化镍，也有利于降低硅化镍层的薄层电阻。
进一步的，所述含有氢离子的氮化硅层经过紫外线辐射，可形成具有拉伸应力的氮化硅层，可提高NMOS晶体管沟道区中的载流子的迁移速度，提高NMOS晶体管的电学性能。所述具有拉伸应力的氮化硅层还可以作为形成通孔时的刻蚀阻挡层。
图1为本发明实施例的硅化镍层形成方法的流程示意图2至图6为本发明实施例的硅化镍层形成方法的剖面结构示意图7、图8为掺杂有氢离子的硅化镍层和未掺杂有氢离子的硅化镍层的薄层电阻的测试结果对比图9为本发明实施例的半导体器件形成方法的流程示意图10至图16为本发明实施例的半导体器件形成方法的剖面结构示意图。
具体实施方式
由于现有技术不能有效的解决降低硅化镍层的电阻，使得电路的RC延迟变大，发明人经过研究，提出了一种能有效降低硅化镍层的电阻的硅化镍层形成方法，包括提供衬底，在所述衬底表面形成硅化二镍层；在所述硅化二镍层表面形成含有氢离子的氮化硅层； 对所述硅化二镍层进行第二退火处理，形成硅化镍层。由于所述氮化硅层内的氢离子在第二退火处理的过程中会扩散到硅化镍层内，而含有氢离子的硅化镍层的薄层电阻比未含有氢离子的硅化镍层的薄层电阻要小，且所述硅化镍层与衬底的接触电阻也变小，使得最终形成的硅化镍层的电阻比利用现有技术形成的硅化镍层的电阻小，减小了电路的RC延迟。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式
做详细的说明。
本发明实施例首先提供了一种硅化镍层形成方法，请参考图1，为本发明实施例的硅化镍层形成方法的流程示意图，具体包括
步骤S101，提供衬底，在所述衬底表面形成硅化二镍层；
步骤S102，在所述硅化二镍层表面形成含有氢离子的氮化硅层；
步骤S103，对所述硅化二镍层进行第二退火处理，形成硅化镍层。
图2至图6为本发明实施例的硅化镍层形成方法的剖面结构示意图。
请参考图2，提供衬底100，在所述衬底100表面形成含镍金属层110，在所述含镍金属层110表面形成隔离层120。
所述衬底100为单晶硅衬底、多晶硅衬底、绝缘体上硅衬底其中的一种。其中，当硅化镍层形成于源/漏区表面时，所述衬底100为单晶硅衬底、绝缘体上硅衬底其中的一种，当硅化镍层形成于栅极结构表面时，所述衬底100为多晶硅衬底。
所述含镍金属层110至少包括镍，还可以包括合金金属，其中所述合金金属为钨、 钽、锆、钛、铪、钼、钯、钒、铌、钴其中一种或几种的组合，所述合金金属占整个含镍金属层的原子百分比的范围为0% 10% (包括0%、10%)。所述合金金属能防止镍在退火处理的过程中扩散的太快从而形成硅化镍、二硅化镍尖刺，所述硅化镍、二硅化镍尖刺容易产生源 /漏区之间的漏电流。且含有所述合金金属的含镍金属层所需 的退火温度较低，退火时间较短，与未含有合金金属的镍金属层相比，所述含有合金金属的含镍金属层经过退火，不容易形成薄层电阻较大的二硅化镍，也有利于降低硅化镍层的电阻。
在本实施例中，所述合金金属为钼，钼占整个含镍金属层的原子百分比的范围为 5% 10% (包括)，一定量的钼能在退火处理的过程中与娃、镍发生反应形成娃化镍钼，所述硅化镍钼能防止镍在半导体衬底中扩散的太快，不容易产生漏电流，同时形成硅化镍钼所需的退火温度较低，不容易形成薄层电阻较大的二硅化镍，也有利于降低硅化镍层的电阻。但由于所述硅化镍钼的电阻大于硅化镍的电阻，如果钼的含量太高反而会提高硅化镍层的电阻，因此所述钼占整个含镍金属层的原子百分比的范围为5% 10%。
形成所述含镍金属层110的工艺为物理气相沉积(PVD)。在本实施例中，所述物理气相沉积(PVD)可以采用镍钼合金靶溅射方法，利用等离子体对所述镍钼合金进行轰击，被溅射出的原子在所述衬底100表面凝聚形成含镍金属层110。所述钼占整个镍钼合金靶的原子百分比的范围为5% 10%，所述镍占整个镍钼合金靶的原子百分比的范围为 90% 95%。在其他实施例中，所述物理气相沉积(PVD)还可以采用多靶共溅射方法，即镍靶和钼靶共溅射。所述含镍金属层110中镍和钼的质量比例通过调节镍靶和钼靶的溅射功率获得。
在所述含镍金属层110表面形成的隔离层120为氮化钛薄膜，所述氮化钛薄膜用于隔离所述含镍金属层110和外界气体，可防止含镍金属层110表面被氧化，从而降低最终形成的硅化镍层的薄膜电阻，最终降低硅化镍层的电阻。形成所述氮化钛薄膜的工艺为化学气相沉积或物理气相沉积。由于形成所述氮化钛薄膜的方法为本领域技术人员的公知技术，在此不作详述。
请参考图3，对所述含镍金属层进行第一退火处理，在所述衬底100和未反应的含镍金属层112之间形成硅化二镍层111。所述第一退火处理为快速热退火，所述退火的温度为200°C 350°C，退火的时间为IOs 60s。
请一并参考图3和图4，进行第一退火处理后，除去所述隔离层120和未反应的含镍金属层112,暴露出所述娃化二镍层111。
除去所述隔离层120和未反应的含镍金属层112的工艺为湿法腐蚀，用于湿法腐蚀的溶液为酸溶液。在本实施例中，除去氮化钛薄膜和未反应的含镍金属层的溶液为硫酸和双氧水的混合物。由于硅化二镍层111不会与酸发生反应，使得氮化钛薄膜和未反应的含镍金属层112被除去，硅化二镍层111被保留。
请参考图5，在所述硅化二镍层111表面形成含有氢离子的氮化硅层130。
所述含有氢离子的氮化硅层130中氢离子的含量范围为lE15atom/cm2 lE25atom/cm2。所述氮化硅层130的厚度范围为200 A 800 A。在本实施例中，形成所述含有氢离子的氮化硅层130的工艺为等离子体增强化学气相沉积(PECVD)。利用PECVD形成氮化硅通常采用硅烷和氮气或硅烷和氮气来反应，反应方程式如下
SiH4 (气态)+NH3 (气态)—SixNyHz (固态)+H2 (气态)
SiH4 (气态)+N2 (气态)—SixNyHz (固态)+H2 (气态)
PECVD形成的氮化硅层130的组成是非化学计量配比的，所以写成SixNyHz。其中， NH3与SiH4反应形成的氮化硅层130的含氢量大于N2和SiH4反应形成的氮化硅层130的含氢量。由于利用PECVD形成的氮化硅层130含有大量的氢离子，使得后续进行退火工艺时所述氢离子能扩散到所述氮化硅层130覆盖的硅化二镍层111中，使得最终形成的硅化镍层130也富含有氢离子，从而能有效降低硅化镍层130的电阻，降低电路的RC 延迟。
在本实施例中，利用PECVD形成氮化硅层130的基板温度范围为300°C 500°C， 气压范围为Itorr lOtorr，电极的功率范围为50W 400W。利用PECVD形成所述氮化娃层的反应气体包括氨气和娃烧、或包括氮气和娃烧、或包括氨气、氮气和娃烧。在本实施例中，形成所述氮化硅层的反应气体包括氨气、氮气和硅烷，所述硅烷的流率为 50sccm 200sccm,所述氛气的流率为200sccm IOOOsccm,所述氣气的流率为500sccm 2000sccm。
在其他实施例中，形成所述含有氢离子的氮化硅层的方法为在所述硅化二镍层表面形成氮化硅层，对所述氮化硅层进行氢离子注入形成含有氢离子的氮化硅层。其中，形成所述氮化硅层的工艺为化学气相沉积。
请一并参考图5和图6，对所述硅化二镍层111进行第二退火处理，形成硅化镍层 113。
所述第二退火处理为快速热退火，所述退火的温度为300°C 450°C，退火的时间为IOs 60s。由于利用两次退火处理形成的硅化镍层113不容易形成二硅化镍尖刺，所述二硅化镍尖刺电阻较大且容易导致源/漏区之间漏电流的产生，因此，利用二次退火处理形成的硅化镍层的电阻较小，减小了电路的RC延迟。
由于在所述第二退火处理的过程中，所述氮化硅层130内的氢离子会扩散到所述硅化二镍层111内。当所述硅化二镍层111经退火处理形成硅化镍层时，所述含有氢离子的硅化镍层会降低硅化镍层和硅衬底的界面粗糙度，降低硅化镍层与硅衬底的接触电阻， 且所述含有氢离子的硅化镍层还会减少晶界的数量，减少晶界的缺陷，降低硅化镍层的薄层电阻，从而降低了硅化镍层的电阻。而且由于所述氮化硅层130中氢离子的浓度很大，且所述硅化镍层113表面覆盖有所述氮化硅层130，掺杂到所述硅化镍层113内的氢离子只能向下扩散，使得所述硅化镍层113内的氢离子的浓度很大，能有效降低硅化镍层113的电阻。
请参考图7，为N型衬底表面形成的掺杂有氢离子的硅化镍层和未掺杂有氢离子的硅化镍层的薄层电阻的测试结果对比图。纵坐标为硅化镍层的薄层电阻，横坐标为退火温度。三角形表不未掺杂有氢离子的娃化镍层，正方形表不掺杂有氢离子的娃化镍层。如图7中数据所示，当退火温度范围在400°C 500°C时，在N型衬底表面形成的掺杂有氢离子的硅化镍层的薄层电阻明显小于在N型衬底表面形成的未掺杂有氢离子的硅化镍层的薄层电阻。
请参考图8，为P型衬底表面形成的掺杂有氢离子的硅化镍层和未掺杂有氢离子的硅化镍层的薄层电阻的测试结果对比图。纵坐标为硅化镍层的薄层电阻，横坐标为退火温度。三角形表不未掺杂有氢离子的娃化镍层，正方形表不掺杂有氢离子的娃化镍层。如图8中数据所示，当退火温度范围在400°C 500°C时，在P型衬底表面形成的掺杂有氢离子 的硅化镍层的薄层电阻明显小于在P型衬底表面形成的未掺杂有氢离子的硅化镍层的薄层电阻。
本发明实施例中，在进行第二退火处理形成硅化镍层之前，在所述硅化二镍层表面利用PECVD工艺形成含有氢离子的氮化硅层，在进行第二退火处理时，所述氮化硅层中的氢离子会扩散到硅化二镍层中，使得最终形成的硅化镍层内含有氢离子，可有效的降低硅化镍层的电阻，降低电路的RC延迟。
进一步的，用于形成硅化镍层的含镍金属层内含有合金金属，含有少量合金金属的含镍金属层退火形成硅化镍层所需的退火温度较低，退火时间较短，与未含有合金金属的镍金属层相比，所述含有合金金属的含镍金属层经过退火，不容易形成电阻较大的二硅化镍，也有利于降低硅化镍层的薄层电阻。
本发明实施例还提供了一种半导体器件形成方法，请参考图9，为本发明实施例半导体器件形成方法的流程示意图，具体包括
步骤S201，提供半导体衬底，在所述半导体衬底表面形成栅极结构，在所述栅极结构两侧的半导体衬底内形成源/漏区；
步骤S202，在所述栅极结构、源/漏区表面形成含镍金属层，在所述含镍金属层表面形成隔离层；
步骤S203，对所述含镍金属层进行第一退火处理后，除去所述隔离层和未反应的含镍金属层，形成娃化二镍层；
步骤S204，在所述硅化二镍层表面形成含有氢离子的氮化硅层；
步骤S205，对所述硅化二镍层进行第二退火处理，形成硅化镍层。
图10至图16为本发明一实施例的半导体器件形成方法的剖面结构示意图。
请参考图10，提供半导体衬底200，在所述半导体衬底200表面形成栅极结构210，在所述栅极结构210两侧的半导体衬底200内形成源/漏区220。
所述半导体衬底200为硅衬底、绝缘体上硅衬底其中的一种。所述半导体衬底200 上形成的器件为NMOS晶体管、PMOS晶体管或CMOS晶体管，根据形成的器件的不同，所述半导体衬底200内掺杂有N型离子或P型离子。所述半导体衬底200内还形成有浅沟槽隔离结构(未图示)以形成电隔离的有源区。在本实施例中，以形成NMOS晶体管为例作说明。 由于待形成的半导体器件为NMOS晶体管，所述半导体衬底200内掺杂的离子为P型离子。
所述栅极结构210包括位于所述半导体衬底200表面的栅氧化层211、位于所述栅氧化层211表面的栅电极212和位于所述栅氧化层211、栅电极212侧壁表面的侧墙213。 所述栅氧化层211的材料为氧化硅，所述栅电极212的材料为多晶硅或掺杂的多晶硅，所述侧墙213的材料为氧化硅、氮化硅或二者的叠层结构。由于所述栅极结构的形成方法为本领域技术人员的公知技术，在此不再赘述。
形成所述源/漏区220的具体工艺包括依次形成位于所述半导体衬底200上的栅氧化层211、栅电极212后，以光刻胶图形(未图示)为掩膜，对所述栅氧化层211、栅电极212两侧的半导体衬底进行第一离子注入形成轻掺杂源/漏区(未图示)，在所述栅氧化层211、栅电极212侧壁形成侧墙213后，以所述侧墙213为掩膜，对所述侧墙213两侧的半导体衬底进行第二离子注入形成重掺杂源/漏区(未图示)，所述轻掺杂源/漏区和重掺杂源/漏区构成源/漏区220。所述掺杂离子的类型为N型离子或P型离子。在本实施例中，所述源/漏区220掺杂离子的类型为N型离子。
请参考图11，在所述栅极结构210、源/漏区220表面形成含镍金属层230，在所述含镍金属层230表 面形成隔离层240。
所述含镍金属层230至少包括镍，还可以包括合金金属，其中所述合金金属为钨、 钽、锆、钛、铪、钼、钯、钒、铌、钴其中一种或几种的组合，所述合金金属占整个含镍金属层的原子百分比的范围为0% 10% (包括0%、10%)。所述合金金属能防止镍在退火处理的过程中扩散的太快从而形成硅化镍、二硅化镍尖刺，所述硅化镍、二硅化镍尖刺容易产生源 /漏区之间的漏电流。且含有所述合金金属的含镍金属层230所需的退火温度较低，退火时间较短，与未含有合金金属的镍金属层相比，所述含有合金金属的含镍金属层经过退火，不容易形成薄层电阻较大的二硅化镍，也有利于降低后续形成的硅化镍层的电阻。
形成所述含镍金属层230的工艺为物理气相沉积(PVD)。所述物理气相沉积(PVD) 可以采用合金金属和镍共同组成的合金靶溅射方法，利用等离子体对所述合金靶进行轰击，被溅射出的原子在所述栅极结构210、源/漏区220表面凝聚形成含镍金属层230。所述物理气相沉积(PVD)还可以采用多靶共溅射方法，即镍靶和合金金属靶共溅射。所述含镍金属层230中镍和合金金属的原子比例通过调节镍靶和合金金属靶的溅射功率获得。
经过所述物理气相沉积工艺后，所述含镍金属层230覆盖在所述栅极结构210、源 /漏区220和浅沟槽隔离结构表面，在本实施例中，直接对所述含镍金属层230进行第一退火处理，形成硅化二镍层。由于所述含镍金属层230中的金属只会与硅材料发生反应，因此后续形成的硅化二镍层只会形成在源/漏区220表面和栅极结构210的栅电极的表面，实现自对准。在其他实施例中也可以先对所述含镍金属层230进行刻蚀，除去不需要形成硅化镍层的区域的含镍金属层，例如浅沟槽隔离结构表面的含镍金属层，然后进行第一退火处理，在源/漏区220表面和栅极结构210的栅电极的表面形成硅化二镍层。
在所述含镍金属层230表面形成的隔离层240为氮化钛薄膜，所述氮化钛薄膜用于隔离所述含镍金属层230和外界气体，防止含镍金属层230表面被氧化，从而降低最终形成的硅化镍层的薄膜电阻。形成所述氮化钛薄膜的工艺为化学气相沉积或物理气相沉积。 由于形成所述氮化钛薄膜的方法为本领域技术人员的公知技术，在此不作详述。
请参考图12，对所述含镍金属层进行第一退火处理，在所述衬底200和没反应的含镍金属层232之间形成娃化二镍层231。所述娃化二镍层231位于源/漏区220表面和栅极结构210表面。所述第一退火处理为快速热退火，所述退火的温度为200°C 350°C， 退火的时间为IOs 60s。
请一并参考图12和13，进行第一退火处理后，除去所述隔离层240和未反应的含镍金属层232，暴露出所述硅化二镍层231。
除去所述隔离层240和未反应的含镍金属层232的工艺为湿法腐蚀，用于湿法腐蚀的溶液为酸溶液。在本实施例中，除去氮化钛薄膜和未反应的含镍金属层的溶液为硫酸和双氧水的混合物。由于硅化二镍层231不会与酸发生反应，使得所述隔离层240和未反应的含镍金属层232被除去，硅化二镍层231被保留。
请参考图14，在所述硅化二镍层231表面形成含有氢离子的氮化硅层250。
所述含有氢离子的氮化硅层250中氢离子的含量范围为lE15atom/cm2 lE25atom/cm2。所述氮化硅层250的厚度范围为200 A 800 A。
在本实施例中，形成所述含有氢离子的氮化硅层250的工艺为等离子体增强化学气相沉积(PECVD)。利用PECVD形成氮化硅通常采用硅烷和氮气或硅烷和氮气来进行反应， 最终生成的氮化硅层含有大量的氢离子。由于利用PECVD形成的氮化硅层含有大量的氢离子，使得后续进行退火工艺时所述氢离子能扩散到所述氮化硅层250覆盖的硅化二镍层 231中，使得最终形成的硅化镍层也富含有氢离子，从而能有效降低硅化镍层的电阻，降低电路的RC延迟。
在其他实施例中，形成所述含有氢离子的氮化硅层的方法为在所述硅化二镍层表面形成氮化硅层，对所述氮化硅层进行氢离子注入形成含有氢离子的氮化硅层。其中，形成所述氮化硅层的工艺为化学气相沉积。
请一并参考图14和图15，对所述硅化二镍层231进行第二退火处理，形成硅化镍层 233。
所述第二退火处理为快速热退火，所述退火的温度为300°C 450°C，退火的时间为IOs 60s。由于利用两次退火处理形成的硅化镍层不容易形成二硅化镍尖刺，所述二硅化镍尖刺电阻较大且容易导致源/漏区之间漏电流的产生，因此，利用二次退火处理形成的硅化镍层的电阻较小，减小了电路的RC延迟。
由于在所述第二退火处理的过程中，所述氮化硅层250内的氢离子会扩散到所述硅化二镍层231内。当所述硅化二镍层231经退火处理形成硅化镍层233时，所述含有氢离子的硅化镍层233会降低硅化镍层233和半导体衬底200的界面粗糙度，降低了硅化镍层与硅衬底的接触电阻，且所述含有氢离子的硅化镍层233还会减少硅化镍层内部的晶界数量，减少晶界的缺陷，降低了硅化镍层的薄层电阻，从而最终降低硅化镍层的电 阻。而且由于所述氮化硅层中氢离子的浓度很大，且所述硅化镍层233表面覆盖有所述氮化硅层250， 掺杂到所述硅化镍层233内的氢离子只能向下扩散，使得所述硅化镍层233内的氢离子的浓度很大，能有效降低硅化镍层233的电阻。
请参考图16，对所述氮化硅层250进行UV辐射300，形成具有拉伸应力的氮化硅层 255。
由于本发明实施例形成的半导体器件为NMOS晶体管，所述NMOS晶体管的沟道区中的载流子为电子，当所述沟道区的晶格结构受到拉伸时，所述电子的迁移速度就会变快， 可提高NMOS晶体管的电学性能。因此，对所述氮化硅层250进行UV (UltraViolet，紫外线) 辐射300，使得所述氮化硅层250中的氢离子逸出，逸出氢离子后的氮化硅层255可产生高的拉伸应力。由于UV辐射能打断硅氢键和氮氢键，所述打断后的氢离子会形成氢气并从氮化硅层逸出。移除氢离子后，所述氮化硅层中剩下的硅键和氮键会重新形成硅氮键，由于所述硅原子和氮离子被晶格固定在了一定的区域而无法减轻应变，所述新形成的硅氮键会被拉伸，最终形成具有拉伸应力的氮化硅层255。
其中，所述UV辐射300的温度为350°C 500°C，辐射的时间为Imin lOmin，伴随气体为氮气，所述氮气的流率为5000sccm 20000sccm,气压为Itorr lOtorr。
所述具有拉伸应力的氮化硅层255还可以作为形成通孔时的刻蚀阻挡层。由于在所述半导体器件表面形成介质层后，在所述源/漏区、栅极结构表面通过刻蚀工艺形成贯穿所述介质层的通孔，所述通孔用于填充金属形成导电插塞。但由于栅极结构表面的通孔与源/漏区表面的通孔的深度不同，很容易将栅极结构表面的硅化镍层过刻蚀掉。当所述栅极结构和源/漏区表面形成有氮化硅层，由于所述氮化硅层和介质层的刻蚀选择比很大，刻蚀介质层形成通孔时都会停止在所述氮化硅层表面，再利用同一刻蚀工艺对所述厚度均匀的氮化硅层进行刻蚀，最终栅极机构和源/漏区表面的通孔刻蚀都停止在所述硅化镍层表面，不会对硅化镍层的电连接造成影响。
在其他实施例中，当最终形成的半导体器件为PMOS晶体管时，由于所述PMOS晶体管的沟道区中的载 流子为空穴，当所述沟道区的晶格结构受到压缩时，所述空穴的迁移速度就会变快，可提高PMOS晶体管的电学性能。因此，形成所述硅化镍层后，除去所述含有氢离子的氮化硅层，并在所述PMOS晶体管表面形成具有压缩应力的氮化硅层。所述具有压缩应力的氮化硅层的还可以作为形成通孔时的刻蚀阻挡层。由于形成具有压缩应力的氮化硅层为本领域技术人员的公知技术，在此不再详述。
本发明实施例中，在进行第二退火处理形成硅化镍层之前，在所述硅化二镍层表面利用PECVD工艺形成含有氢离子的氮化硅层，在进行第二退火处理时，所述氮化硅层中的氢离子会扩散到硅化二镍层中，使得最终形成的硅化镍层内含有氢离子，可有效的降低硅化镍层的电阻，降低电路的RC延迟。
进一步的，所述含有氢离子的氮化硅层经过UV辐射，可形成具有拉伸应力的氮化硅层，可提高NMOS晶体管沟道区中的载流子的迁移速度，提高NMOS晶体管的电学性能。所述具有拉伸应力的氮化硅层还可以作为形成通孔时的刻蚀阻挡层。
进一步的，在形成硅化镍层后，除去所述含有氢离子的氮化硅层，在所述硅化镍层上形成具有压缩应力的氮化硅层，可提高PMOS晶体管沟道区中的载流子的迁移速度，提高 PMOS晶体管的电学性能。所述具有压缩应力的氮化硅层还可以作为形成通孔时的刻蚀阻挡层。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰， 均属于本发明技术方案的保护范围。
权利要求
1.一种娃化镍层形成方法，其特征在于，包括提供衬底，在所述衬底表面形成硅化二镍层；在所述硅化二镍层表面形成含有氢离子的氮化硅层；对所述硅化二镍层进行第二退火处理，形成硅化镍层。
2.如权利要求1所述的硅化镍层形成方法，其特征在于，所述含有氢离子的氮化硅层中氢!离子的含量范围为lE15atom/cm2 lE25atom/cm2。
3.如权利要求1所述的硅化镍层形成方法，其特征在于，形成所述含有氢离子的氮化硅层的工艺包括利用化学气相沉积工艺在所述硅化二镍层表面形成氮化硅层，对所述氮化硅层进行氢离子注入形成含有氢离子的氮化硅层。
4.如权利要求1所述的硅化镍层形成方法，其特征在于，形成所述含有氢离子的氮化硅层的工艺为等离子体增强化学气相沉积。
5.如权利要求4所述的硅化镍层形成方法，其特征在于，利用等离子体增强化学气相沉积形成所述氮化硅层的具体工艺参数包括基板温度范围为300°C 500°C，气压范围为Itorr IOtorr,电极的功率范围为50W 400W。
6.如权利要求4所述的硅化镍层形成方法，其特征在于，利用等离子体增强化学气相沉积形成所述氮化娃层的反应气体包括氨气和娃烧、或包括氮气和娃烧、或包括氨气、氮气和娃烧。
7.如权利要求6所述的硅化镍层形成方法，其特征在于，当形成所述氮化硅层的反应气体包括氨气、氮气和娃烧时，所述娃烧的流率为50sccm 200sccm,所述氨气的流率为200sccm IOOOsccm,所述氣气的流率为 500sccm 2000sccm。
8.如权利要求1所述的硅化镍层形成方法，其特征在于，所述含有氢离子的氮化硅层的厚度范围为200A 800A。
9.如权利要求1所述的硅化镍层形成方法，其特征在于，形成所述硅化二镍层的方法包括在所述衬底表面形成含镍金属层，在所述含镍金属层表面形成隔离层；对所述含镍金属层进行第一退火处理，除去所述隔离层和未反应的含镍金属层，在所述衬底表面形成硅化二镍层。
10.如权利要求9所述的硅化镍层形成方法，其特征在于，所述含镍金属层包括镍和合金金属。
11.如权利要求10所述的硅化镍层形成方法，其特征在于，所述合金金属为钨、钽、锆、钛、铪、钼、钯、钒、铌、钴其中一种或几种的组合。
12.如权利要求10所述的硅化镍层形成方法，其特征在于，所述合金金属占含镍金属层的原子百分比的范围为0% 10%。
13.如权利要求10所述的硅化镍层形成方法，其特征在于，所述合金金属为钼，所述钼占含镍金属层的原子百分比的范围为5% 10%。
14.如权利要求9所述的硅化镍层形成方法，其特征在于，所述隔离层为氮化钛层。
15.一种半导体器件形成方法，其特征在于，包括提供半导体衬底，在所述半导体衬底表面形成栅极结构，在所述栅极结构两侧的半导体衬底内形成源/漏区；在所述栅极结构、源/漏区表面形成含镍金属层，在所述含镍金属层表面形成隔离层；对所述含镍金属层进行第一退火处理后，除去所述隔离层和未反应的含镍金属层，形成硅化二镍层；在所述硅化二镍层表面形成含有氢离子的氮化硅层；对所述硅化二镍层进行第二退火处理，形成硅化镍层。
16.如权利要求15所述的半导体器件形成方法，其特征在于，当所述半导体器件为NMOS晶体管时，还包括，在进行第二退火处理后，对所述含有氢离子的氮化硅层进行紫外线辐射，形成具有拉伸应力的氮化硅层。
17.如权利要求16所述的半导体器件形成方法，其特征在于，所述紫外线辐射的工艺参数包括温度为350°C 500°C，辐射的时间为Imin IOmin。
18.如权利要求16所述的半导体器件形成方法，其特征在于，所述紫外线辐射的伴随气体为氮气，所述氮气的流率为5000sccm 20000sccm,气压为Itorr lOtorr。
19.如权利要求15所述的半导体器件形成方法，其特征在于，当所述半导体器件为PMOS晶体管时，还包括，除去所述含有氢离子的氮化硅层，在所述硅化镍层表面形成具有压缩应力的氮化硅层。
20.如权利要求15所述的半导体器件形成方法，其特征在于，形成所述含有氢离子的氮化硅层的工艺包括利用化学气相沉积工艺在所述硅化二镍层表面形成氮化硅层，对所述氮化硅层进行氢离子注入形成含有氢离子的氮化硅层。
21.如权利要求15所述的半导体器件形成方法，其特征在于，形成所述含有氢离子的氮化硅层的工艺为等离子体增强化学气相沉积。
22.如权利要求15所述的半导体器件形成方法，其特征在于，所述含有氢离子的氮化娃层中氢离子的含量范围为lE15atom/cm2 lE25atom/cm2。
23.如权利要求15所述的半导体器件形成方法，其特征在于，所述含有氢离子的氮化硅层的厚度范围为200A 800A。
24.如权利要求15所述的半导体器件形成方法，其特征在于，所述含镍金属层包括镍和合金金属。
25.如权利要求24所述的半导体器件形成方法，其特征在于，所述合金金属为钨、钽、锆、钛、铪、钼、钯、钒、铌、钴其中一种或几种的组合。
26.如权利要求24所述的半导体器件形成方法，其特征在于，所述合金金属占含镍金属层的原子百分比的范围为0% 10%。
27.如权利要求15所述的半导体器件形成方法，其特征在于，所述隔离层为氮化钛层。
全文摘要
一种硅化镍层形成方法及半导体器件形成方法，其中，所述硅化镍层形成方法包括提供衬底，在所述衬底表面形成硅化二镍层；在所述硅化二镍层表面形成含有氢离子的氮化硅层；对所述硅化二镍层进行第二退火处理，形成硅化镍层。在进行第二退火处理形成硅化镍层之前，在所述硅化二镍层表面形成含有氢离子的氮化硅层，在进行第二退火处理时，所述氮化硅层中的氢离子会扩散到硅化二镍层中，使得最终形成的硅化镍层内含有氢离子，可有效的降低硅化镍层的电阻，降低电路的RC延迟。
文档编号C23C16/42GK103014656SQ20111029840
公开日2013年4月3日 申请日期2011年9月27日 优先权日2011年9月27日
发明者鲍宇 申请人:中芯国际集成电路制造(上海)有限公司