一种金属薄膜溅射的PVD设备及工艺的制作方法

本发明涉及半导体制造领域，特别涉及一种金属薄膜溅射的PVD设备及工艺。

背景技术：

过去几十年里集成电路技术得到突飞猛进的发展，关键尺寸为22纳米及以下技术是半导体集成电路技术发展的方向。后栅工艺的栅极不需要承受1000℃左右的高温退火，能采用高k介质层/金属栅的结构提升器件性能，被认为是主流工艺发展的方向。物理气相沉积(Physical Vapor Deposition，PVD)溅射法沉积薄膜是集成电路制备过程中得重要方法，但是PVD溅射法制备薄膜的台阶覆盖效果有待提高。

后栅工艺在假栅去除后涉及到金属功函数层沉积的问题，金属薄膜目前是比较常用的nMOSFET的金属功函数调节层，假栅去除后形成的沟槽，具有深宽比大的特性，为了满足金属薄膜在沟槽表面形成良好覆盖的要求，通常采用原子层沉积(Atomic layer deposition，ALD)方法来制备金属薄膜，但ALD方法非常难获得综合性能良好的金属薄膜。一种可能的方法是使用PVD溅射法制备金属功函数层，PVD溅射法能获得电学性能良好的金属薄膜，但是现有金属薄膜溅射的PVD设备及工艺制备的薄膜台阶覆盖率较差，难以满足晶体管制作过程中，假栅去除后形成的沟槽表面沉积金属功函数层的工艺要求。

技术实现要素：

本发明提供了一种金属薄膜溅射的PVD设备及工艺，以解决现有薄膜制备方法难以制备出电学性能良好，且能在沟槽表面形成良好覆盖的金属薄膜的问题。

本发明提供了一种金属薄膜溅射的PVD设备，包括：

与射频电源相连接的靶材、基座及侧置线圈，所述靶材以可自转的形式安装在溅射腔室的顶部，所述基座位于溅射腔室的底部，所述侧置线圈位于溅射腔室的侧壁，靶材与侧置线圈施加射频电源共同作用于惰性气体，产生等离子体。

优选的，所述靶材为TiAl合金靶材。

优选的，所述侧置线圈的材质与溅射靶材的材质相同。

优选的，所述侧置线圈及溅射靶材的材质为以下任一种：相同的金属单质、相同的合金成分、相同的组成百分比。

优选的，所述设备还包括：与溅射腔室相连接的预加热腔室。

一种金属薄膜溅射的PVD工艺，施加给靶材与侧置线圈的射频功率和/或射频频率不同，将具有沟槽结构的衬底进行TiAl合金的PVD溅射工艺，其中：

溅射腔室压力范围为 10～80mTorr；

惰性气体流量范围为 30～100sccm；

衬底温度范围为 16～26℃；

靶材表面射频功率范围为 500W～1000W，频率为 13.56MHz；

基座偏置射频功率范围为 2～100W，频率为 13.56MHz；

侧置线圈射频功率范围为 10～200W，频率为 2MHz。

优选的，所述惰性气体为 Ar气。

优选的，所述将具有沟槽结构的衬底进行PVD溅射工艺前，还包括：

对衬底进行加热工艺，加热温度范围为 150～250℃，加热时间为30～120S。

优选的，所述PVD工艺条件为：

溅射腔室压力范围为 60mTorr；

Ar气体流量范围为 50sccm；

衬底温度范围为 18℃；

靶材表面射频功率范围为 800W，频率为 13.56MHz；

基座偏置射频功率范围为 10W，频率为 13.56MHz；

侧置线圈射频功率范围为 100W，频率为 2MHz。

本发明提供了金属薄膜溅射的PVD设备及工艺，由于该设备增加了侧置线圈及与其相连接的射频电源，并通过调节惰性气体压力，提高了等离子体密度，结合PVD溅射的其他工艺参数，能形成满足nMOS金属栅的相关电学性能，且在沟槽表面具有良好的覆盖效果的薄膜，可延续溅射沉积工艺应用到22纳米及以下技术的后栅工艺中。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明中记载的一些实施例，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。

图1为假栅去除后形成有沟槽的衬底的截面结构示意图；

图2为采用本发明实施例的工艺制备的金属薄膜的截面结构示意图；

图3为根据本发明实施例的溅射设备结构示意图；

图4为采用本发明实施例的工艺制备的TiAl合金薄膜截面的透射电子显微镜(TEM)图；

图5为采用现有技术的工艺制备的TiAl合金薄膜的截面的扫描射电子显微镜(SEM)图；

图6为采用现有技术的工艺制备的TiAl合金薄膜的截面的扫描射电子显微镜(SEM)图的局部放大图。

具体实施方式

下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。

此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域 普通技术人员可以意识到其他工艺的可应用于性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。

后栅工艺，即栅极替代工艺，器件的栅极在源漏区生成之后形成，在此工艺中，栅极不需要承受很高的退火温度，对栅氧化层的影响较小，在器件尺寸不断减小后，越来越多的采用后栅工艺形成高性能的器件，包括传统的平面器件以及鳍式场效应晶体管等立体器件等。

在后栅工艺中，首先，形成假栅以及源漏区，接着，将假栅去除，形成沟槽，而后，在沟槽中重新形成栅极，在金属栅的工艺中，需要在沟槽中形成金属薄膜作为金属功函数层，通常将TiAl合金薄膜作为金属功函数层，该金属功函数层需要同时具有高的阶梯覆盖率以及良好的电学性能，以提高器件的性能。

本发明提供了一种金属薄膜溅射的PVD设备及工艺，该设备通过新增加的侧置线圈来提高等离子体密度，配合本发明提供的TiAl合金薄膜溅射的PVD工艺，能制备出电学性能良好，且对高深宽比的沟槽有良好覆盖率的金属功函数层，以下将结合具体的实施例对该工艺方法进行详细的说明。

该工艺是在具有沟槽结构的衬底上进行PVD溅射工艺，该沟槽由去除假栅后形成，可以为平面器件或立体器件的假栅去除后形成的沟槽。

在本实施例中，是在平面器件上形成沟槽后，进行该PVD溅射工艺的，具体的，由以下步骤来形成沟槽：

首先，提供衬底100，所述衬底100为半导体衬底，可以为Si衬底、Ge衬底、SiGe衬底、SOI(绝缘体上硅，Silicon On Insulator)或GOI(绝缘体上锗，Germanium On Insulator)等。在其他实施例中，所述半导体衬底还可以为包括其他元素半导体或化合物半导体的衬底，例如GaAs、InP或SiC等，还可以为叠层结构，例如Si/SiGe等，还可以为其他外延结构，例如SGOI(绝缘体上锗硅)等。在本实施例中，所述衬底100为体硅衬底，并且衬底100上形成有隔离101及沟槽102，参考图1所示。

所述隔离101用于分隔器件，在本实施例中可以为氧化硅。

首先，在半导体衬底100上进行刻蚀，以形成隔离槽；具体可以包括：沉积氮化物薄膜(图中未示出)作为掩膜层及化学机械研磨(CMP)停止层；然后对其进行光刻工艺，定义隔离槽的位置；接着可以采用干法刻蚀对体硅衬底进行隔离槽刻蚀，以形成隔离槽。

然后，进行隔离槽氧化物填充；具体可以通过化学气相沉积(CVD)法沉积SiO₂，以完成对隔离槽的填充。

接着，进行CMP工艺去除多余填充层，以形成隔离101；例如，通过CMP工艺去除多余的填充层，并停止在CMP停止层氮化物薄膜上，然后去除氮化物薄膜。

然后，沉积假栅氧化层及多晶硅层(图中未示出)；例如，先沉积一层SiO₂，作为栅氧化层，再通过低压化学气相沉积设备沉积多晶硅层。

接着，对栅氧化层及多晶硅层进行刻蚀，以形成假栅(图中未示出)；例如，通过光刻工艺定义假栅的位置，然后采用干法刻蚀工艺去除多余的假栅层及栅氧化层。

然后，进行离子注入以形成源极及漏极；例如，首先进行n型及p型轻掺杂漏注入，然后通过沉积SiO2并进行干法刻蚀以形成侧墙，接着进行n+型及p+型源/漏重掺杂，以形成源极及漏极。

接着，在衬底100上沉积形成层间介质层(ILD)103；例如，可以使用CVD、PVD等方法沉积未掺杂的氧化硅(SiO₂)、掺杂的氧化硅(如硼硅玻璃、硼磷硅玻璃等)和氮化硅(Si₃N₄)或其他低k介质材料等，并通过CMP工艺进行平坦化，形成所述层间介质层103。

然后，去除假栅及假栅氧化层，以形成沟槽102。

至此已形成本发明实施例的形成有隔离101及沟槽102的衬底100，如图1所示。

在形成沟槽102之后，接着形成界面氧化层204、高k介质薄膜205以及金属扩散阻挡层206，如图2所示。首先形成界面氧化层204，通常采用O₃氧化形成，然后沉积高k介质薄膜205，高k介质膜6作为栅介质层，可以为通过ALD法沉积的HfO₂薄膜，接着沉积金属阻挡层薄膜206，通常采用ALD法沉积的TiN薄膜作为金属扩散阻挡层。

然后，进行PVD的溅射工艺沉积金属功函数层207。

在实际应用中，金属功函数层207通常用于形成金属/半导体欧姆接触，其组成成分是能否形成欧姆接触的重要影响因素。常用的金属功函数层包括以下任一或多种及其叠层：Al、Ti、Ta、TiSi₂合金、Si₃Ta₅合金、AuGe合金、AuBe合金等。本实施例以后栅nMOSFET功函数层常用的TiAl合金薄膜为例，对本发明进行示例性说明。

在该实施例中，进行PVD的溅射工艺沉积TiAl薄膜，所采用的设备如图3所示，在该设备中，包括溅射腔室8、位于溅射腔室8底部的基座11及与其相连接的基座偏置射频电源，用于为基座11之上的衬底100提供偏压；以可自转的形式安装在溅射腔室8顶部的TiAl靶材10及与其相连接的靶材射频电源；以及，气体流量计9用于调节惰性气体压力、真空泵等磁控溅射设备常用部件，此外，为了增强TiAl靶材10表面及溅射腔室8中等离子体浓度，以达到提高PVD溅射阶梯表面覆盖率的目的，本发明提供的溅射设备还在溅射腔室8的侧壁增加了侧置线圈12及与其相连接的侧置线圈射频电源，如图3所示。其中，TiAl靶材10与侧置线圈12施加射频电源共同作用于惰性气体，产生等离子体；所述侧置线圈12的材质可以与TiAl靶材10的材质相同，在本实施例中，所述侧置线圈12可以为TiAl线圈，以保障沉积TiAl薄膜的纯度，进一步的，所述侧置线圈12的TiAl组分可以和TiAl靶材10的组分相同或相近，组成百分比也可以相同或相近，此外，还可以根据设备的设计需求而定，例如TiAl线圈的电阻率等。当然，本发明提供的PVD的溅射设备还包括真空泵、膜厚仪等溅射设备常用部件，在此不一一列举。

相应的，在该实施例中，进行PVD的溅射工艺沉积TiAl薄膜的工艺如下所示：

溅射腔室压力范围为 10～80mTorr；

惰性气体流量范围为 30～100sccm；

衬底温度范围为 16～26℃；

靶材表面射频功率范围为 500W～1000W，频率为 13.56MHz；

基座偏置射频功率范围为 2～100W，频率为 13.56MHz；

侧置线圈射频功率范围为 10～200W，频率为 2MHz。

其中，所述惰性气体为Ar气，在射频功率作用下，形成Ar等离子体，在电场的定向加速下轰击溅射靶材10的表面，使得溅射靶材10表面的原子或原子离开溅射靶材10，并沉积在衬底100上。

进一步的，在该实施例中，所述溅射工艺为射频磁控溅射工艺，在保证溅射靶材10电压比较小的情况下，能明显提高溅射靶材10表面等离子体的浓度，进而改善沉积的薄膜在沟槽102表面的覆盖率。

需要说明的是，本实施例采用的设备提供了侧置线圈12以产生侧置线圈射频功率，并且，施加给靶材10与侧置线圈12的射频功率和/或射频频率不同，以保证溅射靶材10的电压较小的情况下，能通过侧置线圈12提供的射频功率增加溅射腔室8内等离子体浓度，改善PVD溅射台阶表面覆盖率。

进一步的，在进行TiAl合金薄膜溅射工艺前，可以先进行加热工艺,去处晶圆表面残存的可挥发物质，提高沉积的TiAl合金薄膜与前层薄膜的黏附性。具体的，可以将具有沟槽102结构的体硅衬底100放入预加热腔室(图未示出)，并对其进行加热，加热工艺可以为：180℃、90S。

在一个具体实施例中，将待淀积衬底100传送到预加热腔室，进行180℃、90S加热工艺，然后将待淀积衬底100传送到高真空溅射腔室8，进行PVD溅射工艺，采用如下工艺条件：

溅射腔室压力范围为 60mTorr；

Ar气体流量范围为 50sccm；

衬底温度范围为 18℃；

靶材表面射频功率范围为 800W，频率为 13.56MHz；

基座偏置射频功率范围为 10W，频率为 13.56MHz；

侧置线圈射频功率范围为 100W，频率为 2MHz。

采用该优选实施例中的工艺参数，制备出具有良好沟槽102表面覆盖效果的TiAl合金薄膜，参考图4所示，图4为采用本发明实施例的工艺制备的TiAl合金薄膜截面的TEM图，其中，TiAl合金薄膜通过本发明提供的PVD设备及工艺制备在衬底100表面上，作为金属功函数层207。可以 看到，TiAl合金薄膜在具有高深宽比的沟槽102表面覆盖效果良好。由于本发明提供的PVD设备采用了侧置线圈，能提高溅射腔室8内等离子体浓度，配合相应的优化PVD的工艺参数，使得制备出的TiAl合金薄膜在沟槽102的侧壁及底部都具有良好的覆盖效果，同时还具有以下优点：具有淀积并保持复杂合金原组分的能力、能够在淀积金属前清除晶圆表面玷污和本身的氧化层等，使得根据PVD溅射法制备出的金属薄膜，尤其是合金薄膜，比通过ALD方法制备出的金属薄膜具备更好的电学性能。

需要说明的是，本实施例给出的PVD溅射工艺适用于TiAl合金薄膜的制备，其他需要PVD法制备的薄膜，例如：金属薄膜、介质薄膜等都可以采用本发明提供的PVD设备进行制备，但相应的PVD工艺需要根据实际制备的薄膜种类及特殊要求进行调整，以制备出所需的薄膜。本实施例中所列举的TiAl合金薄膜相应的PVD工艺仅是示例性的，不是对本发明做出的限制。

与现有技术相比，根据本发明实施例提供的设备及工艺制备出的TiAl合金薄膜不仅具备优良的电学性能，例如，薄膜的合金组分稳定使得薄膜不同部分的电阻率一致性高；并且在沟槽表面具有良好的覆盖效果的特点。图5为采用现有技术的工艺制备的TiAl合金薄膜的截面的扫描射电子显微镜(SEM)图，其中，TiAl合金薄膜通过现有技术提供的PVD溅射法制备在衬底100表面上，作为金属功函数层207。可以看到，通过现有技术制备的TiAl合金薄膜在凸起处的顶部沉积了一定厚度的TiAl合金薄膜，而高深宽比的沟槽102的侧壁上几乎看不到TiAl合计薄膜。图6为采用现有技术的工艺制备的TiAl合金薄膜的截面的扫描射电子显微镜(SEM)图的局部放大图，可以看到，通过现有技术制备的TiAl合金薄膜，不但高深宽比的沟槽102的侧壁上几乎没有覆盖TiAl合金薄膜，沟槽102的底部也无法分辨出是否覆盖有TiAl合金薄膜。随着器件特征尺寸的减小，假栅沟槽的深宽比越来越大，现有技术制备的TiAl合金薄膜已经不能满足器件性能及制造工艺的要求。

通过对比图4至图6，可以得知，根据本发明提供的金属薄膜溅射的PVD设备及工艺制备出的TiAl合金薄膜，在具有高深宽比的沟槽102的表 面覆盖率明显优于现有技术。

根据本实施例制备出的以TiAl合金薄膜作为金属功函数层207的器件的WAT测试数据表，如表一所示：

表一 本实施例中制备的器件的WAT测试数据表

其中，所述器件为22nm MOS器件，Vtlin的测试条件为Vd＝0.05v，Vb＝Vs＝GND，Vg从-0.3V扫描到1.3V，每个间距为50mV，当Id＝0.1μA(W/L)时，得到的Vg＝Vt；Vtsat的测试条件为：Vd＝1V，Vb＝Vs＝GND，Vg从-0.3V扫描到1.3V，每个间距为50mV，当Id＝0.1μA(W/L)时，得到的Vg＝Vt；DIBL＝(Vtlin-Vtsat)/(1.1*VDDN-0.05)，测试条件为：Vd＝0.05V，Vs＝Vb＝0，Vg的范围为0～0.8VDDN；Swing＝500*(Vg1-Vg2)，测试条件为：Vd＝0.05，Vs＝Vb＝0，Vg的范围为0～1.8V，Vg1的测试条件为Id＝10nA*(W/L)，Vg2的测试条件为Id＝0.1nA*(W/L)；Ion/Ioff的测试条件为：Vb＝Vs＝GND，Vd＝Vg＝1.0V，Id＝Ion；Vb＝Vs＝GND，Vd＝1.0V，Vg＝0V，Id＝Ioff；可以看到，根据本实施例制备的TiAl合金薄膜能满足22nm MOS器件的电性能要求。

在本发明实施例中，通过在现有的PVD设备中增加了侧置线圈及与其相连接的射频电源，使得靶材与侧置线圈共同施加射频功率于惰性气体上，增加等离子体浓度，并配合相应PVD工艺，使得根据本发明提供的PVD设备及PVD工艺淀积的金属功函数层，不仅具有良好的电学性能，同时能在高深宽比的沟槽表面具有良好覆盖效果，可延续溅射沉积工艺应用到22纳米及以下技术的金属栅工艺中

虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。